TWI566310B - 控制臨界電壓的方法及半導體元件的製造方法 - Google Patents

Description

控制臨界電壓的方法及半導體元件的製造方法

本發明是有關於一種積體電路的製造方法，且特別是有關於一種控制臨界電壓的方法及半導體元件的製造方法。

臨界電壓(Vt)是用來決定開啟與關閉電晶體的基準電壓。為能在積體電路內以相同的電壓源使各種不同的電晶體都能在電性上相匹配，因此，臨界電壓的控制在IC的製造是相當重要的，特別對於近代低功率、低電壓的設計更形重要。目前臨界電壓的調整是透過離子佈植製程，依照經驗值調整離子佈植的參數，將摻質形成在基底的表面上。然而，依照經驗值來調整離子佈植的參數，並無法精確控制每一片晶圓的摻雜濃度及均勻度，以致晶圓與晶圓之間的臨界電壓的均勻度不佳。

本發明提供一種控制臨界電壓的方法，可以精確控制每一片晶圓的摻雜濃度及均勻度。

本發明提供一種控制臨界電壓的方法，可以使晶圓與晶圓之間具有均勻的臨界電壓。

本發明提供之半導體元件的製造方法，可以精確控制元件的臨界電壓，提升元件的可靠度。

本發明提出一種控制臨界電壓的方法，包括：進行膜厚測量步驟，以測量晶圓上之膜層的厚度，取得膜厚值，再依據所述膜厚值，決定、選擇或產生至少一參數。對所述晶圓進行一離子植入製程，所述離子植入製程依據所述參數執行，以在所述膜層下方的所述晶圓中形成一臨界電壓調整區。

依照本發明一實施例所述，上述晶圓從一批晶圓中選出，且所述至少一參數用於所述批晶圓之離子植入製程。

依照本發明一實施例所述，上述膜厚測量步驟測量所述晶圓上之不同區域上的所述膜層的厚度，且所述膜厚值為各區域之厚度平均值，並依據所述膜厚值決定、選擇或產生所述至少一參數，以對所述晶圓的各區域進行所述離子植入製程。

依照本發明一實施例所述，上述膜厚測量步驟測量所述晶圓上之不同區域上的所述膜層的厚度，且分別依據各區域的所述膜厚值決定、選擇或產生所述晶圓的各區域的所述至少一參數，以分別對所述晶圓的各區域進行各所述離子植入製程。

依照本發明一實施例所述，上述參數包括能量或劑量。

依照本發明一實施例所述，上述膜層為墊氧化層或犧牲氧化層。

依照本發明一實施例所述，上述離子植入的摻質為N型或P型。

本發明提出一種半導體元件的製造方法，包括：提供晶圓，所述晶圓上已形成第一膜層與隔離結構，所述隔離結構穿過所述第一膜層形成於所述晶圓中。進行膜厚測量步驟，以測量所述第一膜層的厚度，取得膜厚值。依據所述膜厚值，決定、選擇或產生至少一參數。對所述晶圓進行一離子植入製程，所述離子植入製程依據所述參數執行，以於所述第一膜層下方的所述晶圓中形成一臨界電壓調整區。

依照本發明一實施例所述，上述晶圓從一批晶圓中選出，且所述至少一參數用於所述批晶圓的每一晶圓之離子植入製程。

依照本發明一實施例所述，上述晶圓從一批晶圓中選出，且分別對所述批晶圓的每一晶圓的進行上述步驟。

依照本發明一實施例所述，上述膜厚測量步驟測量所述晶圓之不同區域的所述膜層的厚度，且所述膜厚值為各區域之厚度平均值，並依據所述膜厚值決定、選擇或產生所述至少一參數，以對所述晶圓的各區域進行所述離子植入製程。

依照本發明一實施例所述，上述膜厚測量步驟測量所述晶圓上之不同區域上的所述膜層的厚度，且分別依據各區域的所述膜厚值決定、選擇或產生所述晶圓的各區域的所述至少一參數，以分別對所述晶圓的各區域進行各所述離子植入製程。

依照本發明一實施例所述，上述參數包括能量或劑量。

依照本發明一實施例所述，上述第一膜層為墊氧化層，且更包括在形成所述隔離結構之後，移除所述墊氧化層上的一罩幕層。

依照本發明一實施例所述，上述半導體元件的製造方法，更包括在形成所述隔離結構之後，形成所述第一膜層之前，移除所述晶圓上的一罩幕層與一第二膜層。

依照本發明一實施例所述，上述第一膜層的形成方法包括爐管成長法或快速熱氧化製程。

依照本發明一實施例所述，上述離子植入製程的摻質為N型或P型。

本發明之控制臨界電壓的方法，可以精確控制每一片晶圓的摻雜濃度及均勻度。

本發明之控制臨界電壓的方法，可以使晶圓與晶圓之間具有均勻的臨界電壓。

本發明之半導體元件的製造方法，依據膜厚來調整臨界電壓調整區的離子植入製程的參數，可以精確控制元件的臨界電壓，提升元件的可靠度。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

2、10‧‧‧半導體晶圓

4‧‧‧膜層

6、20‧‧‧離子植入製程

8‧‧‧摻雜區

12‧‧‧墊氧化層

14‧‧‧罩幕層

16‧‧‧溝渠

18‧‧‧隔離結構

22‧‧‧臨界電壓調整區

24‧‧‧犧牲氧化層

100、102、104、106、108、200、210、300、304、306、308、310‧‧‧步驟

201、202、203、301、302、303‧‧‧曲線

圖1A為依照本發明實施例繪示之一種半導體元件的製造方法的流程圖。

圖1B為依照本發明實施例繪示之一種半導體元件的製造方法的剖面圖。

圖2A是繪示將三氟化硼植入各種厚度之氧化層下方所形成之臨界電壓調整區的濃度分布曲線。

圖2B是繪示將砷植入各種厚度之氧化層下方所形成之臨界電壓調整區的濃度分布曲線。

圖3A為依照本發明實施例繪示之一種一批半導體元件的製造方法的流程圖。

圖3B為依照本發明實施例繪示之另一種一批半導體元件的製造方法的流程圖。

圖4A至圖4E為依照本發明第一實施例繪示之一種半導體元件之製造方法的剖面示意圖。

圖5A至圖5E為依照本發明第二實施例繪示之一種半導體元件之製造方法的剖面示意圖。

圖1A為依照本發明實施例繪示之一種半導體元件的製造方法的流程圖。圖1B為依照本發明實施例繪示之一種半導體元件的製造方法的剖面圖。

請參照圖1A與圖1B，步驟100，提供或選擇一半導體晶圓2。半導體晶圓2上已經形成膜層4。所述膜層4可以是單一層或是多層。在一實施例中，所述膜層4包括介電層、或是其他在矽基底表面的膜層。介電層例如是氧化矽層。氧化矽層可以是墊氧化層或是犧牲氧化層。膜層4的厚度例如是10埃至300埃。

請參照圖1A，步驟102，進行半導體晶圓2上的膜層4的膜厚實際測量步驟，以取得至少一膜厚值。膜厚測量步驟可以是測量晶圓上之多個區域上的膜層的厚度，以取得各區域之膜厚值，或是各區域的膜厚平均值，例如是9個區域或是21個區域的平均值。膜厚測量步驟可以利用獨立量測或生產機臺內附屬量測的機台來執行。

請參照圖1A與圖1B，步驟104，依據所測量的膜層4的膜厚值，來決定、選擇或產生後續進行離子植入製程6的參數。此步驟可以利用先進製程控制(APC)系統來執行。先進製程控制系統中具有資料庫。資料庫中包含離子植入之導電型、摻質的種類、離子植入製程的參數對於膜層4的材料與膜厚的對應關係的查詢表或查詢程式。離子植入製程所植入之摻質的導電型例如是N型或是P型。摻質的種類例如是三氟化硼、磷或是砷。所述的離子植入製程的參數例如是能量或劑量。膜層4的材料例如是氧化矽。更具體地說，查詢表或查詢程式包括由各種膜層4實際測量膜層的膜厚以及以具有該膜厚的膜層為覆蓋層改變各種參數進行各種離子植入製程所得到臨界電壓的對應關係。

圖2A是繪示將三氟化硼植入各種厚度之氧化層下方所形成之臨界電壓調整區的濃度分布曲線。圖2B是繪示將砷植入各種厚度之氧化層下方所形成之臨界電壓調整區的濃度分布曲線。圖2A中，曲線201、202、203分別代表厚度為120埃、106埃以及90埃的氧化層為覆蓋層所得的三氟化硼濃度分布曲線。圖2B中，曲線301、302、303分別代表厚度為120埃、106埃以及90埃的氧化層為覆蓋層所得的砷濃度分布曲線。由圖2A與圖2B的結果顯示三氟化硼的濃度隨著氧化層厚度的增加而遞減；然而，在距離半導體晶圓表面的深度0.032μm以內，砷的濃度隨著氧化層厚度的增加而遞增。此結果顯示不僅氧化層厚度會影響濃度的分布，摻質種類的不同也會影響濃度的分布。

請參照圖1A與圖1B，步驟104，當所取得的膜厚值饋入先進製程控制系統之後，則可以依據資料庫之查詢表或查詢程式中的膜層的膜厚值、所欲植入之摻質的導電型或摻質的種類與臨界電壓的對應關係，以決定、選擇或產生對應的離子植入製程6的參數。此步驟，可以利用先進製程控制系統，依據各區域實際測量膜層4的膜厚值，來分別選擇對半導體晶圓2的各區域進行離子植入製程6的參數。或者，此步驟也可以利用先進製程控制系統，依據各區域的膜層4的膜厚平均值，來決定、選擇或產生對半導體晶圓2的所有區域進行離子植入製程6的參數。

請參照圖1A與圖1B，步驟106與108，將所決定、選擇或產生的參數饋入離子植入製程6，以依據此參數對所選之半導體 晶圓2進行離子植入製程6，使得膜層4下方形成的摻雜區8具有所需的摻雜濃度與摻雜輪廓。在一實施例中，所決定、選擇或產生的是對應多個區域的多個參數，則依據所取得的參數對所選之半導體晶圓2的各區域分別進行離子植入製程。在另一實施例中，所決定、選擇或產生的是對應多個區域的單一個參數，則依據所取得的參數對該半導體晶圓2的所有區域進行離子植入製程6。在一實施例中，離子植入製程6例如是臨界電壓調整步驟，用以控制形成在膜層4下方的半導體晶圓2的摻雜區8(臨界電壓調整區)具有所需的臨界電壓。離子植入製程6所植入的摻質可以是N型或是P型。N型摻質例如是磷或是砷。P型摻質例如是三氟化硼。

圖3A為依照本發明實施例繪示之一種一批半導體元件的製造方法的流程圖。

在一實施例中，請參照圖3A與圖1B，步驟200，本發明之半導體元件的製造方法可以是從一批已經形成上述膜層4的多個半導體晶圓2中選出其中一片半導體晶圓2，然後，依據上述步驟102、104、106、108所述的方法，依據所選擇的半導體晶圓2之膜層4實際測量所得的膜厚值，決定、選擇或產生半導體晶圓2進行離子植入製程6的參數，再對所選擇的半導體晶圓2進行離子植入製程6。之後，步驟210，依據前述所決定、選擇或產生之進行離子植入製程6的參數對該批半導體晶圓2的其他半導體晶圓2進行離子植入製程6。換言之，整批的半導體晶圓2僅選擇其中一片進行膜層4之膜厚測量，之後，再依據所測量的膜厚值決 定、選擇或產生對整批的半導體晶圓2進行離子植入製程6的參數，再依據所取得的參數對整批的半導體晶圓2進行離子植入製程6。

圖3B為依照本發明實施例繪示之另一種一批半導體元件的製造方法的流程圖。

在另一實施例中，請參照圖3B與圖1B，在本實施例中，步驟300，是對一整批的半導體晶圓2已經形成膜層4的每一片皆逐一進行膜層4的膜厚測量，以取得各膜厚值。之後，步驟304，依據所測量的各半導體晶圓2的膜層4的膜厚值來決定、選擇或產生對各半導體晶圓2進行離子植入製程6的參數。接著，步驟306，將前述各參數分別饋入各半導體晶圓2之離子植入製程。之後，步驟308，依據所取得的各參數對各半導體晶圓2進行離子植入製程6。

以上的實施例是以整批的半導體晶圓2僅選擇其中一片進行膜層4之膜厚測量，之後，再依據所測量的膜厚值決定、選擇或產生對整批的半導體晶圓2進行離子植入製程6的參數，再依據所取得的參數對整批的半導體晶圓2進行離子植入製程6。或是，整批的半導體晶圓2的每一片皆逐一進行膜層4的膜厚測量，之後，再依據所測量的各半導體晶圓2的膜層4的膜厚值來決定、選擇或產生對各半導體晶圓2進行離子植入製程6的參數，再依據所取得的參數對各半導體晶圓2進行離子植入製程6。然而，本發明並不限於此，本發明實施例亦可以在整批的半導體晶圓2中， 依照區域或依照實際的需要選出其中數片進行膜層4之膜厚測量，之後，再依據所測量的膜厚值決定、選擇或產生對整批的半導體晶圓2中的數片半導體晶圓2進行離子植入製程6的參數，再依據所取得的參數對整批的半導體晶圓2中的數片半導體晶圓2進行離子植入製程6。

圖4A至圖4E為依照本發明第一實施例繪示之一種半導體元件之製造方法的剖面示意圖。

請參照圖4A，提供半導體晶圓10，在半導體晶圓10上依序形成墊氧化層12與罩幕層14。墊氧化層12的形成方法例如是爐管成長法或是快速熱氧化法(RTO)，厚度例如是10埃至300埃。罩幕層14的材料例如是氮化矽，形成的方法例如是化學氣相沉積法。

請參照圖4B，利用微影與蝕刻製程，將罩幕層14與墊氧化層12圖案化，並在半導體晶圓10中形成溝渠16。

請參照圖4C，在溝渠16中形成隔離結構18，以在半導體晶圓10中定義出主動區。形成隔離結構18的方法例如是在半導體晶圓10上形成絕緣材料。絕緣材料例如是氧化矽，形成的方法例如是化學氣相沉積法。之後，以罩幕層14為研磨停止層，進行化學機械研磨製程(CMP)，將溝渠16以外的絕緣材料移除。

請參照圖4D，將罩幕層14移除，裸露出墊氧化層12。之後，依據上述對應圖1A的方法，測量墊氧化層12的膜厚，決定、選擇或產生之進行離子植入製程20的參數後，再對半導體晶 圓10的主動區進行臨界電壓調整的離子植入製程20，以在墊氧化層12下方的半導體晶圓10中形成臨界電壓調整區22。

之後，請參照圖4E，將墊氧化層12移除。

由於離子植入製程20是依據墊氧化層12的厚度來調整形成臨界電壓調整區22的離子植入製程20的參數，因此所形成的臨界電壓調整區22的濃度分布輪廓可以使得元件具有所需的臨界電壓。

圖5A至圖5E為依照本發明第一實施例繪示之一種半導體元件之製造方法的剖面示意圖。

請參照圖5A，提供半導體晶圓10，在半導體晶圓10上依序形成墊氧化層12與罩幕層14。請參照圖5B，利用微影與蝕刻製程，將罩幕層14與墊氧化層12圖案化，並在半導體晶圓10中形成溝渠16。

請參照圖5C，在溝渠16中形成隔離結構18，以在半導體晶圓10中定義出主動區。

請參照圖5D，將罩幕層14以及墊氧化層12移除，裸露出半導體晶圓10的表面。

之後，請參照圖5E，在半導體晶圓10的表面上形成犧牲氧化層24。犧牲氧化層24的形成方法例如是爐管成長法或是RTO法，厚度例如是10埃至300埃。

然後，依據上述對應圖1A之半導體元件的製造方法的流程圖的方法，測量犧牲氧化層24的膜厚，決定、選擇或產生之進 行離子植入製程20的參數後，再對半導體晶圓10的主動區進行臨界電壓調整的離子植入製程20，以在犧牲氧化層24下方形成臨界電壓調整區22。

由於離子植入製程20是依據犧牲氧化層24的厚度來調整其植入參數，而犧牲氧化層24是將墊氧化層12移除之後，重新成長於半導體晶圓10上，因此，犧牲氧化層24的厚度不會因為清洗或是蝕刻製程而變得不均勻。因此，依據犧牲氧化層24的厚度來調整臨界電壓調整區22的植入參數，可以有效地控制元件的臨界電壓，提升元件的可靠度。

經實驗證實，採用上述實施例之方法，對於通道較短(0.3×0.06μm)的NMOS元件而言，其電流均勻度可以提升1.0%；對於較長(10×10μm)的NMOS元件而言，其電流均勻度可以提升17.8%。對於通道較短(0.3×0.06μm)的PMOS元件而言，其電流均勻度可以提升10.8%；對於較長(10×10μm)的PMOS元件而言，其電流均勻度可以提升41.6%

綜合以上所述，本發明實施例之方法依據膜厚來調整臨界電壓調整區的植入參數，可以使得元件具有所需的臨界電壓，提升元件的可靠度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、102、104、106、108‧‧‧步驟

Claims (17)

1. 一種控制臨界電壓的方法，包括：進行一膜厚測量步驟，以測量晶圓上之膜層的厚度，取得一膜厚值；依據該膜厚值，決定、選擇或產生至少一參數；以及對該晶圓進行一離子植入製程，該離子植入製程依據該參數執行，以在該膜層下方的該晶圓中形成一臨界電壓調整區。
2. 如申請專利範圍第1項所述之控制臨界電壓的方法，其中該晶圓從一批晶圓中選出，且該至少一參數用於該批晶圓之離子植入製程。
3. 如申請專利範圍第1項所述之控制臨界電壓的方法，其中該膜厚測量步驟測量該晶圓上之不同區域上的該膜層的厚度，且該膜厚值為各區域之厚度平均值，並依據該膜厚值決定、選擇或產生該至少一參數，以對該晶圓的各區域進行該離子植入製程。
4. 如申請專利範圍第1項所述之控制臨界電壓的方法，其中該膜厚測量步驟測量該晶圓上之不同區域上的該膜層的厚度，且分別依據各區域的該膜厚值決定、選擇或產生該晶圓的各區域的該至少一參數，以分別對該晶圓的各區域進行各該離子植入製程。
5. 如申請專利範圍第1項所述之控制臨界電壓的方法，其中該參數包括能量或劑量。
6. 如申請專利範圍第1項所述之控制臨界電壓的方法，其中該膜層為墊氧化層或犧牲氧化層。
7. 如申請專利範圍第1項所述之控制臨界電壓的方法，其中該離子植入的摻質為N型或P型。
8. 一種半導體元件的製造方法，包括：提供一晶圓，該晶圓上已形成一第一膜層與一隔離結構，該隔離結構穿過該第一膜層形成於該晶圓中；進行一膜厚測量步驟，以測量該第一膜層的厚度，取得一膜厚值；依據該膜厚值，決定、選擇或產生至少一參數；以及對該晶圓進行一離子植入製程，該離子植入製程依據該參數執行，以於該第一膜層下方的該晶圓中形成一臨界電壓調整區。
9. 如申請專利範圍第8項所述之半導體元件的製造方法，其中該晶圓從一批晶圓中選出，且該至少一參數用於該批晶圓的每一晶圓之離子植入製程。
10. 如申請專利範圍第8項所述之半導體元件的製造方法，其中該晶圓從一批晶圓中選出，且分別對該批晶圓的每一晶圓的進行上述步驟。
11. 如申請專利範圍第8項所述之半導體元件的製造方法，其中該膜厚測量步驟測量該晶圓之不同區域的該膜層的厚度，且該膜厚值為各區域之厚度平均值，並依據該膜厚值決定、選擇或產生該至少一參數，以對該晶圓的各區域進行該離子植入製程。
12. 如申請專利範圍第8項所述之半導體元件的製造方法，其中該膜厚測量步驟測量該晶圓上之不同區域上的該膜層的厚度，且分別依據各區域的該膜厚值決定、選擇或產生該晶圓的各區域的該至少一參數，以分別對該晶圓的各區域進行各該離子植入製程。
13. 如申請專利範圍第8項所述之半導體元件的製造方法，其 中該參數包括能量或劑量。
14. 如申請專利範圍第8項所述之半導體元件的製造方法，其中該第一膜層為墊氧化層，且更包括在形成該隔離結構之後，移除該墊氧化層上的一罩幕層。
15. 如申請專利範圍第8項所述之半導體元件的製造方法，更包括在形成該隔離結構之後，形成該第一膜層之前，移除該晶圓上的一罩幕層與一第二膜層。
16. 如申請專利範圍第8項所述之半導體元件的製造方法，其中該第一膜層的形成方法包括爐管成長法或快速熱氧化法。
17. 如申請專利範圍第8項所述之半導體元件的製造方法，其中該離子植入製程的摻質為N型或P型。