JP5444655B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法 Download PDFInfo
- Publication number
- JP5444655B2 JP5444655B2 JP2008196795A JP2008196795A JP5444655B2 JP 5444655 B2 JP5444655 B2 JP 5444655B2 JP 2008196795 A JP2008196795 A JP 2008196795A JP 2008196795 A JP2008196795 A JP 2008196795A JP 5444655 B2 JP5444655 B2 JP 5444655B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- epitaxial film
- test
- amount
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 126
- 239000000758 substrate Substances 0.000 title claims description 86
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000012535 impurity Substances 0.000 claims description 131
- 238000012360 testing method Methods 0.000 claims description 99
- 238000000034 method Methods 0.000 claims description 73
- 230000015572 biosynthetic process Effects 0.000 claims description 72
- 238000001704 evaporation Methods 0.000 claims description 69
- 230000008020 evaporation Effects 0.000 claims description 68
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 52
- 229910052698 phosphorus Inorganic materials 0.000 claims description 52
- 239000011574 phosphorus Substances 0.000 claims description 52
- 238000005468 ion implantation Methods 0.000 claims description 20
- 238000012854 evaluation process Methods 0.000 claims description 14
- 238000011156 evaluation Methods 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 13
- 238000010030 laminating Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 70
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 37
- 229910052796 boron Inorganic materials 0.000 description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 238000009792 diffusion process Methods 0.000 description 21
- 239000002019 doping agent Substances 0.000 description 17
- 230000015556 catabolic process Effects 0.000 description 15
- 230000000875 corresponding effect Effects 0.000 description 9
- 238000005259 measurement Methods 0.000 description 9
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 238000011088 calibration curve Methods 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Description
試験用基板に、前記第1不純物が注入された試験領域を有する試験用半導体層を形成した後に、前記試験用半導体層上に試験用エピタキシャル膜を形成し、前記試験用半導体層の電気抵抗値を前記試験用エピタキシャル膜の形成前と形成後とで比較することにより、前記試験用エピタキシャル膜の形成過程における前記第1不純物の蒸発量と前記試験用エピタキシャル膜の形成条件との相関関係を得る評価工程と、
複数の半導体膜が積層されてなる前記半導体層を形成する本形成工程と、を有し、
前記本形成工程は、前記相関関係に基づいてエピタキシャル膜の形成条件を設定することで前記第1不純物の蒸発量を制御し、前記第1領域の第1不純物の濃度が所定の許容範囲内に収まるようにエピタキシャル膜を形成するエピタキシャル膜形成処理と、該エピタキシャル膜において前記第1領域と対応する部分に前記第1不純物をイオン注入するイオン注入処理と、交互に複数回数行う処理を含んでおり、前記エピタキシャル膜からなる前記半導体膜を形成することを特徴とする。
前記評価工程は、前記試験用エピタキシャル膜の形成条件と前記第1不純物の蒸発量との相関関係を得る第1評価処理と、前記試験用エピタキシャル膜の形成条件と前記第2不純物の蒸発量との相関関係を得る第2評価処理と、を含んでいることができる。
また、前記本形成工程は、前記エピタキシャル膜において前記第2領域と対応する部分に前記第2不純物をイオン注入する処理を含んでおり、前記評価工程は、前記試験用エピタキシャル膜の形成条件に対する前記第1不純物の蒸発量を評価する第1評価処理と、前記試験用エピタキシャル膜の形成条件に対する前記第2不純物の蒸発量を評価する第2評価処理と、を含んでいることもできる。
このようにすれば、第1不純物の蒸発量及び第2不純物の蒸発量をともに、本形成工程におけるエピタキシャル膜の形成条件と対応づけることができる。これにより、第1不純物の濃度と第2領域における第2不純物の濃度とを揃えるために、本形成工程におけるエピタキシャル膜の形成条件を最適化することが可能になる。
前記のように本形成工程における第1不純物の蒸発量と第2不純物の蒸発量とが既知となるので、第1不純物の蒸発量と第2不純物の蒸発量との違いも既知となる。したがって、蒸発量の違いに基づいて第1不純物の注入量及び第2不純物の注入量の少なくとも一方を調整することにより、蒸発後の第1不純物の濃度と第2不純物の濃度とを高精度に一致させることが可能になる。
試験用エピタキシャル膜、あるいは本形成工程におけるエピタキシャル膜が、形成過程において所定の膜厚以上に成長すると、その下地がキャップされることにより下地に含まれる第1不純物が蒸発しなくなる。したがって、試験用エピタキシャル膜の膜厚を第1不純物の蒸発が防止される膜厚にすれば、第1不純物の蒸発量と試験用のエピタキシャ膜の形成条件とを高精度に対応づけることができる。このように、試験用エピタキシャル膜の膜厚としては、第1不純物の蒸発が防止される膜厚であればよいので、本形成工程におけるエピタキシャル膜の膜厚以下にすることも可能である。これにより、評価工程において試験用エピタキシャル膜の電気抵抗が試験用半導体層の電気抵抗の測定値に及ぼす影響が小さくなるので、第1不純物の蒸発量を高精度に評価することができる。
このようにすれば、試験用基板の導電性が試験用半導体層の電気抵抗値の測定値に及ぼす影響が、測定誤差よりも小さくなり無視できるようになる。これにより、高精度な測定値が得られるようになり、第1不純物の蒸発量を正確に評価することが可能になる。
図1(a)に示すように、本例の半導体基板1は、本形成用基板であるn型のシリコン基板10と、シリコン基板10上に形成された半導体層11とからなっている。ここでは、シリコン基板10として面方位が(100)の4°オフ基板を用いている。
まず、図4(a)に示すように、試験用基板15の表層に第1不純物111Aとしてリンをイオン注入する。リンがN型の不純物であることから、試験用基板15としてP型の半導体基板を用いる。ここでは、試験用基板15として、シリコンを主材とし面方位が(100)の4°オフ基板であって、基板抵抗率が80〜120Ω・cmのものを用いる。以下、基板抵抗率がこのような範囲とする理由について説明する。
まず、図8(a)に示すように、n型のシリコン基板10の裏面側に低温酸化膜(LTO)12を形成した後、シリコン基板10上にエピタキシャル膜11aを形成する(ステップS32)。LTO12は、シリコン基板10の裏面側を保護するものである。シリコン基板10裏面に後の工程でエッチング等により凹凸を生じることが防止され、凹凸による位置精度の低下が防止される。
Claims (6)
- 第1不純物がイオン注入された第1領域と第2不純物を含有する第2領域とが面方向において周期的に形成された半導体層を有する半導体基板の製造方法であって、
試験用基板に、前記第1不純物が注入された試験領域を有する試験用半導体層を形成した後に、前記試験用半導体層上に試験用エピタキシャル膜を形成し、前記試験用半導体層の電気抵抗値を前記試験用エピタキシャル膜の形成前と形成後とで比較することにより、前記試験用エピタキシャル膜の形成過程における前記第1不純物の蒸発量と前記試験用エピタキシャル膜の形成条件との相関関係を得る評価工程と、
複数の半導体膜が積層されてなる前記半導体層を形成する本形成工程と、を有し、
前記本形成工程は、前記相関関係に基づいてエピタキシャル膜の形成条件を設定することで前記第1不純物の蒸発量を制御し、前記第1領域の第1不純物の濃度が所定の許容範囲内に収まるようにエピタキシャル膜を形成するエピタキシャル膜形成処理と、該エピタキシャル膜において前記第1領域と対応する部分に前記第1不純物をイオン注入するイオン注入処理と、交互に複数回数行う処理を含んでおり、前記エピタキシャル膜からなる前記半導体膜を形成することを特徴とする半導体基板の製造方法。 - 前記本形成工程は、前記エピタキシャル膜において前記第2領域と対応する部分に前記第2不純物をイオン注入する処理を含んでおり、
前記評価工程は、前記試験用エピタキシャル膜の形成条件と前記第1不純物の蒸発量との相関関係を得る第1評価処理と、前記試験用エピタキシャル膜の形成条件と前記第2不純物の蒸発量との相関関係を得る第2評価処理と、を含んでいることを特徴とする請求項1に記載の半導体基板の製造方法。 - 前記本形成工程では、前記第1不純物の蒸発量と前記第2不純物の蒸発量との違いに基づいて、前記イオン注入処理における前記第1不純物の注入量及び前記第2不純物の注入量の少なくとも一方を調整することを特徴とする請求項2に記載の半導体基板の製造方法。
- 前記本形成工程では、前記エピタキシャル膜形成処理で前記第2不純物を含有したエピタキシャル膜を形成することにより前記第2領域を形成することを特徴とする請求項1に記載の半導体基板の製造方法。
- 前記評価工程では、前記試験用エピタキシャル膜をその形成後において前記第1不純物の蒸発が防止される膜厚にするとともに、前記本形成工程におけるエピタキシャル膜の膜厚以下にすることを特徴とする請求項1〜4のいずれか一項に記載の半導体基板の製造方法。
- 前記第1不純物としてリンを用いるとともに、前記評価工程では抵抗率が80Ω・cm以上120Ω・cm以下の試験用基板に前記試験用半導体層を形成することを特徴とする請求項1〜4のいずれか一項に記載の半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008196795A JP5444655B2 (ja) | 2008-07-30 | 2008-07-30 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008196795A JP5444655B2 (ja) | 2008-07-30 | 2008-07-30 | 半導体基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010034419A JP2010034419A (ja) | 2010-02-12 |
JP5444655B2 true JP5444655B2 (ja) | 2014-03-19 |
Family
ID=41738527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008196795A Active JP5444655B2 (ja) | 2008-07-30 | 2008-07-30 | 半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5444655B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5560897B2 (ja) * | 2010-05-20 | 2014-07-30 | 富士電機株式会社 | 超接合半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06101503B2 (ja) * | 1986-07-09 | 1994-12-12 | 松下電子工業株式会社 | 半導体基板の選別方法 |
JP2728766B2 (ja) * | 1990-07-18 | 1998-03-18 | 株式会社東芝 | 半導体の処理方法およびその装置 |
JP3436172B2 (ja) * | 1999-03-02 | 2003-08-11 | 信越半導体株式会社 | 半導体装置の製造方法 |
JP5150048B2 (ja) * | 2005-09-29 | 2013-02-20 | 株式会社デンソー | 半導体基板の製造方法 |
JP4696986B2 (ja) * | 2006-03-17 | 2011-06-08 | トヨタ自動車株式会社 | スーパージャンクション構造を有する半導体装置の製造方法 |
JP2007311669A (ja) * | 2006-05-22 | 2007-11-29 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2008
- 2008-07-30 JP JP2008196795A patent/JP5444655B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010034419A (ja) | 2010-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100642627B1 (ko) | 다결정 실리콘 구조물의 제조 방법 | |
CN103730338B (zh) | 半导体器件的制造方法 | |
JP5985789B2 (ja) | 超接合半導体装置の製造方法 | |
CN101800221B (zh) | 半导体器件 | |
US20140167119A1 (en) | Methods of forming a sidewall spacer having a generally triangular shape and a semiconductor device having such a spacer | |
US9287497B2 (en) | Integrated circuits with hall effect sensors and methods for producing such integrated circuits | |
KR101555547B1 (ko) | SiC 반도체장치의 제조방법 | |
US20090001460A1 (en) | Process for manufacturing a multi-drain electronic power device integrated in semiconductor substrate and corresponding device | |
US6972232B2 (en) | Method of manufacturing a semiconductor device | |
JP5444655B2 (ja) | 半導体基板の製造方法 | |
US6754553B2 (en) | Implant monitoring using multiple implanting and annealing steps | |
US20170194417A1 (en) | Methods for producing polysilicon resistors | |
JP5532758B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US9577034B2 (en) | Compensation devices | |
JP2010040576A (ja) | 半導体基板の製造方法 | |
JP6658406B2 (ja) | 炭化珪素半導体装置の製造方法 | |
TWI639195B (zh) | 用於電晶體裝置之應力記憶技術 | |
US6867055B2 (en) | Method of testing ion implantation energy in ion implantation equipment | |
US8796123B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
US20120217575A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
JP6413938B2 (ja) | 半導体基板の評価方法 | |
US20160148834A1 (en) | Soi wafer fabrication method and soi wafer | |
WO2021125147A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US7045417B2 (en) | Method of manufacturing semiconductor device | |
TWI566310B (zh) | 控制臨界電壓的方法及半導體元件的製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5444655 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |