JP2001025053A - 携帯電話のメモリシステム - Google Patents

携帯電話のメモリシステム

Info

Publication number
JP2001025053A
JP2001025053A JP19579799A JP19579799A JP2001025053A JP 2001025053 A JP2001025053 A JP 2001025053A JP 19579799 A JP19579799 A JP 19579799A JP 19579799 A JP19579799 A JP 19579799A JP 2001025053 A JP2001025053 A JP 2001025053A
Authority
JP
Japan
Prior art keywords
memory
flash memory
data
file storage
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19579799A
Other languages
English (en)
Inventor
Takayuki Shinohara
隆幸 篠原
Masatoshi Kimura
正俊 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP19579799A priority Critical patent/JP2001025053A/ja
Priority to US09/514,369 priority patent/US7228152B1/en
Priority to DE2000601604 priority patent/DE60001604T2/de
Priority to EP20000107896 priority patent/EP1067749B1/en
Priority to EP20020008506 priority patent/EP1235153A3/en
Priority to TW89108499A priority patent/TW463488B/zh
Priority to KR10-2000-0026943A priority patent/KR100383005B1/ko
Priority to NO20002582A priority patent/NO316001B1/no
Publication of JP2001025053A publication Critical patent/JP2001025053A/ja
Priority to US11/797,684 priority patent/US8356062B2/en
Priority to US13/355,207 priority patent/US8509758B2/en
Priority to US13/739,650 priority patent/US9009494B2/en
Priority to US14/616,336 priority patent/US9219805B2/en
Priority to US14/947,748 priority patent/US9473603B2/en
Priority to US15/267,895 priority patent/US10025596B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
    • G06F7/724—Finite field arithmetic
    • G06F7/725—Finite field arithmetic over elliptic curves
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/10—File systems; File servers
    • G06F16/13—File access structures, e.g. distributed indices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
    • H04L9/3066—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy involving algebraic varieties, e.g. elliptic or hyper-elliptic curves
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/72—Mobile telephones; Cordless telephones, i.e. devices for establishing wireless links to base stations without route selection
    • H04M1/724—User interfaces specially adapted for cordless or mobile telephones
    • H04M1/72403—User interfaces specially adapted for cordless or mobile telephones with means for local support of applications that increase the functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • G06F2207/7223—Randomisation as countermeasure against side channel attacks
    • G06F2207/7228—Random curve mapping, e.g. mapping to an isomorphous or projective curve
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3806—Mobile device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/08—Randomization, e.g. dummy operations or using noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/56—Financial cryptography, e.g. electronic payment or e-cash
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/64—Automatic arrangements for answering calls; Automatic arrangements for recording messages for absent subscribers; Arrangements for recording conversations
    • H04M1/65—Recording arrangements for recording a message from the calling party
    • H04M1/6505—Recording arrangements for recording a message from the calling party storing speech in digital form
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/36—Memories
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2250/00—Details of telephonic subscriber devices
    • H04M2250/14—Details of telephonic subscriber devices including a card reading device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Human Computer Interaction (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Algebra (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Read Only Memory (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

(57)【要約】 【課題】 高速で大容量の受信データを記憶しかつ読出
すことのできる携帯電話用のメモリシステムを提供す
る。 【解決手段】 制御部（８）が必要とする制御プログラ
ムおよび大容量のデータを格納するファイルストレージ
用フラッシュメモリ（１３）と、この制御部が使用する
プログラムを格納し、かつ受信データのバッファメモリ
として機能するランダム・アクセス・メモリ（１２）と
でメモリシステムを構築する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、携帯電話のメモ
リシステムに関し、特に大容量のデータ信号を記憶する
ことのできる携帯電話のメモリシステムに関する。
【０００２】
【従来の技術】図１５は、従来の携帯電話の構成を概略
的に示す図である。図１５において、従来の携帯電話
は、アンテナ１を介して高周波信号を送受信するための
高周波回路２と、この高周波回路２に結合され、基本周
波数における変調等の処理を行なうベースバンド処理回
路３と、ベースバンド処理回路３に結合され、送受信信
号の符号化／復号化などの音声信号の処理を行なうＣＯ
ＤＥＣ（コーダ／デコーダ）回路５を含む信号処理部４
と、信号処理部４からの再生音声信号を出力するスピー
カ７と、信号処理部４に送信音声信号を入力するための
マイク６を含む。
【０００３】高周波回路２は、増幅回路を含み、送信
時、ベースバンド処理回路３から与えられた信号を増幅
して、アンテナ１を介して送信し、また受信時には、こ
のアンテナ１を介して与えられる高周波信号から所定の
周波数帯域の信号を抽出する。
【０００４】ベースバンド処理回路３は、信号処理部４
から与えられる送信符号化信号の基本周波数における変
調等を行ない、また高周波回路２から与えられた高周波
信号から基本周波数領域の信号を復調（伸長）する。
【０００５】信号処理部４は、音声の符号化および復号
化を行なう符号／復号化回路（ＣＯＤＥＣ）５を含み、
送信時にはマイク６から入力された音声信号を符号化
し、また受信時にはベースバンド処理回路３から与えら
れた音声信号を復号化して、スピーカ７を介して出力す
る。
【０００６】従来の携帯電話は、さらに、内部バス９に
結合され、必要な情報を入力するキーパッド１０と、内
部バス９に結合され、ベースバンド処理回路３、信号処
理部４、およびキーパッド１０の動作を制御するための
制御部（ＭＰＵ：マイクロプロセサユニット）８と、こ
の制御部８の動作を制御するプログラムを格納する読出
専用メモリとして利用されるリニアフラッシュメモリ１
１と、制御部８の種々の処理の作業領域として使用され
るランダム・アクセス・メモリ（ＲＡＭ）１２を含む。
【０００７】キーパッド１０は、テンキーおよびオンフ
ックキー等を含み、必要な情報を入力する。
【０００８】リニアフラッシュメモリ１１は、ランダム
アクセス可能な不揮発性メモリである。次に、この図１
５に示す携帯電話の動作について、本発明に関連のある
メモリシステムに重点をおいて説明する。
【０００９】リニアフラッシュメモリ１１には、制御部
８のための命令コードの他、この携帯電話を使用するユ
ーザ固有のデータ（電話帳）および課金・接続情報また
は音声データ（留守録機能）を格納するために、８−３
２Ｍｂ（メガビット）のメモリが使用される。
【００１０】キーパッド１０を操作して、送信または受
信を行なう通信モードに入ると、制御部８は、リニアフ
ラッシュメモリ１１に格納されたプログラムに従って制
御動作を行ない、信号処理部４およびベースバンド処理
回路３がそれぞれ制御部８の制御のもとに所定の処理動
作を行ない、音声信号の送信または受信（音声通報）が
実行される。
【００１１】制御部８の動作時、リニアフラッシュメモ
リ１１に格納された命令コードに従って制御部８は、各
種処理を実行する。リニアフラッシュメモリ１１は、ラ
ンダムアクセス可能であり、かつ比較的高速であり、制
御部８が必要とする命令コード（処理プログラム）をリ
ニアフラッシュメモリ１１に格納することにより、制御
部８は、高速で指定された処理を実行することができ
る。また、リニアフラッシュメモリ１１は、不揮発性メ
モリであり、読出専用メモリ（ＲＯＭ）として制御部８
の必要とするプログラムおよび書換え可能なユーザ固有
情報等を記憶することができる。
【００１２】ランダム・アクセス・メモリ（ＲＡＭ）１
２は、高速メモリであり、制御部８の処理動作時、高速
でデータの授受およびデータの一時退避処理を制御部８
と行なう。
【００１３】
【発明が解決しようとする課題】リニアフラッシュメモ
リ１１は、単一電源電圧および低電圧電源で動作可能で
あり、またランダムにアクセスすることができる。この
リニアフラッシュメモリには、メモリセル構造として、
ＮＯＲ型セル、およびＤＩＮＯＲ（ディバイディッド・
ビットラインＮＯＲ）型セルがある。
【００１４】図１６は、リニアフラッシュメモリのアレ
イ部の構成を概略的に示す図である。図１６において
は、リニアフラッシュメモリの代表例として、ＮＯＲ型
フラッシュメモリのアレイ構造を示す。図１６におい
て、行列状にメモリセルＭＣが配置される。メモリセル
ＭＣの各行に対応してワード線ＷＬ（ＷＬ０−ＷＬｍ）
が配置される。メモリセルＭＣの各列に対応してビット
線ＢＬが配置される。図１６においては、１列に整列し
て配置されるメモリセルＭＣに対して設けられるビット
線ＢＬを代表的に示す。メモリセルＭＣのドレインは、
コンタクトを介してビット線ＢＬに接続され、ソースは
ソース線ＳＬに接続される。
【００１５】一般に、フラッシュメモリにおいて、メモ
リセルＭＣは、コントロールゲートとフローティングゲ
ートとを有する２層ゲート構造の１つのＭＯＳトランジ
スタで構成される。したがって、１つのメモリセルＭＣ
が１トランジスタで構成されるため、ビット単価が低
く、高密度高集積化が可能であるという利点を有してい
る。しかしながら、図１６に示すＮＯＲ型フラッシュメ
モリにおいては、メタル配線で形成されるビット線ＢＬ
が直接コンタクトを介してメモリセルトランジスタのド
レインに接続される構造を有しているため、このメモリ
セルとビット線との接続のためのコンタクトホールが２
つのメモリセルに対し１個の割合で必要となり、高集積
化の妨げとなっている。
【００１６】このＮＯＲ型フラッシュメモリの書込動作
は、ワード線（コントロールゲート）ＷＬに高電圧（１
０数ボルト）を印加し、ソース線ＳＬを接地電圧に設定
し、ビット線ＢＬに数ボルトを印加して、このメモリセ
ルトランジスタのチャネル領域に電流を流す。このチャ
ネル電流が、ドレイン高電界により加速されてホットエ
レクトロンとなり、フローティングゲートに注入され
る。このフローティングゲートへの電子の注入により、
メモリセルトランジスタのしきい値電圧が上昇し、書込
が行なわれる。ホットエレクトロンの注入により書込を
行なうため、書込時メモリセルに電流を流す必要があ
り、したがって、通常、消費電流の観点から、バイト単
位での書込が行なわれる。
【００１７】一方、消去動作時には、数Ｋ−６４Ｋバイ
トのブロック単位のセルに対してワード線（コントロー
ルゲート）に０Ｖ、ソース線ＳＬに約１０Ｖを印加す
る。ビット線ＢＬはフローティング状態に設定される。
この状態において、ファウラー−ノルドハイムトンネリ
ング現象により、フローティングゲートからソースにト
ンネリング電流が流れ、フローティングゲートから電子
が引き抜かれ、メモリセルトランジスタのしきい値電圧
が低下する。
【００１８】上述のように、ＮＯＲ型フラッシュメモリ
においては、書込はバイト単位で可能であるものの、消
去動作は、ソース線ＳＬが共通に設けられているブロッ
ク単位で実行され、たとえば６４Ｋバイトの記憶容量の
ブロック単位で消去が実行される。したがって、ある書
込データを書換える場合、そのデータを含むブロックに
対し消去を行なう必要がある。このため、消去対象ブロ
ック内の有効データを、一旦、ランダム・アクセス・メ
モリ（ＲＡＭ）１２に一時的に退避させる必要がある。
この退避ブロックは、たとえば６４Ｋバイトの記憶容量
を有しており、この書換のための一時退避用のメモリの
記憶容量が大きくなるという問題がある。また、この有
効データのみを一時的に退避させることにより、有効デ
ータ領域を管理する必要があり、メモリ管理が煩雑にな
るという欠点がある。
【００１９】また、このリニアフラッシュメモリは、ア
クセス時間が７０ｎｓ（ナノセカンド）−１２０ｎｓ程
度と、制御部８の動作速度に比べてそのアクセス時間が
長い。この制御部８が、たとえばＷ−ＣＤＭＡ（広帯域
符号分割多元接続）方式などの高速通信モードで動作す
る場合、リニアフラッシュメモリ１１へのアクセス（命
令コードの読出）に長時間を要し、高速処理を行なうこ
とができなくなるという問題が生じる。
【００２０】また、このリニアフラッシュメモリがＮＯ
Ｒ型フラッシュメモリで構成される場合、図１６に示す
ように、２個のメモリセルＭＣに対しビット線ＢＬへの
コンタクトを設ける必要があり、高集積化にも限度があ
る。したがって、高速通信サービスでの大量のデータを
格納するために記憶容量を大きくした場合、そのチップ
面積が比較的大きくなり、コストの増加および携帯電話
の小型化に対する障害となるという問題があった。
【００２１】それゆえ、この発明の目的は、コストおよ
び実装面積を増加させることなく大量の音声信号／デー
タを記憶することのできる携帯電話用のメモリシステム
を提供することである。
【００２２】この発明の他の目的は、高速でデータ転送
を行なうことのできる携帯電話のためのメモリシステム
を提供することである。
【００２３】
【課題を解決するための手段】この発明は、要約すれ
ば、リニアフラッシュメモリに代えて、ファイルストレ
ージ用フラッシュメモリを利用するものである。
【００２４】すなわち、請求項１に係る携帯電話のメモ
リシステムは、信号送受信部の送受信動作を制御するた
めの制御部の作業領域を与えるランダム・アクセス・メ
モリと、制御部のためのプログラムコードおよび制御部
の制御の下に少なくとも送受信データを不揮発的に格納
するためのファイルストレージ用フラッシュメモリを備
える。
【００２５】請求項２に係る携帯電話のメモリシステム
は、請求項１のランダム・アクセス・メモリおよびファ
イルストレージ用フラッシュメモリが、制御部および信
号送受信部を相互接続する内部バスに結合される。
【００２６】請求項３に係る携帯電話のメモリシステム
は、請求項２の携帯電話のメモリシステムが、さらに、
ファイルストレージ用フラッシュメモリと内部バスとの
間に接続され、このファイルストレージ用フラッシュメ
モリに対するインタフェース回路として機能するバス変
換回路を備える。
【００２７】請求項４に係る携帯電話のメモリシステム
は、請求項３のファイルストレージ用フラッシュメモリ
とバス変換回路が、この携帯電話に着脱可能なメモリカ
ードに一体化される。
【００２８】請求項５に係る携帯電話のメモリシステム
は、請求項３のファイルストレージ用フラッシュメモリ
は、バス変換回路に着脱可能なメモリカードで構成され
る。
【００２９】請求項６に係る携帯電話のメモリシステム
は、請求項１の制御部、ランダム・アクセス・メモリお
よびファイルストレージ用フラッシュメモリが、制御ユ
ニットとして一体的に形成される。
【００３０】ファイルストレージ用フラッシュメモリ
は、ＮＡＮＤ型フラッシュメモリまたはＡＮＤ型フラッ
シュメモリで構成され、リニアフラッシュメモリに比べ
て高速アクセス可能でありかつメモリセルの占有面積が
小さく、大記憶容量のメモリを占有面積を増大させるこ
となく実現することができる。
【００３１】
【発明の実施の形態】［実施の形態１］図１は、この発
明において利用されるファイルストレージ用フラッシュ
メモリであるＡＮＤ型フラッシュメモリのアレイ部の構
成を概略的に示す図である。このＡＮＤ型フラッシュメ
モリのアレイ部は、行列状に配列されるメモリセルＭＣ
を含む。メモリセルＭＣは、ＮＯＲ型フラッシュメモリ
と同様、コントロールゲートおよびフローティングゲー
トの２層ゲート型ＭＯＳトランジスタで構成される。メ
モリセルの行に対応してワード線ＷＬ（ＷＬ０…ＷＬ
ｍ）が配置され、メモリセルＭＣの列に対応してメイン
データ線ＭＤＬが配置される。１列に整列するメモリセ
ルＭＣは所定数ごとにメモリユニット（ＡＮＤユニッ
ト）に分割される。この１つのＡＮＤユニットのメモリ
セルに対し、サブデータ線ＳＤＬおよびサブソース線Ｓ
ＳＬが配置される。これらのサブデータ線ＳＤＬおよび
サブソース線ＳＳＬは、それぞれ拡散層で構成され、メ
モリセルＭＣのドレインおよびソースをそれぞれ共通に
接続する。サブデータ線ＳＤＬは、ドレイン側選択トラ
ンジスタＳＴ１を介してメインデータ線ＭＤＬに接続さ
れ、サブソース線ＳＳＬはソース側選択トランジスタＳ
Ｔ２を介してメインソース線ＭＳＬに接続される。ドレ
イン側選択トランジスタＳＴ１およびソース側選択トラ
ンジスタＳＴ２は、それぞれ、選択信号φＤＳおよびφ
ＳＳに応答して導通する。
【００３２】この図１に示すＡＮＤ型フラッシュメモリ
において、消去動作はワード線ＷＬに消去電圧を印加
し、メモリセルＭＣのソースおよびドレインをフローテ
ィング状態に設定する。基板領域は接地電圧レベルに設
定されている。この状態においては、基板領域（ウェ
ル）からフローティングゲートへＦＮ（ファウラー−ノ
ルドハイム）トンネリング電流が流れ、メモリセルトラ
ンジスタのしきい値電圧が高くなる。
【００３３】一方、書込動作時においては、サブソース
線ＳＳＬをフローティング状態に設定し、サブデータ線
ＳＤＬに所定の書込電圧を印加し、コントロールゲート
（ワード線）に別の書込電圧を印加する。この状態にお
いては、フローティングゲートからドレインにＦＮトン
ネリング電流が流れ、フローティングゲートの電子が放
出され、このメモリセルトランジスタのしきい値電圧が
低下する。
【００３４】ＡＮＤ型フラッシュメモリにおいては、サ
ブデータ線ＳＤＬとサブソース線ＳＳＬの間に並列にメ
モリセルＭＣが接続され、図１６に示すＮＯＲ型フラッ
シュメモリと同様の並列接続構成である。しかしなが
ら、このＡＮＤ型フラッシュメモリにおいては、サブデ
ータ線ＳＤＬおよびサブソース線ＳＳＬは、前述のごと
く、拡散層で形成されており、メモリセルＭＣとサブデ
ータ線ＳＤＬおよびサブソース線ＳＳＬの間のコンタク
トは存在せず、「擬似コンタクトレス構造」が採用され
ている。単に、ドレイン側選択トランジスタＳＴ１をメ
インデータ線ＭＤＬに接続するためのコンタクトが必要
とされるだけであり、したがって、コンタクト領域の面
積がＮＯＲ型フラッシュメモリに比べて大幅に低減さ
れ、より高い集積度を得ることができる。
【００３５】また、ＡＮＤ型フラッシュメモリにおいて
は、データ線およびソース線両者が階層化されている。
サブデータ線ＳＤＬおよびサブソース線ＳＳＬがそれぞ
れ、ドレイン側選択トランジスタＳＴ１およびソース側
選択トランジスタＳＴ２を介してメインデータ線ＭＤＬ
およびメインソース線ＭＳＬに接続される。したがっ
て、選択されるメモリセルユニット（ＡＮＤユニット）
とデータ線とを完全に１対１の関係にすることができ、
たとえばワード線単位での書込および消去を行なうこと
が可能となり、書込および消去の単位を完全に一致させ
ることができ（ディスターブの影響が生じない）、小ブ
ロックサイズ（５１２バイト−２Ｋバイト）での書込お
よび消去を実現することが可能となる。
【００３６】また、ＡＮＤ型フラッシュメモリにおいて
は、メモリセルＭＣが並列に接続されており、データ読
出時メインデータ線ＭＤＬにおいて１つのメモリセルＭ
Ｃを介して電流が流れるだけであり、この読出電流を十
分大きくすることができ、高速でランダム読出を行なう
ことができる。
【００３７】さらに、ＡＮＤ型フラッシュメモリにおい
ては、メモリセルＭＣのしきい値電圧を複数レベルに設
定し、１つのセルに２ビットの情報を格納する多値セル
技術が他の方式のフラッシュメモリに先行して実現され
ており、チップ面積を増大させることなく記憶容量を、
たとえばリニアフラッシュメモリの４−８倍に大きくす
ることができる。
【００３８】図２は、ファイルストレージ用フラッシュ
メモリの構成を概略的に示す図である。図２において、
メモリアレイは、複数のセクタＳ♯０−Ｓ♯Ｎに分割さ
れる。これらのセクタＳ♯０−Ｓ♯Ｎに共通に、データ
レジスタＤＲが設けられる。このデータレジスタＤＲ
は、１セクタＳ♯のデータを格納することができる。デ
ータレジスタＤＲは、クロック信号ＳＣに従ってデータ
の入出力を実行する。セクタアドレスＳＡに従って選択
されたセクタＳ♯（図２においてはセクタＳ♯Ｉ）のデ
ータがデータレジスタＤＲに伝達される。データレジス
タＤＲにおいては、図示しないコラムアドレス信号ＣＡ
が指定する位置から、クロック信号ＳＣに従ってデータ
がシリアルに読出される。したがって、先頭データの読
出には時間がかかるものの、以降は、クロック信号ＳＣ
に従ってデータの読出が行なわれるため、高速の読出が
可能となる。図１および図２に示すファイルストレージ
用フラッシュメモリを、本発明においては利用する。
【００３９】図３は、この発明の実施の形態１に従う携
帯電話の構成を概略的に示す図である。図３において、
この発明の実施の形態１に従う携帯電話は、アンテナ１
を介してデータ信号および音声信号の送受信を行なうた
めの高周波回路２と、この高周波回路２に結合され、基
本周波数における変調等の処理を行なうベースバンド処
理回路３と、音声信号の符号化／復号化および受信デー
タ信号の伸長処理などの必要な処理を行なう信号処理部
４と、信号処理部４からの再生音声信号を出力するスピ
ーカ７と、音声信号を入力して信号処理部４へ与えるマ
イク６を含む。
【００４０】この発明に従う携帯電話においては、携帯
用情報端末機器として利用するため、プロバイダから与
えられる音声データ信号および画像データ信号を受信す
る。信号処理部４には、通常のマイク６およびスピーカ
７を介して入出力される音声信号の符号および復号処理
を行なうための符号／復号化回路（ＣＯＤＥＣ）５に加
えて、このインターネットからの情報を伸長処理して再
生するための伸長回路１４が設けられる。伸長回路１４
は、ディスプレイ１５およびオーディオ出力端子１６に
結合される。オーディオ出力端子１６には、ヘッドフォ
ン１７が接続される。すなわち、文字／画像データは、
ディスプレイ１５上に表示され、また音楽等の音声デー
タが、オーディオ出力端子１６を介して出力される。
【００４１】この発明に従う携帯電話は、さらに、操作
情報等を入力するためのキーパッド１０と、このキーパ
ッド１０から与えられる情報に従って必要な処理を行な
う制御部（ＭＰＵ）８と、この制御部８の種々の処理の
実行時における作業領域として使用されるランダム・ア
クセス・メモリ（ＲＡＭ）１２と、画像および音楽デー
タ等のインターネット情報を格納するとともに、制御部
８の動作を制御するためのプログラム情報を格納するフ
ァイルストレージ用フラッシュメモリ１３を含む。キー
パッド１０、制御部８、ランダム・アクセス・メモリ１
２、ファイルストレージ用フラッシュメモリ１３、ベー
スバンド処理回路３および信号処理部４が、内部バス９
に結合される。
【００４２】制御部８は、内部にマスクＲＯＭ（読出専
用メモリ）１８を含み、電源投入時における動作を制御
するためのパワーオンリセット処理プログラムをこのＲ
ＯＭ１８に格納する。
【００４３】図４は、ファイルストレージ用フラッシュ
メモリ１３のデータ格納領域を概略的に示す図である。
図４において、ファイルストレージ用フラッシュメモリ
１３は、制御部８の固有のプログラム情報を格納するた
めの記憶領域ＢＫ♯０と、追加機能などを実現するため
のプログラム情報を格納するための記憶領域ＢＫ♯１
と、携帯電話機を使用する個人ユーザの固有情報を格納
するための記憶領域ＢＫ♯２と、インターネットからの
大量のデータなどを格納するための自由記憶領域ＢＫ♯
３を含む。記憶領域ＢＫ♯０においては、ＯＳ等の必要
最小限のプログラム情報が格納される。
【００４４】記憶領域ＢＫ♯１におけるプログラム情報
は、たとえば携帯電話メーカが、携帯電話機の追加機能
を実現するためのアプリケーションプログラムなどを含
む。記憶領域ＢＫ♯２に記憶される個人固有情報として
は、個人ユーザの登録電話番号（電話帳）、課金および
接続情報がある。記憶領域ＢＫ♯３は、比較的大きな記
憶容量を有し、たとえば、インターネットのプロバイダ
からの画像データおよび音声データ等を格納する。
【００４５】このファイルストレージ用フラッシュメモ
リ１３は、高速ランダム読出しが可能であるものの、実
質的にシリアルアクセスメモリである。この携帯電話機
における処理においては、命令および演算処理などの実
行時に、ワーキングエリアとしては、たとえばＳＲＡＭ
（スタティック・ランダム・アクセス・メモリ）で構成
されるＲＡＭ１２を用いるため、特に、このファイルス
トレージ用フラッシュメモリ１３を利用しても、そのシ
リアルアクセスが処理動作に大きな影響を及ぼすことは
ない。次に、動作について簡単に説明する。
【００４６】図３に示す携帯電話が、キーパッド１０に
含まれる電源キーの操作により電源投入されると、制御
部８は、マスクＲＯＭ１８に格納されたパワーオンリセ
ット処理ルーチンを実行する。このパワーオンリセット
処理においては、内部バス９に接続される各機能ブロッ
ク（ベースバンド処理回路および信号処理部３等）の自
己診断処理と、ファイルストレージ用フラッシュメモリ
１３に格納される制御部８の動作を制御するためのソフ
トウェアコード（図４に示す記憶領域ＢＫ♯０またはＢ
Ｋ♯１に格納されるプログラム）のランダム・アクセス
・メモリ（ＲＡＭ）１２への転送処理とが実行される。
【００４７】このパワーオンリセット処理により、ソフ
トウェアコードのファイルストレージ用フラッシュメモ
リ１３からランダム・アクセス・メモリ１２への転送処
理が終了すると、それ以降、制御部８は、このランダム
・アクセス・メモリ１２を命令メモリとして用いて、処
理を実行する。たとえばキーパッド１０から入力される
操作指示または基地局からのフレーム受信データに従っ
て、このランダム・アクセス・メモリ１２からソフトウ
ェアコードを順次読出して、要求された各種処理を実行
する。
【００４８】ランダム・アクセス・メモリ１２は、たと
えばＳＲＡＭであり、リニアフラッシュメモリのアクセ
ス時間よりも数倍程度高速であり、従来のようにリニア
フラッシュメモリを命令メモリとしてソフトウェアコー
ドの読出実行を行なう場合に比べて、この制御部８の処
理速度を高くすることができる。また、このファイルス
トレージ用フラッシュメモリ１３は、シリアルアクセス
メモリであり、クロック信号に従ってデータ（ソフトウ
ェアコード）を逐次読出すことができ、ファイルストレ
ージ用フラッシュメモリ１３からランダム・アクセス・
メモリ（ＲＡＭ）１２へのデータ転送も高速で行なうこ
とができる。
【００４９】また、ランダム・アクセス・メモリ１２へ
ソフトウェアコードを転送して、制御部８の命令メモリ
としてこのランダム・アクセス・メモリ１２を利用して
いるため、何らこのファイルストレージ用フラッシュメ
モリ１３のシリアルアクセス動作が、プログラム実行時
に生じるランダムアクセスに対して悪影響は及ぼさない
（ランダム・アクセス・メモリ１２がそのランダムアク
セス動作を受け持つため）。
【００５０】通常の通話時においては、制御部（ＭＰ
Ｕ）８の制御の下に、アンテナ１および高周波回路２、
信号処理部４に含まれる符号／復号化回路（ＣＯＤＥ
Ｃ）５により復号化され、再生アナログ音声信号が生成
され、スピーカ７から出力される。一方、送信すべき音
声信号は、マイク６から信号処理部４の符号／復号化回
路（ＣＯＤＥＣ）５へ与えられ、所定のフォーマットに
従った符号化処理が行なわれて、送信データ（デジタル
信号）に変換された後、ベースバンド処理回路３により
所定の変調処理等が行なわれ、次いで高周波回路２に含
まれる増幅器で増幅された後アンテナ１を介して送出さ
れる。また、一時、音声信号を蓄積した後、所定の時間
経過後送信する場合のこの音声信号は信号処理部４を経
てストレージファイル用フラッシュメモリ１３に格納さ
れる。
【００５１】インターネット接続等のデータ通信時にお
いては、キーパッド１０からの入力情報および基地局か
らの伝送制御信号に従って、制御部８が、ストレージフ
ァイル用フラッシュメモリ１３に格納された所定のアプ
リケーションまたは制御コードをランダム・アクセス・
メモリ１２に読出して、必要な処理を適宜実行する。イ
ンターネットのプロバイダから与えられる画像または音
楽等の受信データは、必要な場合（たとえば、後で画像
再生する場合）、信号処理部４を介して一旦ランダム・
アクセス・メモリ１２に格納される。このランダム・ア
クセス・メモリ１２へのデータ格納時には、受信データ
そのままの圧縮データとして格納される。ランダム・ア
クセス・メモリ１２に格納された後、順次、ファイルス
トレージ用フラッシュメモリ１３に受信データが格納さ
れる。ファイルストレージ用フラッシュメモリ１３に格
納（ダウンロード）された画像および音楽等の圧縮デー
タ（インターネット情報）は、必要なときに信号処理部
４へ与えられ、伸長回路１４により伸長処理が施され、
圧縮データが元の再生データに変換される。この伸長回
路１４からの再生データは、画像データ（文字データを
含む）の場合には、ディスプレイ１５上に表示され、音
声データの場合には、オーディオ出力端子１６に接続さ
れるヘッドフォン１７により再生される。
【００５２】インターネットのプロバイダから与えられ
るデータは、画像データおよび音声データいずれも、時
系列的なデータである。ランダム・アクセス・メモリ
（ＲＡＭ）１２に一旦受信データを格納することによ
り、インターネットからのデータ伝送速度に従ってラン
ダム・アクセス・メモリ（ＲＡＭ）１２にデータを格納
することができる。すなわち、ランダム・アクセス・メ
モリ１２を、ファイルストレージ用フラッシュメモリ１
３の動作速度とインターネットからのデータの伝送速度
の調整を行なうためのバッファメモリとして利用する。
ランダム・アクセス・メモリ１２からファイルストレー
ジ用フラッシュメモリ１３へは、受信データ（基地局か
らの伝送制御信号）に従ってシリアルにデータが格納さ
れる。ファイルストレージ用フラッシュメモリ１３は、
シリアルアクセス時高速で、データの書込を行なうこと
ができる。ランダム・アクセス・メモリ１２は、単にバ
ッファメモリとして利用されるだけであり、大きな記憶
容量は要求されない。
【００５３】以上のように、実施の形態１においては、
ビット単価の低い大記憶容量のファイルストレージ用フ
ラッシュメモリ１３が制御部８に接続される。このファ
イルストレージ用フラッシュメモリ１３に、制御部８の
制御用ソフトウェアコードを格納する。電源投入時のパ
ワーオンリセット処理時に、このファイルストレージ用
フラッシュメモリ１３から高速アクセス可能なランダム
・アクセス・メモリ１２へ、制御部８の制御ソフトウェ
アコードを転送する。この後、制御部８が、ランダム・
アクセス・メモリ１２から制御ソフトウェアコードを読
出しながら、必要な処理を実行する。一方、インターネ
ット接続時等のように大容量のデータ受信時には、必要
な場合は、ランダム・アクセス・メモリ１２をバッファ
メモリとして利用して、ファイルストレージ用フラッシ
ュメモリ１３へ受信データを格納している。したがっ
て、制御部８は、高速のランダム・アクセス・メモリ１
２へアクセスして処理を実行することにより、高速処理
が可能となり、また画像および音楽等の大容量の受信デ
ータを受信することができるインターネット端末として
使用可能な携帯電話装置を安価に実現することができ
る。
【００５４】［実施の形態２］図５は、この発明の実施
の形態２に従う携帯電話の構成を概略的に示す図であ
る。この図５に示す携帯電話においては、ファイルスト
レージ用フラッシュメモリ１３は、バス変換回路１９を
介して内部バス９に結合される。他の構成は、図３に示
す構成と同じであり、対応する部分には同一参照番号を
付し、その詳細説明は省略する。
【００５５】このバス変換回路１９は、内部バス９上に
おけるアドレスバスおよび制御バスを、ファイルストレ
ージ用フラッシュメモリ１３に適したバス形式に変換す
る。
【００５６】図６（Ａ）は、ファイルストレージ用フラ
ッシュメモリの外部端子の構成を概略的に示す図であ
る。図６（Ａ）において、このファイルストレージ用フ
ラッシュメモリは、制御信号を受ける制御信号端子群２
１と、データおよびアドレス信号を受けるデータ／アド
レス信号端子群２２を含む。制御信号端子群２１には、
チップイネーブル信号、出力イネーブル信号およびライ
トイネーブル信号およびコマンドイネーブル信号などの
信号が与えられる。ファイルストレージ用フラッシュメ
モリ１３においては、動作モードはコマンドの形で与え
られる。図６（Ｂ）に示すように、端子群２２へはコマ
ンドが与えられて動作モードが指定される。次いで、端
子群２２へのセクタアドレスＳＡ１およびＳＡ２によ
り、アクセスすべきセクタが指定される。次いで、デー
タ書込時においては端子群２２に書込データが与えら
れ、またデータ読出時には、読出データが端子群２２か
ら出力される。このとき、シリアルアクセスの先頭列ア
ドレスを指定するコラムアドレスが端子群２２に与えら
れてもよい。
【００５７】端子群２２には、上述のように、コマン
ド、セクタアドレス、コラムアドレスおよびデータが時
分割的に与えられる。一方、リニアフラッシュメモリ
は、図７にそのピン配置を概略的に示すように、制御信
号ＣＡＴＬを受ける制御信号端子群２３と、アドレス信
号ＡＤを受けるアドレス信号端子群２４と、書込／読出
データＤＱを入出力する入出力データ端子群２５を含
む。アドレス信号ＡＤと入出力データＤＱは別々の端子
群を介して印加される。書込／消去動作は、データ入出
力端子群２５へ書込または消去コマンドを与えることに
より実行される。このリニアフラッシュメモリにおいて
は、データ書込時、コマンドが与えられた後、アドレス
信号と書込データが並列に与えられる。データ読出時に
おいては、アドレス信号を与え、制御信号を読出モード
状態に設定することにより、アドレス信号に従ってデー
タが出力される。
【００５８】したがって、このリニアフラッシュメモリ
１１とファイルストレージ用フラッシュメモリ１３と
は、ピン配置が異なり、応じてバスの配置が異なり、ま
たコマンドの印加方式も異なる。そこで、バス変換回路
１９により、バスの接続およびコマンドの変換を行な
う。
【００５９】図８に示すように、バス変換回路１８は、
内部バス９に含まれる制御バス２３ａ、アドレスバス２
４ａおよびデータバス２５ａを、それぞれ、制御信号バ
ス２１ａおよびデータ／アドレスバス２２ａに変換す
る。内部バス９において別々のバス２４ａおよび２５ａ
を介して伝達されるアドレス信号ＡＤおよびデータＤＱ
が、ファイルストレージ用フラッシュメモリ１３のピン
配置に対応するため、アドレス／データバス２２ａに時
分割的に結合する。制御バス２３ａ上の制御信号ＣＡＴ
Ｌは、制御バス２１ａ上に伝達される。
【００６０】このバス変換回路１８を利用することによ
り、制御部８は、通常の、アドレスバスとデータ入出力
バスとが別々に設けられるリニアフラッシュメモリおよ
びランダム・アクセス・メモリ１２と同様の制御を行な
ってアクセスすることができる。このバス変換回路１８
は、バスの変換機能および、この時分割態様での信号の
データの送受信を実行する。このようなバス変換回路１
８を利用することにより、制御部８は、ファイルストレ
ージ用フラッシュメモリ１３のピン配置およびシリアル
アクセスに基づく特異性をそれほど意識することなくフ
ァイルストレージ用フラッシュメモリ１３にアクセスす
ることができる。すなわち、このファイルストレージ用
フラッシュメモリ１３を、たとえばＨＤＤ（ハードディ
スクドライブ）の標準インタフェース仕様であるＡＴＡ
（ＡＴアタッチメント（ＩＤＥ（インテグレーティッド
・デバイス・エレクトロニクス）））インタフェースを
有する記憶装置として制御することができる。
【００６１】なお、この場合、一般に普及しているバス
変換回路のインタフェースとして、ＰＣＭＣＩＡ（パー
ソナル・コンピュータ・メモリ・カード・インターナシ
ョナル・アソシエーション）が策定したＰＣＭＣＩＡ−
ＡＴＡ仕様が利用されてもよく、またさまざまなフラッ
シュＥＥＰＲＯＭ（フラッシュメモリ）に固有の書換ア
ルゴリズムコードで構成されるソフトウェアモジュール
であるＭＴＤ（メモリテクノロジードライバ）を用いて
フラッシュメモリへのアクセスが行なわれてもよい。ま
た、バス変換回路１９がコマンドの変換機能を持ってい
てもよい。リニアフラッシュメモリ利用時とファイルス
トレージ用フラッシュメモリ利用時の制御部８の動作上
の差をできるだけなくし、制御部８の仕様変更（プログ
ラムの変更）をできるだけ少なくする。
【００６２】以上のように、この発明の実施の形態２に
従えば、ファイルストレージ用フラッシュメモリと内部
バスとの間に、バスの接続を変更するバス変換回路を設
けているため、このファイルストレージ用フラッシュメ
モリの固有の特徴を意識することなく、制御部はファイ
ルストレージ用フラッシュメモリへアクセスすることが
でき、フラッシュメモリ管理ソフトウェアを大幅に変更
することなく、このファイルストレージ用フラッシュメ
モリへのアクセスが可能となる。
【００６３】［実施の形態３］図９は、この発明の実施
の形態３に従う携帯電話の構成を概略的に示す図であ
る。この図９に示す携帯電話においては、バス変換回路
１９およびファイルストレージ用フラッシュメモリ１３
がメモリカード３０として一体化される。他の構成は、
図５に示す構成と同じであり、対応する部分には同一参
照番号を付し、その詳細説明は省略する。
【００６４】このメモリカード３０は、携帯電話と着脱
可能であり、携帯電話の図示しないコネクタを介して内
部バス９に結合される。図１０に示すように、メモリカ
ード３０と携帯電話（内部バス９）の間のインタフェー
ス回路３１を、ＰＣカードスタンダーズ準拠またはより
小型化されたコンパクトフラッシュ仕様準拠または、そ
の他のより小型化されたカード仕様準拠とする。また、
メモリカード３０内に含まれるファイルストレージ用フ
ラッシュメモリの格納データを、パーソナルコンピュー
タ等で一般的に使用されるファイルフォーマットとす
る。
【００６５】図１１は、制御部８のフラッシュメモリ管
理ソフトウェアの構成を概略的に示す図である。インタ
フェース回路３１を制御するフラッシュメモリ管理ソフ
トウェアは、データの入出力を制御するためのディスク
・オペレーティング・システム（ＤＯＳ）と、ディスク
のファイルのアドレス割当をテーブル形態で格納するＤ
ＯＳＦＡＴファイルシステム３３を含む。
【００６６】このＤＯＳＦＡＴファイルシステムは、ハ
ードディスクなどのディスク装置のファイルのアドレス
を管理する。このＤＯＳＦＡＴファイルシステム３３を
利用して、メモリカード３０のファイルストレージ用フ
ラッシュメモリの格納データをファイル化する。
【００６７】すなわち、図１２に示すように、インター
ネット接続時において受信データが、クラスタ♯０、♯
１、♯２、…の形で転送される（またはパケット形態で
あってもよい）。クラスタ♯０、♯１、♯２、…に対
し、それぞれファイル名および論理セクタアドレスを付
す。このファイル名および論理セクタアドレスを、ファ
イルストレージ用フラッシュメモリのセクタアドレス
（およびコラムアドレス）に対応させる。ファイルスト
レージ用フラッシュメモリ１３においては、クラスタ単
位でデータがセクタに対応づけて格納され、そのアドレ
ス領域が、クラスタ単位でセクタアドレスと対応づけて
ＤＯＳＦＡＴファイルシステム３３により管理される。
【００６８】ＤＯＳＦＡＴファイルシステム３３は、通
常のパーソナルコンピュータにおいて利用される外部記
憶装置に対するインタフェース仕様である。したがっ
て、メモリカード３０に対するインタフェース仕様を、
ファイルフォーマット仕様として、ファイルストレージ
用フラッシュメモリの記憶データを管理しているため、
携帯電話で受信したインターネットのプロバイダから与
えられる画像および音楽データを、パーソナルコンピュ
ータなどの機器と送受信することができる。すなわち、
パーソナルコンピュータにより、携帯電話により格納さ
れた画像または音楽データを取込み加工し、またパーソ
ナルコンピュータによりダウンロードあるいは作成した
画像および音楽データを、メモリカード３０に格納し、
この後に、メモリカード３０を携帯電話装置に接続する
ことにより、携帯電話により画像または音楽データの再
生およびこれらのデータの転送を行なうことができる。
【００６９】なお、上述の実施例においては、ＤＯＳＦ
ＡＴファイルシステム３３が利用されているが、フラッ
シュメモリのための、フラッシュ用ファイルシステム
（ＦＦＳ）が用いられてもよく、またこのフラッシュ用
ファイルシステムが前述のＭＴＤと組合わせて用いられ
てもよい。
【００７０】なお、これらのフラッシュ管理用のソフト
ウェアは、インタフェース回路３１に準備されず、カー
ド接続時、制御部８がＲＯＭ１８からのルーチンに従っ
てフラッシュメモリ１３から読出してランダム・アクセ
ス・メモリ１２に格納してもよい。
【００７１】［変更例］図１３は、この発明の実施の形
態３の変更例の構成を示す図である。この図１３に示す
構成においては、メモリカード３５はファイルストレー
ジ用フラッシュメモリ１３のみを含む。メモリカード３
５は、バス変換回路１９を含むアダプタ４０を介して内
部バス９に結合される。この場合、メモリカード３５
は、アダプタ４０と着脱可能であり、またアダプタ４０
は、携帯電話本体に内蔵してもよく、また、携帯電話と
着脱可能としてもよい。インタフェース仕様は、上で説
明した構成と同じである。
【００７２】この図１３に示す構成の場合、メモリカー
ド３５は、パーソナルコンピュータのスロットおよび携
帯電話のスロット両者に適合させる必要はない。アダプ
タ４０により、このメモリカード３５のピン端子等の接
続を調整し、パーソナルコンピュータなどの他の機器と
の互換性を維持する。パーソナルコンピュータの規格に
合わせたメモリカード３５を利用して、携帯電話をイン
ターネットなどの携帯情報端末機器として利用すること
ができる。
【００７３】以上のように、この発明の実施の形態３に
従えば、ファイルストレージ用フラッシュメモリをメモ
リカードとして携帯電話と着脱可能とし、そのインタフ
ェース仕様を標準仕様に準拠させ、ファイルフォーマッ
ト化したデータを格納するように構成しているため、パ
ーソナルコンピュータとのデータの送受も容易となり、
より用途の広い情報携帯端末機器を実現することができ
る。
【００７４】［実施の形態４］図１４は、この発明の実
施の形態４に従う携帯電話の構成を概略的に示す図であ
る。この図１４に示す構成においては、制御ユニット４
５は、ＭＰＵコア（制御部）８、バス変換回路１９、ラ
ンダム・アクセス・メモリ１２およびファイルストレー
ジ用フラッシュメモリ１３を一体的に含む。ＭＰＵコア
８は、電源投入時の初期化動作を行なうルーチンを格納
するリード・オンリ・メモリ（ＲＯＭ）１８を含む。
【００７５】この図１４に示す構成においては、制御ユ
ニット４５は、ＭＰＵコア８、ランダム・アクセス・メ
モリ１２およびファイルストレージ用フラッシュメモリ
１３を一体的に含んでおり、バス変換回路１９およびラ
ンダム・アクセス・メモリ（ＲＡＭ）１２は、ＭＰＵコ
ア８の内部バスに結合される。この場合、制御ユニット
４５は、図示しないインタフェース回路を介して内部バ
ス９に結合される。したがって、制御ユニット４５の占
有面積を低減することができ、小型な携帯電話を実現す
ることができる。
【００７６】この図１４に示す構成において、制御ユニ
ット４５に、ファイルストレージ用フラッシュメモリ１
３およびランダム・アクセス・メモリ（ＲＡＭ）１２を
含めているため、メモリ容量等の機能が不足することが
考えられる。この場合、先の実施の形態１から３に示し
たように、内部バス９に不足する機能（メモリ等）を接
続することにより、その機能不足を補うことができる。
【００７７】以上のように、この発明の実施の形態４に
従えば、制御部を構成するＭＰＵコア、ファイルストレ
ージ用フラッシュメモリ１３、バス変換回路１９および
ランダム・アクセス・メモリ１２を一体的に構成してい
るため、占有面積を低減することができ（またワンチッ
プマイクロプロセサとして実現することができるた
め）、小型軽量の携帯電話を実現することができる。
【００７８】［他の適用例］実施の形態１から４におい
ては、制御部の命令メモリとして機能するランダム・ア
クセス・メモリ（ＲＡＭ）はスタティック・ランダム・
アクセス・メモリとして説明している。しかしながら、
このランダム・アクセス・メモリ１２としては、高速動
作するたとえばクロック信号に同期して動作するダイナ
ミック・ランダム・アクセス・メモリ（ＤＲＡＭ）を利
用しても同様の効果を得ることができる。
【００７９】
【発明の効果】請求項１に係る発明に従えば、制御部用
のプログラムおよび受信データを不揮発的に格納するた
めのファイルストレージ用フラッシュメモリを携帯電話
のメモリとして利用しているため、音楽および映像画像
データ等の大容量のデータを格納することができる。
【００８０】請求項２に係る発明に従えば、ファイルス
トレージ用フラッシュメモリを、携帯電話内部に設けて
いるため、携帯電話本体そのものを、携帯情報端末機器
としても利用することができる。
【００８１】請求項３に係る発明に従えば、ファイルス
トレージ用フラッシュメモリをバス変換機能を有するイ
ンタフェース回路を介して内部バスに接続しているた
め、シリアルアクセス性およびピン配置の相違などファ
イルストレージ用フラッシュメモリの固有の特徴を考慮
することなく、制御用ソフトウェアおよびフラッシュメ
モリ管理用ソフトウェアを生成することができる。
【００８２】請求項４に係る発明に従えば、バス変換回
路およびファイルストレージ用フラッシュメモリを携帯
電話に着脱可能なメモリカードで構成しているため、パ
ーソナルコンピュータなどにより加工処理されたデータ
を再び携帯電話を介して転送することができ、情報端末
機器としての用途を広くすることができる。
【００８３】請求項５に係る発明に従えば、ファイルス
トレージ用フラッシュメモリを、バス変換回路に着脱可
能なメモリカードで構成しているため、このファイルス
トレージ用フラッシュメモリカードは、バス変換回路を
内蔵する必要がなく、パーソナルコンピュータなどの外
部記憶装置としても利用することができ、汎用性の高い
メモリシステムを構築することができる。
【００８４】請求項６に係る発明に従えば、ファイルス
トレージ用フラッシュメモリ、ランダム・アクセス・メ
モリおよび要部を、制御ユニットとして一体化している
ため、制御ユニットの面積を低減することができ、携帯
電話を小型化することができる。また、ＣＰＵコア（Ｍ
ＰＵコア）の内部バス幅を携帯電話内の内部バス９のビ
ット幅よりも大きくすることにより、処理能力を大幅に
向上させることができる。
【図面の簡単な説明】
【図１】 ファイルストレージ用フラッシュメモリのメ
モリセル構造を概略的に示す図である。
【図２】 ファイルストレージ用フラッシュメモリの構
成を概略的に示す図である。
【図３】 この発明の実施の形態１に従う携帯電話の構
成を概略的に示す図である。
【図４】 図３に示すファイルストレージ用フラッシュ
メモリの記憶領域の構成を概略的に示す図である。
【図５】 この発明の実施の形態２に従う携帯電話の構
成を概略的に示す図である。
【図６】 （Ａ）は、ファイルストレージ用フラッシュ
メモリのピン配置を概略的に示し、（Ｂ）は、（Ａ）に
示す端子群２２への信号の印加シーケンスを概略的に示
す図である。
【図７】 リニアフラッシュメモリのピン配置を概略的
に示す図である。
【図８】 図４に示すバス変換回路の機能を概略的に示
す図である。
【図９】 この発明の実施の形態３に従う携帯電話の構
成を概略的に示す図である。
【図１０】 この発明の実施の形態３のカード接続の構
成を概略的に示す図である。
【図１１】 図１０に示すインタフェース回路の記憶す
る管理ソフトウェアの構成を概略的に示す図である。
【図１２】 図１１に示す管理ソフトウェアのデータの
ファイル管理の構成を概略的に示す図である。
【図１３】 この発明の実施の形態３の変更例の携帯電
話の構成を概略的に示す図である。
【図１４】 この発明の実施の形態４に従う携帯電話の
構成を概略的に示す図である。
【図１５】 従来の携帯電話の構成を概略的に示す図で
ある。
【図１６】 図１５に示すリニアフラッシュメモリのメ
モリセル構造を概略的に示す図である。
【符号の説明】
Ｓ♯０−Ｓ♯ｎ セクタ、１ アンテナ、２ 高周波回
路、３ ベースバンド処理回路、４ 信号処理部、５
符号／復号化回路、８ 制御部、９ 内部バス、１０
キーパッド、１２ ランダム・アクセス・メモリ、１３
ファイルストレージ用フラッシュメモリ、１４ 伸長
回路、１９ バス変換回路、３０，３５メモリカード、
４０ インタフェース回路、４５ 制御ユニット。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 信号を送受信するための信号送受信部
    と、少なくとも前記送受信部の信号送受信動作を制御す
    るための制御部とを含む携帯電話のメモリシステムであ
    って、 前記制御部のための作業領域を与えるランダム・アクセ
    ス・メモリ、および前記制御部のためのプログラムおよ
    び前記制御部の制御の下に少なくとも送受信データを不
    揮発的に格納するためのファイルストレージ用フラッシ
    ュメモリを備える、携帯電話のメモリシステム。
  2. 【請求項２】 前記ランダム・アクセス・メモリおよび
    前記ファイルストレージ用フラッシュメモリは、前記制
    御部および前記信号送受信部を相互接続する内部バスに
    結合される、請求項１記載の携帯電話のメモリシステ
    ム。
  3. 【請求項３】 前記ファイルストレージ用フラッシュメ
    モリと前記内部バスとの間に接続され、前記ファイルス
    トレージ用フラッシュメモリに対するインタフェース回
    路として機能するバス変換回路をさらに備える、請求項
    ２記載の携帯電話のメモリシステム。
  4. 【請求項４】 前記ファイルストレージ用フラッシュメ
    モリと前記バス変換回路は、前記携帯電話に着脱可能な
    メモリカードに一体化される、請求項３記載の携帯電話
    のメモリシステム。
  5. 【請求項５】 前記ファイルストレージ用フラッシュメ
    モリは、前記バス変換回路に着脱可能なメモリカードで
    構成される、請求項３記載の携帯電話のメモリシステ
    ム。
  6. 【請求項６】 前記制御部、前記ランダム・アクセス・
    メモリおよび前記ファイルストレージ用フラッシュメモ
    リは、制御ユニットとして一体的に形成される、請求項
    １記載の携帯電話のメモリシステム。
JP19579799A 1999-07-09 1999-07-09 携帯電話のメモリシステム Pending JP2001025053A (ja)

Priority Applications (14)

Application Number Priority Date Filing Date Title
JP19579799A JP2001025053A (ja) 1999-07-09 1999-07-09 携帯電話のメモリシステム
US09/514,369 US7228152B1 (en) 1999-07-09 2000-02-28 Memory system for portable telephone
DE2000601604 DE60001604T2 (de) 1999-07-09 2000-04-12 Speichersystem für tragbares Telefon
EP20000107896 EP1067749B1 (en) 1999-07-09 2000-04-12 Memory system for portable telephone
EP20020008506 EP1235153A3 (en) 1999-07-09 2000-04-12 Memory system for portable telephone and portable telephone
TW89108499A TW463488B (en) 1999-07-09 2000-05-04 Memory system for portable telephone
NO20002582A NO316001B1 (no) 1999-07-09 2000-05-19 Elektronisk lager for bærbar radiotelefon, særlig mobiltelefon
KR10-2000-0026943A KR100383005B1 (ko) 1999-07-09 2000-05-19 휴대 전화를 위한 메모리 시스템
US11/797,684 US8356062B2 (en) 1999-07-09 2007-05-07 Memory system for portable telephone
US13/355,207 US8509758B2 (en) 1999-07-09 2012-01-20 Memory system for portable telephone
US13/739,650 US9009494B2 (en) 1999-07-09 2013-01-11 Memory system for portable telephone
US14/616,336 US9219805B2 (en) 1999-07-09 2015-02-06 Memory system for portable telephone
US14/947,748 US9473603B2 (en) 1999-07-09 2015-11-20 Memory system for portable telephone
US15/267,895 US10025596B2 (en) 1999-07-09 2016-09-16 Memory system for portable telephone

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19579799A JP2001025053A (ja) 1999-07-09 1999-07-09 携帯電話のメモリシステム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008170942A Division JP2008289183A (ja) 2008-06-30 2008-06-30 携帯電話

Publications (1)

Publication Number Publication Date
JP2001025053A true JP2001025053A (ja) 2001-01-26

Family

ID=16347145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19579799A Pending JP2001025053A (ja) 1999-07-09 1999-07-09 携帯電話のメモリシステム

Country Status (7)

Country Link
US (7) US7228152B1 (ja)
EP (2) EP1067749B1 (ja)
JP (1) JP2001025053A (ja)
KR (1) KR100383005B1 (ja)
DE (1) DE60001604T2 (ja)
NO (1) NO316001B1 (ja)
TW (1) TW463488B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003017517A1 (en) * 2001-08-20 2003-02-27 Samsung Electronics Co., Ltd Apparatus and method for interfacing between modem and memory in mobile station
US6810444B2 (en) 2002-09-26 2004-10-26 Renesas Technology Corp. Memory system allowing fast operation of processor while using flash memory incapable of random access
KR100860682B1 (ko) * 2001-08-20 2008-09-26 삼성전자주식회사 이동 단말기에서 모뎀과 메모리간의 인터페이스장치 및 방법
JP2009194897A (ja) * 2008-01-17 2009-08-27 Seiko Epson Corp 画像表示装置、記憶媒体、画像表示システム及びネットワーク設定方法
JP2012160153A (ja) * 2011-01-31 2012-08-23 Gaia Holdings Corp メール端末装置、メッセージ取得方法、メッセージ送信方法およびメールクライアントプログラム
JP2017510215A (ja) * 2014-04-04 2017-04-06 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． データ伝送レートを調整するための方法および装置
JP2022537601A (ja) * 2019-09-11 2022-08-26 レッドパイン シグナルズ インコーポレイティド プロセッサの消費電力を削減するためのフラッシュとｒａｍの割り当てのシステムと方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393619B1 (ko) * 2001-09-07 2003-08-02 삼성전자주식회사 휴대 단말기의 메모리 장치 및 그 제어방법
KR101030903B1 (ko) 2001-11-22 2011-04-22 파나소닉 주식회사 부호화 방법 및 부호화 장치
US7234052B2 (en) * 2002-03-08 2007-06-19 Samsung Electronics Co., Ltd System boot using NAND flash memory and method thereof
KR100441608B1 (ko) * 2002-05-31 2004-07-23 삼성전자주식회사 낸드 플래시 메모리 인터페이스 장치
US7290080B2 (en) * 2002-06-27 2007-10-30 Nazomi Communications Inc. Application processors and memory architecture for wireless applications
CA2493196C (en) 2002-07-23 2009-09-22 Research In Motion Limited Data store management system and method for wireless devices
KR100502164B1 (ko) * 2002-09-17 2005-07-20 티티피컴코리아 주식회사 전자 기기의 특성에 관한 데이터를 플래시 메모리에저장하는 방법
US7836337B1 (en) * 2003-09-12 2010-11-16 Wavelink Corporation Method and system for restoration of a mobile device to its state prior to loss of standard memory
US20050160069A1 (en) * 2003-12-30 2005-07-21 Samsung Electronics Co., Ltd. Method for processing a file for a sub-memory in a wireless terminal
KR100695241B1 (ko) 2004-08-10 2007-03-14 에스케이 텔레콤주식회사 이동통신 단말기의 랜덤 액세스 메모리의 저장 공간을 절감하는 방법 및 그를 이용한 이동통신 단말기
US10027789B2 (en) 2007-02-13 2018-07-17 Google Llc Modular wireless communicator
US8391921B2 (en) 2007-02-13 2013-03-05 Google Inc. Modular wireless communicator
US7970433B2 (en) * 2007-06-08 2011-06-28 Modu Ltd. SD switch box in a cellular handset
US9349738B1 (en) * 2008-02-04 2016-05-24 Broadcom Corporation Content addressable memory (CAM) device having substrate array line structure
US8412226B2 (en) 2008-06-24 2013-04-02 Google Inc. Mobile phone locator
KR20100067905A (ko) * 2008-12-12 2010-06-22 삼성전자주식회사 인터페이싱 유닛 및 이를 포함하는 전자 시스템
CN103473180B (zh) * 2013-08-30 2017-03-01 华为技术有限公司 数据存储方法及系统

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US544664A (en) * 1895-08-20 Isaac davis
US4304968A (en) * 1979-09-24 1981-12-08 Klausner Industries Telephone electronic answering device
NL8103700A (nl) 1981-08-06 1983-03-01 Stamicarbon Werkwijze voor de bereiding van een polymerisatiekatalysator en bereiding van etheenpolymeren daarmee.
JPS62216064A (ja) 1986-03-18 1987-09-22 Fujitsu Ltd プログラム転送方式
JP2882495B2 (ja) 1991-02-08 1999-04-12 三菱電機株式会社 通信機
JP3231832B2 (ja) 1991-11-26 2001-11-26 株式会社日立製作所 フラッシュメモリを記憶媒体とした半導体ディスク
JPH0685884A (ja) * 1992-09-04 1994-03-25 Toshiba Corp データ保管装置
US5367571A (en) * 1992-12-02 1994-11-22 Scientific-Atlanta, Inc. Subscriber terminal with plug in expansion card
US5615393A (en) * 1993-03-15 1997-03-25 Elonex I.P. Holdings Ltd. Computer system having a cordless keyboard and an induction coil in a plug-in electronic card module
JPH0729386A (ja) * 1993-07-13 1995-01-31 Hitachi Ltd フラッシュメモリ及びマイクロコンピュータ
US5471518A (en) 1993-08-10 1995-11-28 Novatel Communications Ltd. Method and apparatus for non-volatile data storage in radio telephones and the like
US6934558B1 (en) * 1993-12-15 2005-08-23 Mlr, Llc Adaptive omni-modal radio apparatus and methods
US7142846B1 (en) * 1994-01-05 2006-11-28 Henderson Daniel A Method and apparatus for improved paging receiver and system
FR2718263B1 (fr) 1994-03-30 1996-04-26 Alcatel Mobile Comm France Dispositif de chargement automatique du logiciel de commande dans un radiotéléphone portatif.
US5664231A (en) * 1994-04-29 1997-09-02 Tps Electronics PCMCIA interface card for coupling input devices such as barcode scanning engines to personal digital assistants and palmtop computers
JPH0855065A (ja) 1994-08-12 1996-02-27 Fuji Xerox Co Ltd メモリアクセス制御装置
JPH0855068A (ja) 1994-08-15 1996-02-27 Toshiba Corp 通信端末装置
JPH0877066A (ja) 1994-08-31 1996-03-22 Tdk Corp フラッシュメモリコントローラ
JPH08125742A (ja) 1994-10-26 1996-05-17 Kokusai Electric Co Ltd 留守番機能付き携帯電話
JPH08172373A (ja) 1994-12-20 1996-07-02 Hitachi Ltd 無線通信機器
JP3722297B2 (ja) * 1995-01-30 2005-11-30 京セラ株式会社 通信用端末装置
GB2298109B (en) 1995-02-14 1999-09-01 Nokia Mobile Phones Ltd Data interface
JP2872621B2 (ja) 1995-08-29 1999-03-17 株式会社ケンウッド デジタル移動電話機のローミング制御方式
JP2838993B2 (ja) 1995-11-29 1998-12-16 日本電気株式会社 不揮発性半導体記憶装置
FI101669B1 (fi) 1996-02-23 1998-07-31 Nokia Mobile Phones Ltd Monipalvelumatkaviestin
JPH1027496A (ja) 1996-07-10 1998-01-27 Hitachi Ltd 半導体記憶装置
EP0912939B1 (en) 1996-07-19 2001-09-26 Tokyo Electron Device Limited Flash memory card
US5877975A (en) * 1996-08-13 1999-03-02 Nexcom Technology, Inc. Insertable/removable digital memory apparatus and methods of operation thereof
GB2317720A (en) 1996-09-30 1998-04-01 Nokia Mobile Phones Ltd Managing Flash memory
JPH10111806A (ja) 1996-10-04 1998-04-28 Nec Corp プログラム起動方式
US6646677B2 (en) * 1996-10-25 2003-11-11 Canon Kabushiki Kaisha Image sensing control method and apparatus, image transmission control method, apparatus, and system, and storage means storing program that implements the method
JPH10174131A (ja) 1996-12-10 1998-06-26 Nippon Denki Ido Tsushin Kk 通信制御装置運用プログラムのリモート変更装置および運用プログラム起動装置
US6260102B1 (en) * 1996-12-26 2001-07-10 Intel Corporation Interface for flash EEPROM memory arrays
US6279069B1 (en) * 1996-12-26 2001-08-21 Intel Corporation Interface for flash EEPROM memory arrays
JP3897388B2 (ja) * 1996-12-27 2007-03-22 シャープ株式会社 シリアルアクセス方式の半導体記憶装置
US6418506B1 (en) 1996-12-31 2002-07-09 Intel Corporation Integrated circuit memory and method for transferring data using a volatile memory to buffer data for a nonvolatile memory array
JPH10232781A (ja) 1997-02-19 1998-09-02 Hitachi Ltd システム立ち上げ方法
JPH10274496A (ja) 1997-03-31 1998-10-13 Ishikawajima Harima Heavy Ind Co Ltd 鋼球ダスト除去装置
US6154788A (en) * 1997-04-25 2000-11-28 Simple Technology, Inc. Multi-function module incorporating flash memory having additional controller adapted to configure the data from the memory that is to be provided to the external source
US5943692A (en) * 1997-04-30 1999-08-24 International Business Machines Corporation Mobile client computer system with flash memory management utilizing a virtual address map and variable length data
JP3393789B2 (ja) * 1997-05-20 2003-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理端末
JPH10334205A (ja) 1997-05-30 1998-12-18 Toshiba Corp Ｉｃカードおよびメモリパッケージ
JPH10336238A (ja) * 1997-06-05 1998-12-18 Sony Corp 情報処理システム、携帯端末、サーバ、及びデータ処理方法
DE19741703C2 (de) 1997-09-22 2000-02-24 Siemens Ag Verfahren zum Laden von Betriebssoftware sowie Mobiltelefon hierfür
JP3233079B2 (ja) * 1997-09-30 2001-11-26 ソニー株式会社 データ処理システム及びデータ処理方法
JPH11162199A (ja) 1997-11-25 1999-06-18 Hitachi Ltd 半導体記憶装置
US6034891A (en) * 1997-12-01 2000-03-07 Micron Technology, Inc. Multi-state flash memory defect management
JPH11175440A (ja) 1997-12-05 1999-07-02 Canon Inc 携帯情報端末
US6636748B2 (en) * 1998-01-12 2003-10-21 David A. Monroe Method and apparatus for image capture, compression and transmission of a visual image over telephone or radio transmission system
US7123936B1 (en) * 1998-02-18 2006-10-17 Ericsson Inc. Cellular phone with expansion memory for audio and video storage
US6026016A (en) * 1998-05-11 2000-02-15 Intel Corporation Methods and apparatus for hardware block locking in a nonvolatile memory
KR19990024210A (ko) 1998-12-22 1999-03-25 김재한 휴대형 무선전화기에 디지털 오디오 데이터를 저장하고 재생하는 기능을 갖도록 하는 장치와 그 방법
US20020034971A1 (en) 1999-02-08 2002-03-21 Chienchung Chang Data allocation for multiple applications on a microprocessor or dsp
US6535949B1 (en) 1999-04-19 2003-03-18 Research In Motion Limited Portable electronic device having a log-structured file system in flash memory
KR100618965B1 (ko) * 1999-05-12 2006-08-31 삼성전자주식회사 휴대정보단말장치
US6519659B1 (en) * 1999-06-18 2003-02-11 Phoenix Technologies Ltd. Method and system for transferring an application program from system firmware to a storage device
US6407949B1 (en) * 1999-12-17 2002-06-18 Qualcomm, Incorporated Mobile communication device having integrated embedded flash and SRAM memory
KR100393619B1 (ko) * 2001-09-07 2003-08-02 삼성전자주식회사 휴대 단말기의 메모리 장치 및 그 제어방법
US6975542B2 (en) * 2003-05-08 2005-12-13 Micron Technology, Inc. NAND flash memory with improved read and verification threshold uniformity
KR100688537B1 (ko) * 2005-03-16 2007-03-02 삼성전자주식회사 다수개의 프로세서들에 억세스 가능한 메모리 장치를 갖는시스템
KR100703522B1 (ko) * 2005-06-16 2007-04-03 삼성전자주식회사 디지털 멀티미디어 방송 수신 단말의 디지털 멀티미디어방송 오디오 데이터 저장 방법 및 장치
US7554854B2 (en) * 2006-03-31 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for deleting data from NAND type nonvolatile memory
US8694687B2 (en) * 2010-07-16 2014-04-08 Intryca, Inc. Computing-system identifier using software extraction of manufacturing variability

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003017517A1 (en) * 2001-08-20 2003-02-27 Samsung Electronics Co., Ltd Apparatus and method for interfacing between modem and memory in mobile station
AU2002326176B2 (en) * 2001-08-20 2005-02-17 Samsung Electronics Co., Ltd. Apparatus and method for interfacing between modem and memory in mobile station
KR100860682B1 (ko) * 2001-08-20 2008-09-26 삼성전자주식회사 이동 단말기에서 모뎀과 메모리간의 인터페이스장치 및 방법
US6810444B2 (en) 2002-09-26 2004-10-26 Renesas Technology Corp. Memory system allowing fast operation of processor while using flash memory incapable of random access
JP2009194897A (ja) * 2008-01-17 2009-08-27 Seiko Epson Corp 画像表示装置、記憶媒体、画像表示システム及びネットワーク設定方法
US8423655B2 (en) 2008-01-17 2013-04-16 Seiko Epson Corporation Image display device, storage device, image display system and network setup method
US8725884B2 (en) 2008-01-17 2014-05-13 Seiko Epson Corporation Image display device, storage device, image display system and network setup method
JP2012160153A (ja) * 2011-01-31 2012-08-23 Gaia Holdings Corp メール端末装置、メッセージ取得方法、メッセージ送信方法およびメールクライアントプログラム
JP2017510215A (ja) * 2014-04-04 2017-04-06 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． データ伝送レートを調整するための方法および装置
JP2022537601A (ja) * 2019-09-11 2022-08-26 レッドパイン シグナルズ インコーポレイティド プロセッサの消費電力を削減するためのフラッシュとｒａｍの割り当てのシステムと方法
JP7194314B2 (ja) 2019-09-11 2022-12-21 レッドパイン シグナルズ インコーポレイティド プロセッサの消費電力を削減するためのフラッシュとｒａｍの割り当てのシステムと方法

Also Published As

Publication number Publication date
DE60001604D1 (de) 2003-04-17
NO20002582D0 (no) 2000-05-19
US20120124278A1 (en) 2012-05-17
US7228152B1 (en) 2007-06-05
NO316001B1 (no) 2003-11-24
US20070207830A1 (en) 2007-09-06
US9219805B2 (en) 2015-12-22
KR100383005B1 (ko) 2003-05-09
US20150156292A1 (en) 2015-06-04
DE60001604T2 (de) 2003-12-04
EP1235153A3 (en) 2002-10-23
EP1067749B1 (en) 2003-03-12
US8356062B2 (en) 2013-01-15
EP1235153A2 (en) 2002-08-28
US9473603B2 (en) 2016-10-18
US20170003978A1 (en) 2017-01-05
US8509758B2 (en) 2013-08-13
EP1067749A3 (en) 2001-04-04
US9009494B2 (en) 2015-04-14
TW463488B (en) 2001-11-11
NO20002582L (no) 2001-01-10
US10025596B2 (en) 2018-07-17
KR20010014941A (ko) 2001-02-26
US20130132448A1 (en) 2013-05-23
US20160080534A1 (en) 2016-03-17
EP1067749A2 (en) 2001-01-10

Similar Documents

Publication Publication Date Title
US10025596B2 (en) Memory system for portable telephone
US6724682B2 (en) Nonvolatile semiconductor memory device having selective multiple-speed operation mode
US8325523B2 (en) Semiconductor device and method of controlling the same
US7369454B2 (en) Semiconductor integrated circuit device
US7903473B2 (en) Semiconductor device and control method of the same
US7706197B2 (en) Storage device and control method of storage device
US8811107B2 (en) Storage device, control method of storage device, and control method of storage control device
JPH09147581A (ja) 半導体記憶装置、及びデータ処理装置
JP2008289183A (ja) 携帯電話
JP2011060305A (ja) 携帯電話
US7630245B2 (en) Semiconductor device and control method therefor
US7643371B2 (en) Address/data multiplexed device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081202