JP2000348941A - 積層型インダクタ - Google Patents

積層型インダクタ

Info

Publication number
JP2000348941A
JP2000348941A JP11158752A JP15875299A JP2000348941A JP 2000348941 A JP2000348941 A JP 2000348941A JP 11158752 A JP11158752 A JP 11158752A JP 15875299 A JP15875299 A JP 15875299A JP 2000348941 A JP2000348941 A JP 2000348941A
Authority
JP
Japan
Prior art keywords
coil
input
external electrode
output external
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11158752A
Other languages
English (en)
Other versions
JP3036542B1 (ja
Inventor
Tadashi Tanaka
忠 田中
Hiromichi Tokuda
博道 徳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP11158752A priority Critical patent/JP3036542B1/ja
Application granted granted Critical
Publication of JP3036542B1 publication Critical patent/JP3036542B1/ja
Publication of JP2000348941A publication Critical patent/JP2000348941A/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 印刷配線板等に実装する際に半田フィレット
が形成されず、かつ、上下の方向性を有さない積層型イ
ンダクタを提供する。 【解決手段】 積層体48の下面50の左右には、それ
ぞれ入力外部電極52及び出力外部電極53が設けられ
ている。同様に、積層体48の上面51の左右には、そ
れぞれ入力外部電極54及び出力外部電極55が設けら
れている。入力外部電極52,54はそれぞれコイルL
3の一方の側の引出し部43a,43bに電気的に接続
され、出力外部電極53,55はそれぞれコイルL3の
他方の側の引出し部46a,46bに電気的に接続され
ている。下面50又は上面51の少なくともいずれか一
方の面が実装面とされる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、積層型インダク
タ、特に、電磁干渉フィルタ等として使用される積層型
インダクタに関する。
【0002】
【従来の技術】従来より、この種の積層型インダクタと
して、図9に示すものが知られている。この積層型イン
ダクタ1は、コイル導体3〜6をそれぞれ表面に設けた
絶縁性シート2等で構成されている。コイル導体3〜6
は、絶縁性シート2に設けたビアホール7を介して電気
的に直列に接続され、絶縁性シート2の積み重ね方向に
対して平行なコイル軸を有した螺旋状コイルL1とされ
る。
【0003】各絶縁性シート2は積み重ねられた後、一
体的に焼成され、図10に示すような積層体9とされ
る。積層体9の奥側及び手前側の端面には、それぞれコ
イルL1の入力外部電極10並びに出力外部電極11
(図10において斜線で表示している)が設けられてい
る。コイルL1の一方の端部(具体的には、コイル導体
3の引出し部3a)は入力外部電極10に電気的に接続
され、他方の端部(コイル導体6の引出し部6a)は出
力外部電極11に電気的に接続されている。ここに、コ
イルL1のコイル軸及び入出力外部電極10,11は、
積層体9の実装面(言い換えると、インダクタ1の実装
面)15に対して垂直である。そして、コイルL1のコ
イル軸は入出力外部電極10,11に対して平行となっ
ている。
【0004】ところが、図9及び図10に示した従来の
積層型インダクタ1は、入出力外部電極10,11が積
層体9の両端面に設けられており、コイルL1を構成し
ているコイル導体3〜6の一部がこの入出力外部電極1
0,11に近接している。従って、入出力外部電極1
0,11とコイルL1との間に浮遊容量が発生し易く、
この浮遊容量により電気特性が悪化するという問題があ
った。また、積層型インダクタ1を印刷配線板にリフロ
ー半田等を使用して実装する場合、積層体9の両端面に
形成された入出力外部電極に半田のフィレットが形成さ
れる。従って、印刷配線板上における積層型インダクタ
1の実装面積が広面積になるという問題もあった。
【0005】そこで、これらの問題を解消するために、
図11及び図12に示す積層型インダクタ21が提案さ
れている。この積層型インダクタ21は、コイル導体2
3〜26をそれぞれ表面に設けた絶縁性シート22等で
構成されている。コイル導体23〜26は、絶縁性シー
ト22に設けたビアホール27を介して電気的に直列に
接続され、絶縁性シート22の積み重ね方向に対して平
行なコイル軸を有した螺旋状コイルL2とされる。
【0006】絶縁性シート22の左側には、それぞれ帯
状のビアホール29a〜29eが形成され、これらビア
ホール29a〜29eは連接して引出し用ビアホール2
9を構成している。同様に、絶縁性シート22の右側に
は、ビアホール30a,30bが形成され、これらビア
ホール30a,30bは連接して引出し用ビアホール3
0を構成している。コイルL2の一方の端部(コイル導
体23の引出し部23a)は引出し用ビアホール29に
電気的に接続され、他方の端部(コイル導体26の引出
し部26a)は引出し用ビアホール30に電気的に接続
されている。
【0007】各絶縁性シート22は積み重ねられた後、
一体的に焼成され、図12に示すような積層体とされ
る。図12において、積層体31の下面(言い換える
と、積層型インダクタ21の実装面)32の左右には、
それぞれコイルL2の入力外部電極35並びに出力外部
電極36が設けられている。コイルL2の一方の端部
は、引出し用ビアホール29を介して入力外部電極35
に電気的に接続され、他方の端部は引出し用ビアホール
30を介して出力外部電極36に電気的に接続されてい
る。ここに、L2のコイル軸は積層型インダクタ21の
実装面32に対して垂直である。そして、コイルL2の
コイル軸は入出力外部電極35,36に対して垂直とな
っている。
【0008】図11及び図12に示した積層型インダク
タ21は、入出力外部電極35,36が実装面32に設
けられているため、インダクタ21を印刷配線板にリフ
ロー半田等を使用して実装する場合、入出力外部電極3
5,36に半田のフィレットが形成されない。従って、
印刷配線板上における積層型インダクタ21の実装面積
が小さくてすむ。また、入出力外部電極35,36は、
コイルL2を構成しているコイル導体23〜26から隔
たっている。従って、入出力外部電極35,36とコイ
ルL2との間に浮遊容量が発生しにくくなり、インダク
タ21の電気特性を改善することができる。
【0009】
【発明が解決しようとする課題】しかしながら、前記積
層型インダクタ21は、上下の方向性を有しているた
め、種々の問題があった。つまり、入出力外部電極3
5,36を実装面32に選択的に形成しなければならな
いため、入出力外部電極35,36の形成作業が煩雑
で、作業効率が悪かった。また、コイルL2の両端部を
常に同一方向に引き出す必要があるため、コイルL2の
巻回数を変えて電気特性を調整することが困難であっ
た。さらに、入出力外部電極35,36の形成面が1面
であるため、積層型インダクタ21の実装構造の制約が
大きく、特に、電子部品を積み上げて実装する、いわゆ
るバルク実装が困難であった。
【0010】そこで、本発明の目的は、印刷配線板等に
実装する際に半田フィレットが形成されず、かつ、上下
の方向性を有さない積層型インダクタを提供することに
ある。
【0011】
【課題を解決するための手段】以上の目的を達成するた
め、本発明に係る積層型インダクタは、(a)複数の絶
縁層と複数のコイル導体を積み重ねて構成した積層体
と、(b)前記コイル導体を電気的に接続して構成さ
れ、前記積層体に内蔵されたコイルと、(c)前記積層
体の第1の面に設けた第1入力外部電極及び第1出力外
部電極と、(d)前記第1の面に対向している前記積層
体の第2の面に設けた第2入力外部電極及び第2出力外
部電極とを備え、(e)前記コイルの一方の端部を分岐
して、前記第1の面及び第2の面に引き出し、それぞれ
前記第1及び第2入力外部電極に接続すると共に、前記
コイルの他方の端部を分岐して前記第1の面及び第2の
面に引き出し、それぞれ前記第1及び第2出力外部電極
に接続したこと、を特徴とする。
【0012】
【作用】以上の構成により、第1の面又は第2の面の少
なくともいずれか一方の面が実装面とされる。従って、
積層型インダクタの上下の方向性が解消される。また、
実装面に入出力外部電極を形成しているため、積層型イ
ンダクタを印刷配線板等に実装する際に入出力外部電極
に半田フィレットが形成されない。
【0013】
【発明の実施の形態】以下、本発明に係る積層型インダ
クタの実施の形態について添付の図面を参照して説明す
る。
【0014】[第1実施形態、図1及び図2]図11及
び図12に示した従来の積層型インダクタ21は、積層
体31の内部に引出し用ビアホール29,30を形成す
る必要があるため、コイルL2の横断面の面積が小さく
なり、大きなインダクタンスが得られないという問題が
ある。さらに、入出力外部電極35,36とコイルL2
との間の浮遊容量は抑えられるが、引出し用ビアホール
29とコイルL2との間の浮遊容量が新たに生じる。ま
た、引出し用ビアホール29,30を形成しているビア
ホール29a〜29e,30a,30bを連接するため
に、絶縁性シート22を積み重ねる際に、高い積層精度
が要求される。また、引出し用ビアホール29,30の
直流抵抗値が高いため、インダクタ21の直流抵抗値が
高くなる傾向にある。
【0015】そこで、第1実施形態の積層型インダクタ
は、これらの不具合を解消したものである。図1に示す
ように、積層型インダクタ41は、コイル導体43〜4
6をそれぞれ表面に設けた絶縁性シート42と、予め導
体が設けられていないカバー用絶縁性シート42等にて
構成されている。コイル導体43〜46は、印刷やスパ
ッタリングや蒸着等の方法により、絶縁性シート42の
表面に形成されている。コイル導体43〜46の材料と
しては、Ag,Ag−Pd,Cu,Ni等が使用され
る。シート42の材料としては、フェライト等の磁性体
材料やセラミック等の絶縁体材料が使用される。
【0016】コイル導体43〜46は、絶縁性シート4
2に設けたビアホール47を介して電気的に直列に接続
され、螺旋状コイルL3を構成する。コイルL3の一端
部(即ち、コイル導体43の一端部)は二つに分岐して
引出し部43a,43bとされている。引出し部43
a,43bは、それぞれ絶縁性シート42の下辺及び上
辺の左側に露出している。同様に、コイルL3の他端部
(コイル導体46の一端部)は二つに分岐して引出し部
46a,46bとされている。引出し部46a,46b
は、それぞれ絶縁性シート42の下辺及び上辺の右側に
露出している。
【0017】以上の絶縁性シート42は積み重ねられた
後、一体的に焼成され、図2に示すように、積層体48
とされる。図2は、積層型インダクタ41の構成を模式
的に示したものである。積層体48の下面50の左右に
は、それぞれ入力外部電極52及び出力外部電極53が
設けられている。同様に、積層体48の上面51の左右
には、それぞれ入力外部電極54及び出力外部電極55
が設けられている。入力外部電極52,54はそれぞれ
コイルL3の一方の側の引出し部43a,43bに電気
的に接続され、出力外部電極53,55はそれぞれコイ
ルL3の他方の側の引出し46a,46bに電気的に接
続されている。これらの入出力外部電極52〜55は、
Ag,Ag−Pd,Cu,Ni等の導電性ペーストを塗
布後、焼付けたり、あるいは乾式めっきしたりすること
によって形成される。
【0018】以上の構成からなる積層型インダクタ41
は、図2に示すように、コイルL3のコイル軸がシート
42の積み重ね方向に対して平行であり、かつ、下面5
0及び上面51に対して平行である。コイルL3のコイ
ル軸は、入出力外部電極52〜55に対して平行となっ
ている。下面50又は上面51の少なくともいずれか一
方の面が実装面とされる。従って、上下の方向性がない
積層型インダクタ41が得られ、入出力外部電極の形成
作業が容易になり、実装の自由度が大幅に向上する。例
えば、積層型インダクタ41の横断面を長方形に設定す
れば、バルク実装も可能となる。
【0019】また、コイルL3の引出し部43a,43
b,46a,46bは、従来の引出し用ビアホール2
9,30(図11及び図12参照)を使用しないで、入
出力外部電極52〜55に引き出されている。このた
め、引出し用ビアホールを積層体48内に配設しなくて
すみ、コイルL3の横断面の面積を、図11及び図12
に示した積層型インダクタ21のコイルL2の横断面の
面積より大きくすることができ、インダクタンスの大き
なものが得られる。さらに、引出し用ビアホール29と
コイルL2との間に発生していた従来の浮遊容量がなく
なり、高周波特性の優れた積層型インダクタ41を得る
ことができる。
【0020】また、複数のビアホールを連接して引出し
用ビアホールを構成する必要がないので、絶縁性シート
42を積み重ねる際に積層精度が低くてもよく、生産性
がアップする。また、直流抵抗値が高い引出し用ビアホ
ールを使用しないので、直流抵抗値の低いインダクタ4
1を得ることができる。そして、実装面として使用され
る下面50及び上面51に入出力外部電極52〜55を
形成しているので、インダクタ41を印刷配線板にリフ
ロー半田等を使用して実装する際、入出力外部電極52
〜55に半田フィレットが形成されない。
【0021】[第2実施形態、図3及び図4]本発明に
係る積層型インダクタのいま一つの実施形態を図3及び
図4に示す。該積層型インダクタ61は、図1及び図2
で説明した積層型インダクタ41において、コイルL3
の一方の側の引出し部43aと43bの長さを等しくす
ると共に、他方の側の引出し部46aと46bの長さを
等しくしたものである。なお、図3及び図4において、
図1及び図2に対応する部分には、同じ符号を付して示
し、重複した説明は省略する。
【0022】以上の構成により、積層体48の下面50
又は上面51のいずれの面を実装面として使っても、入
力外部電極52(54)から出力外部電極53(55)
に到るまでの距離が等しくなる。この結果、本第2実施
形態の積層型インダクタ61は、前記第1実施形態の積
層型インダクタ41が奏する効果に加えて、上下の実装
方向の違いによる電気特性の差を抑えることができる。
【0023】[第3実施形態、図5及び図6]本発明に
係る積層型インダクタのいま一つの実施形態を図5及び
図6に示す。該積層型インダクタ71は、図11及び図
12で説明した従来の積層型インダクタ21において、
上面33に入出力外部電極37,38を更に設け、この
上面33も実装面として使用することができるようにし
たものである。なお、図5及び図6において、図11及
び図12に対応する部分には同じ符号を付して示し、重
複した説明は省略する。
【0024】絶縁性シート22の左側には帯状のビアホ
ール29fが更に形成され、ビアホール29a〜29f
は連接して引出し用ビアホール29を構成している。同
様に、絶縁性シート22の右側には、帯状のビアホール
30c〜30fが更に形成され、ビアホール30a〜3
0fは連接して引出し用ビアホール30を構成してい
る。コイルL2の一方の端部は、引出し用ビアホール2
9を介して、積層体31の下面32及び上面33にそれ
ぞれ設けた入力外部電極35,37に電気的に接続され
ている。コイルL2の他方の端部は、引出し用ビアホー
ル30を介して、積層体31の下面32及び上面33に
それぞれ設けた出力外部電極36,38に電気的に接続
されている。
【0025】以上の構成により、下面32又は上面33
の少なくともいずれか一方の面を実装面として使用すれ
ばよいので、上下の方向性がない積層型インダクタ71
が得られる。
【0026】[他の実施形態]なお、本発明は、前記実
施形態に限定されるものではなく、その要旨の範囲内で
種々に変更することができる。例えば、図7に示すよう
に、下面50及び上面51に形成した入出力外部電極5
2〜55は、積層体48の側面に折り返し部を延在させ
てもよい。
【0027】また、図8に示すように、図1及び図2で
説明した積層型インダクタ41において、シート42の
材料として磁性体材料を使用した場合、コイル導体43
と46の引出し部43a,43bと46a,46bの周
辺部分だけは、非磁性体材料からなる非磁性体部72,
73としてもよい。コイル導体43と46の引出し部4
3a,43b,46a,46bは、インダクタンスの発
生には殆ど寄与しない。そこで、非磁性体部72,73
を形成することにより、磁束はコイル導体43,46の
引出し部43a,43b,46a,46b近傍を通らな
いで、コイル導体43〜46の巻回部に集中させること
ができる。この結果、インダクタンスをさらにアップさ
せることができる。
【0028】さらに、前記実施形態は、それぞれパター
ンが形成された絶縁性シートを積み重ねた後、一体的に
焼成するものであるが、必ずしもこれに限定されない。
絶縁性シートは予め焼成されたものを用いてもよい。ま
た、以下に説明する製法によってインダクタを作成して
もよい。印刷等の方法によりペースト状の絶縁性材料に
て絶縁層を形成した後、その絶縁層の表面にペースト状
の導電性パターン材料を塗布して任意のパターンを形成
する。次に、ペースト状の絶縁性材料を前記パターンの
上から塗布してパターンが内蔵された絶縁層とする。同
様にして、順に重ね塗りすることにより積層構造を有す
るインダクタが得られる。
【0029】
【発明の効果】以上の説明からも明らかなように、本発
明によれば、実装面に入出力外部電極を設けているの
で、積層型インダクタを印刷配線板等に実装する際に入
出力外部電極に半田フィレットが形成されない。従っ
て、印刷配線板上における積層型インダクタの実装面積
が小さくてすむ。また、第1の面又は第2の面の少なく
ともいずれか一方の面が実装面とされるため、積層型イ
ンダクタの上下の方向性が解消される。この結果、入出
力外部電極の形成作業が容易で、実装の自由度が大幅に
向上した積層型インダクタが得られる。
【図面の簡単な説明】
【図1】本発明に係る積層型インダクタの第1実施形態
の構成を示す分解斜視図。
【図2】図1に示した積層型インダクタの透視斜視図。
【図3】本発明に係る積層型インダクタの第2実施形態
の構成を示す分解斜視図。
【図4】図3に示した積層型インダクタの透視斜視図。
【図5】本発明に係る積層型インダクタの第3実施形態
の構成を示す分解斜視図。
【図6】図5に示した積層型インダクタの透視斜視図。
【図7】図2に示した積層型インダクタの変形例を示す
透視斜視図。
【図8】図2に示した積層型インダクタの別の変形例を
示す透視斜視図。
【図9】従来の積層型インダクタの一例を示す分解斜視
図。
【図10】図9に示した積層型インダクタの透視斜視
図。
【図11】従来の積層型インダクタの別の例を示す分解
斜視図。
【図12】図11に示した積層型インダクタの透視斜視
図。
【符号の説明】
41…積層型インダクタ 42…絶縁性シート 43〜46…コイル導体 43a,43b,46a,46b…引出し部 48…積層体 50…下面 51…上面 52,54…入力外部電極 53,55…出力外部電極 61,71…積層型インダクタ L3…コイル

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数の絶縁層と複数のコイル導体を積み
    重ねて構成した積層体と、 前記コイル導体を電気的に接続して構成され、前記積層
    体に内蔵されたコイルと、 前記積層体の第1の面に設けた第1入力外部電極及び第
    1出力外部電極と、 前記第1の面に対向している前記積層体の第2の面に設
    けた第2入力外部電極及び第2出力外部電極とを備え、 前記コイルの一方の端部を分岐して、前記第1の面及び
    第2の面に引き出し、それぞれ前記第1及び第2入力外
    部電極に接続すると共に、前記コイルの他方の端部を分
    岐して前記第1の面及び第2の面に引き出し、それぞれ
    前記第1及び第2出力外部電極に接続したこと、 を特徴とする積層型インダクタ。
JP11158752A 1999-06-04 1999-06-04 積層型インダクタ Expired - Lifetime JP3036542B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11158752A JP3036542B1 (ja) 1999-06-04 1999-06-04 積層型インダクタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11158752A JP3036542B1 (ja) 1999-06-04 1999-06-04 積層型インダクタ

Publications (2)

Publication Number Publication Date
JP3036542B1 JP3036542B1 (ja) 2000-04-24
JP2000348941A true JP2000348941A (ja) 2000-12-15

Family

ID=15678571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11158752A Expired - Lifetime JP3036542B1 (ja) 1999-06-04 1999-06-04 積層型インダクタ

Country Status (1)

Country Link
JP (1) JP3036542B1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032430A (ja) * 2004-07-12 2006-02-02 Tdk Corp コイル部品
JP2007053254A (ja) * 2005-08-18 2007-03-01 Tdk Corp 電子部品及びその製造方法
JP2010062502A (ja) * 2008-09-08 2010-03-18 Murata Mfg Co Ltd 電子部品及びこれを備えた電子装置
JP2011244363A (ja) * 2010-05-21 2011-12-01 Panasonic Corp アンテナ装置
JP2012060049A (ja) * 2010-09-13 2012-03-22 Murata Mfg Co Ltd 電子部品
JP2014179579A (ja) * 2013-03-14 2014-09-25 Samsung Electro-Mechanics Co Ltd 積層型インダクタ及び積層型インダクタアレイ
JP2015142124A (ja) * 2014-01-27 2015-08-03 サムソン エレクトロ−メカニックス カンパニーリミテッド. チップインダクタ
US9153855B2 (en) 2009-08-28 2015-10-06 Panasonic Intellectual Property Management Co., Ltd. Antenna, antenna unit, and communication device using them
JP2016048714A (ja) * 2014-08-27 2016-04-07 Tdk株式会社 積層コイル部品
US10333198B2 (en) 2015-03-12 2019-06-25 Murata Manufacturing Co., Ltd. Antenna apparatus and communication terminal apparatus

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032430A (ja) * 2004-07-12 2006-02-02 Tdk Corp コイル部品
JP2007053254A (ja) * 2005-08-18 2007-03-01 Tdk Corp 電子部品及びその製造方法
US8050045B2 (en) 2005-08-18 2011-11-01 Tdk Corporation Electronic component and method of manufacturing the same
JP2010062502A (ja) * 2008-09-08 2010-03-18 Murata Mfg Co Ltd 電子部品及びこれを備えた電子装置
US9153855B2 (en) 2009-08-28 2015-10-06 Panasonic Intellectual Property Management Co., Ltd. Antenna, antenna unit, and communication device using them
JP2011244363A (ja) * 2010-05-21 2011-12-01 Panasonic Corp アンテナ装置
JP2012060049A (ja) * 2010-09-13 2012-03-22 Murata Mfg Co Ltd 電子部品
JP2014179579A (ja) * 2013-03-14 2014-09-25 Samsung Electro-Mechanics Co Ltd 積層型インダクタ及び積層型インダクタアレイ
JP2015142124A (ja) * 2014-01-27 2015-08-03 サムソン エレクトロ−メカニックス カンパニーリミテッド. チップインダクタ
JP2016048714A (ja) * 2014-08-27 2016-04-07 Tdk株式会社 積層コイル部品
US10333198B2 (en) 2015-03-12 2019-06-25 Murata Manufacturing Co., Ltd. Antenna apparatus and communication terminal apparatus

Also Published As

Publication number Publication date
JP3036542B1 (ja) 2000-04-24

Similar Documents

Publication Publication Date Title
JP3058164B1 (ja) 積層型インダクタ
JP3039538B1 (ja) 積層型インダクタ
US6223422B1 (en) Method of manufacturing multilayer-type chip inductors
KR100466976B1 (ko) 적층형 인덕터
JP2002319508A (ja) 積層型インピーダンス素子
JP2002289432A (ja) 積層型インピーダンス素子
JP3259717B2 (ja) 積層型インダクタ
JP3036542B1 (ja) 積層型インダクタ
JPH1197244A (ja) 積層型インダクタ
JP2976971B1 (ja) 同相型インダクタ
JP3077061B2 (ja) 積層型コイル
US7800462B2 (en) Printed board and filter using the same
JP3161455B2 (ja) コモンモードチョークコイル
JP3204249B2 (ja) 積層型インダクタ
JP3554780B2 (ja) 積層型電子部品
JP2005079756A (ja) ノイズフィルタ
JP4813007B2 (ja) 積層型電子部品アレイ
JPH11163656A (ja) ノイズフィルタ
CN216435575U (zh) 多端子片式电感器
JP2000151327A (ja) 積層型ノイズフィルタ
JPH0729737A (ja) チップインダクタ
JP2003151830A (ja) 積層型電子部品
JP2001093736A (ja) 積層チップインダクタ
JP2023049252A (ja) 積層コイル部品
JPH05326272A (ja) 複合インダクタ部品

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3036542

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130225

Year of fee payment: 13

EXPY Cancellation because of completion of term