JP2000315690A - 半導体デバイスにおける層のボンディング方法及び半導体デバイスの構造 - Google Patents
半導体デバイスにおける層のボンディング方法及び半導体デバイスの構造Info
- Publication number
- JP2000315690A JP2000315690A JP2000123846A JP2000123846A JP2000315690A JP 2000315690 A JP2000315690 A JP 2000315690A JP 2000123846 A JP2000123846 A JP 2000123846A JP 2000123846 A JP2000123846 A JP 2000123846A JP 2000315690 A JP2000315690 A JP 2000315690A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- titanium nitride
- depositing
- layers
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】半導体デバイス構造で、弱い接着層間のボンデ
ィングを改善し、層間における所望の電気接触を維持す
る技法を提供する。 【解決手段】絶縁材料からなる第１の層の上に、第２の
層が形成され、更にその上から第３の層が堆積される。
第２の層には、固定用チャネルが形成される。固定用チ
ャネル内では、第３の層の材料と第１の層の材料とが直
接ボンディングされ、これによりデバイス構造全体の機
械的安定性が保証される。
ィングを改善し、層間における所望の電気接触を維持す
る技法を提供する。 【解決手段】絶縁材料からなる第１の層の上に、第２の
層が形成され、更にその上から第３の層が堆積される。
第２の層には、固定用チャネルが形成される。固定用チ
ャネル内では、第３の層の材料と第１の層の材料とが直
接ボンディングされ、これによりデバイス構造全体の機
械的安定性が保証される。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に、半導体デ
バイスに関するものであり、とりわけ、半導体デバイス
を構成する複数の層間での接着性の改善に関するもので
ある。
バイスに関するものであり、とりわけ、半導体デバイス
を構成する複数の層間での接着性の改善に関するもので
ある。
【０００２】
【従来の技術】半導体デバイスの製造工程では、材料の
異なる層を次々に重ねて順次形成することによって、多
層構造が形成される。場合によっては、互いに直接接触
するように形成された２つの導電層が接着の弱さを示す
こともある。層間の接着の弱さは、２つの層間の界面に
泡立ち（バブリング、ブリスタリング等）、及び／又
は、剥離といった、望ましくない結果を招く可能性があ
る。泡立ち、ブリスタリング、又は、剥離は、層間の電
気的接触を劣化させ、更に、製造される半導体デバイス
の歩留まりを小さくし、信頼性を低下させる。接着の弱
い層間の接触面積が増すにつれて、デバイスは層間の弱
い接着による思わしくない影響を受けやすくなる。
異なる層を次々に重ねて順次形成することによって、多
層構造が形成される。場合によっては、互いに直接接触
するように形成された２つの導電層が接着の弱さを示す
こともある。層間の接着の弱さは、２つの層間の界面に
泡立ち（バブリング、ブリスタリング等）、及び／又
は、剥離といった、望ましくない結果を招く可能性があ
る。泡立ち、ブリスタリング、又は、剥離は、層間の電
気的接触を劣化させ、更に、製造される半導体デバイス
の歩留まりを小さくし、信頼性を低下させる。接着の弱
い層間の接触面積が増すにつれて、デバイスは層間の弱
い接着による思わしくない影響を受けやすくなる。
【０００３】互いに接着の弱さを示す可能性のある２つ
の層の特定の例が、窒化チタンと非晶質シリコンであ
る。図１には、底部層から上部層までの間に、酸化物層
１２、窒化チタン層１４、ｎ型ドープ非晶質シリコン層
１６、真性非晶質シリコン層１８、及び、ｐ型ドープシ
リコン層２０を含む層スタック１０が描かれている。例
示の層スタックにおいて、窒化チタン１４とｎ型ドープ
非晶質シリコン１６の間の接着が弱いと、２つの層間に
おける接触の直線距離が全方向において約２００μｍを
超えた場合、デラミネーション（剥離）問題を生じるこ
とになりがちである。
の層の特定の例が、窒化チタンと非晶質シリコンであ
る。図１には、底部層から上部層までの間に、酸化物層
１２、窒化チタン層１４、ｎ型ドープ非晶質シリコン層
１６、真性非晶質シリコン層１８、及び、ｐ型ドープシ
リコン層２０を含む層スタック１０が描かれている。例
示の層スタックにおいて、窒化チタン１４とｎ型ドープ
非晶質シリコン１６の間の接着が弱いと、２つの層間に
おける接触の直線距離が全方向において約２００μｍを
超えた場合、デラミネーション（剥離）問題を生じるこ
とになりがちである。
【０００４】Ｗｅｅｋｓ他に対して発行された「Ｍｅｔ
ｈｏｄ ｏｆ ＣｏｕｐｌｉｎｇＴｉｔａｎｉｕｍ ｔ
ｏ ａ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｕｂｓｔｒａ
ｔｅ ａｎｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉ
ｃｅ Ｔｈｅｒｅｏｆ」と題する米国特許第５，７８
３，４８７号（以下では単にＷｅｅｋｓともいう）に
は、半導体デバイスのチタン層とシリコン層の間におけ
る接着性を改善するためのアプローチの１つが開示され
ている。チタン層とシリコン層の間における接着性を改
善するためのＷｅｅｋｓのアプローチには、チタン層と
シリコン層の間に酸化物層を形成することが必要とされ
る。酸化物層は、チタン層とシリコン層の両方に対して
良好な接着性を示す。Ｗｅｅｋｓのアプローチは、シリ
コン・チップの背面における金属層間の接着性を改善す
るためにも利用される。このアプローチは、その意図し
た目的にはうまく作用するが、チタン層とシリコン層の
間に堆積した酸化物層によって、チタン層とシリコン層
の直接接触が阻止される。図１の層スタック１０におけ
る非晶質シリコン層１６と窒化チタン層１４の間に酸化
物層を堆積させると、非晶質シリコン層と窒化チタン層
の間の電気的接触が阻止されることによって、層スタッ
クの電気特性におもわしくない影響が生じることにな
る。
ｈｏｄ ｏｆ ＣｏｕｐｌｉｎｇＴｉｔａｎｉｕｍ ｔ
ｏ ａ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｕｂｓｔｒａ
ｔｅ ａｎｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉ
ｃｅ Ｔｈｅｒｅｏｆ」と題する米国特許第５，７８
３，４８７号（以下では単にＷｅｅｋｓともいう）に
は、半導体デバイスのチタン層とシリコン層の間におけ
る接着性を改善するためのアプローチの１つが開示され
ている。チタン層とシリコン層の間における接着性を改
善するためのＷｅｅｋｓのアプローチには、チタン層と
シリコン層の間に酸化物層を形成することが必要とされ
る。酸化物層は、チタン層とシリコン層の両方に対して
良好な接着性を示す。Ｗｅｅｋｓのアプローチは、シリ
コン・チップの背面における金属層間の接着性を改善す
るためにも利用される。このアプローチは、その意図し
た目的にはうまく作用するが、チタン層とシリコン層の
間に堆積した酸化物層によって、チタン層とシリコン層
の直接接触が阻止される。図１の層スタック１０におけ
る非晶質シリコン層１６と窒化チタン層１４の間に酸化
物層を堆積させると、非晶質シリコン層と窒化チタン層
の間の電気的接触が阻止されることによって、層スタッ
クの電気特性におもわしくない影響が生じることにな
る。
【０００５】
【発明が解決しようとする課題】半導体デバイスにおけ
るいくつかの層間に存在する接着問題を考慮すると、本
発明の目的は、弱い接着層間のボンディングを改善し、
同時に、層間におけるある程度の電気接触を維持する技
法を提供することにある。
るいくつかの層間に存在する接着問題を考慮すると、本
発明の目的は、弱い接着層間のボンディングを改善し、
同時に、層間におけるある程度の電気接触を維持する技
法を提供することにある。
【０００６】
【課題を解決するための手段】半導体デバイスにおける
２つの弱い接着層間の界面に構造的安定性をもたらすた
めの方法及び構造には、層の一つに、もう一つの層が第
３の層に固定できるようにする固定用チャネルを設ける
ことが必要とされる。すなわち、この構造及び方法は、
広い面積にわたって互いに直接接触するとデラミネーシ
ョンを示す傾向がある上部層及び中間層と、中間層及び
上部層の両方に対して良好なボンディングを行うことの
できる底部層とを備えた、３層スタックに適用可能であ
る。上部層と中間層の間におけるデラミネーションの発
生しやすさを抑え、同時に、上部層と中間層の間の直接
接触を維持するため、中間層に固定用チャネルを設け
て、上部層と底部層の付着を可能にし、実際上、上部層
から底部層までを効果的に結合するようにする。
２つの弱い接着層間の界面に構造的安定性をもたらすた
めの方法及び構造には、層の一つに、もう一つの層が第
３の層に固定できるようにする固定用チャネルを設ける
ことが必要とされる。すなわち、この構造及び方法は、
広い面積にわたって互いに直接接触するとデラミネーシ
ョンを示す傾向がある上部層及び中間層と、中間層及び
上部層の両方に対して良好なボンディングを行うことの
できる底部層とを備えた、３層スタックに適用可能であ
る。上部層と中間層の間におけるデラミネーションの発
生しやすさを抑え、同時に、上部層と中間層の間の直接
接触を維持するため、中間層に固定用チャネルを設け
て、上部層と底部層の付着を可能にし、実際上、上部層
から底部層までを効果的に結合するようにする。
【０００７】この構造及び方法は、とりわけ、底部層と
しての酸化物層、中間層としての窒化チタン層、上部層
としての非晶質シリコン層を含む能動（アクティブ）ピ
クセル・センサのような半導体デバイスの層スタック構
造に適用可能である。好適実施形態の場合、窒化チタン
層が酸化層上に堆積させられ、酸化層の一部を露出させ
るため、窒化チタン層に固定用チャネルが形成される。
次に、非晶質シリコン層が、窒化チタン層上、及び、窒
化チタン層の固定用チャネル内に堆積させられる。固定
用チャネルによって、非晶質シリコン層と酸化物層が直
接接触することになる。非晶質シリコン層と酸化層が直
接接触することになるが、２つの層間の接触は、導電性
ではない。すなわち、固定用チャネルは、層間に導電経
路を形成する導電性バイアと同様のものではない。窒化
チタン層と非晶質シリコン層の間におけるデラミネーシ
ョンを阻止するため、固定用チャネルの離隔距離は、２
００μｍ以下が望ましい。
しての酸化物層、中間層としての窒化チタン層、上部層
としての非晶質シリコン層を含む能動（アクティブ）ピ
クセル・センサのような半導体デバイスの層スタック構
造に適用可能である。好適実施形態の場合、窒化チタン
層が酸化層上に堆積させられ、酸化層の一部を露出させ
るため、窒化チタン層に固定用チャネルが形成される。
次に、非晶質シリコン層が、窒化チタン層上、及び、窒
化チタン層の固定用チャネル内に堆積させられる。固定
用チャネルによって、非晶質シリコン層と酸化物層が直
接接触することになる。非晶質シリコン層と酸化層が直
接接触することになるが、２つの層間の接触は、導電性
ではない。すなわち、固定用チャネルは、層間に導電経
路を形成する導電性バイアと同様のものではない。窒化
チタン層と非晶質シリコン層の間におけるデラミネーシ
ョンを阻止するため、固定用チャネルの離隔距離は、２
００μｍ以下が望ましい。
【０００８】もう１つの実施形態の場合、窒化チタン層
が、酸化物層の上に堆積させられ、あるパターンをなす
窒化チタンの孤立した正方形部分すなわちアイランドが
形成されるように、窒化チタン層の一部が除去される。
従って、パターン化窒化チタンが連続している第１の実
施形態とは対照的に、この第２の実施形態の場合、窒化
チタンのパターン化によって、窒化チタンの孤立アイラ
ンドが形成される。次に、非晶質シリコンを窒化チタン
・アイランド及び露出した酸化物層上に堆積させること
によって、非晶質シリコン層が酸化物層に固定される。
窒化チタン層と非晶質シリコン層の間におけるデラミネ
ーションを阻止するため、窒化チタン・アイランドは、
それぞれ５００μｍ未満、できれば２００μｍ未満の長
さ寸法を少なくとも１つは備えていることが望ましい。
が、酸化物層の上に堆積させられ、あるパターンをなす
窒化チタンの孤立した正方形部分すなわちアイランドが
形成されるように、窒化チタン層の一部が除去される。
従って、パターン化窒化チタンが連続している第１の実
施形態とは対照的に、この第２の実施形態の場合、窒化
チタンのパターン化によって、窒化チタンの孤立アイラ
ンドが形成される。次に、非晶質シリコンを窒化チタン
・アイランド及び露出した酸化物層上に堆積させること
によって、非晶質シリコン層が酸化物層に固定される。
窒化チタン層と非晶質シリコン層の間におけるデラミネ
ーションを阻止するため、窒化チタン・アイランドは、
それぞれ５００μｍ未満、できれば２００μｍ未満の長
さ寸法を少なくとも１つは備えていることが望ましい。
【０００９】本発明の利点は、デラミネーションが最小
限に抑えられるので、境界接着層によって形成される半
導体デバイスの歩留まり及び信頼性が向上するという点
である。更に、境界接着層間における電気的接続性を損
なうことなく、構造的安定性が強化される。更に、ほと
んど余分な製造コストをかけずに、接着性を向上させる
ことが可能である。即ち、本発明によれば、絶縁材料か
らなる第１の層の上に、第２の層が形成され、更にその
上から第３の層が堆積される。第２の層には、固定用チ
ャネルが形成される。固定用チャネル内では、第３の層
の材料と第１の層の材料とが直接ボンディングされ、こ
れによりデバイス構造全体の機械的安定性が保証され
る。
限に抑えられるので、境界接着層によって形成される半
導体デバイスの歩留まり及び信頼性が向上するという点
である。更に、境界接着層間における電気的接続性を損
なうことなく、構造的安定性が強化される。更に、ほと
んど余分な製造コストをかけずに、接着性を向上させる
ことが可能である。即ち、本発明によれば、絶縁材料か
らなる第１の層の上に、第２の層が形成され、更にその
上から第３の層が堆積される。第２の層には、固定用チ
ャネルが形成される。固定用チャネル内では、第３の層
の材料と第１の層の材料とが直接ボンディングされ、こ
れによりデバイス構造全体の機械的安定性が保証され
る。
【００１０】
【発明の実施の形態】以下に添付図面を参照して、本発
明の好適実施形態となる半導体デバイスの製造方法及び
その構造について詳細に説明する。図２は、２つの接着
の弱い層間における接着性を改善する望ましい層スタッ
ク３０を示すものである。この層スタックには、底部層
から上部層までの間に、酸化物層３２、窒化チタン層３
４、ｎ型ドープ非晶質シリコン層３６、真性（非ドー
プ）非晶質シリコン層３８、及び、ｐ型ドープシリコン
層４０が含まれている。図１に関連して既述のように、
非晶質シリコン層３６と窒化チタン層３４との間の接着
は本質的に弱く、結果生じる弱いボンディング強度によ
って、とりわけ、２つの層間における接触が、全方向に
おいて約２００μｍを超える場合、歩留まり及び信頼性
に関する問題を生じることになりがちである。一方、窒
化チタン層３４は、酸化物層３２に対して良好な接着性
を示し、非晶質シリコンと酸化物のボンディングは良好
になる。
明の好適実施形態となる半導体デバイスの製造方法及び
その構造について詳細に説明する。図２は、２つの接着
の弱い層間における接着性を改善する望ましい層スタッ
ク３０を示すものである。この層スタックには、底部層
から上部層までの間に、酸化物層３２、窒化チタン層３
４、ｎ型ドープ非晶質シリコン層３６、真性（非ドー
プ）非晶質シリコン層３８、及び、ｐ型ドープシリコン
層４０が含まれている。図１に関連して既述のように、
非晶質シリコン層３６と窒化チタン層３４との間の接着
は本質的に弱く、結果生じる弱いボンディング強度によ
って、とりわけ、２つの層間における接触が、全方向に
おいて約２００μｍを超える場合、歩留まり及び信頼性
に関する問題を生じることになりがちである。一方、窒
化チタン層３４は、酸化物層３２に対して良好な接着性
を示し、非晶質シリコンと酸化物のボンディングは良好
になる。
【００１１】非晶質シリコン層３６と窒化チタン層３４
との間の接着性を改善するため、窒化チタン層に開口部
４２を形成して、２つの層間に固定ポイントが設けられ
る。開口部は、固定用チャネルの働きをし、非晶質シリ
コンと酸化物層３２の直接ボンディングを可能にする。
非晶質シリコン層は、酸化物層にうまく接着するので、
非晶質シリコンと窒化チタンの界面におけるデラミネー
ションは最小限に抑えられる。図１の先行技術の層スタ
ックの場合、非晶質シリコン層１６は、窒化チタン層１
４によって酸化物層１２から完全に分離されており、こ
のため、上述のように、デラミネーションの問題が生じ
ることになる。図２には、固定パターンの一例が示され
ているが、それを実施することによって、非晶質シリコ
ン層と酸化物層を直接接触させて、同時に、窒化チタン
層と酸化物層の直接界面領域４８を維持することが可能
になるようなパターン及び形状の多様なバリエーション
が存在する。
との間の接着性を改善するため、窒化チタン層に開口部
４２を形成して、２つの層間に固定ポイントが設けられ
る。開口部は、固定用チャネルの働きをし、非晶質シリ
コンと酸化物層３２の直接ボンディングを可能にする。
非晶質シリコン層は、酸化物層にうまく接着するので、
非晶質シリコンと窒化チタンの界面におけるデラミネー
ションは最小限に抑えられる。図１の先行技術の層スタ
ックの場合、非晶質シリコン層１６は、窒化チタン層１
４によって酸化物層１２から完全に分離されており、こ
のため、上述のように、デラミネーションの問題が生じ
ることになる。図２には、固定パターンの一例が示され
ているが、それを実施することによって、非晶質シリコ
ン層と酸化物層を直接接触させて、同時に、窒化チタン
層と酸化物層の直接界面領域４８を維持することが可能
になるようなパターン及び形状の多様なバリエーション
が存在する。
【００１２】図２の構造の形成には、まず、例えば、シ
リコン基板層上に形成された酸化物層３２の上に窒化チ
タン層３４を堆積させることが必要になる。好適実施形
態の場合、酸化物層の厚さは、約３００Å〜２μｍの範
囲であり、窒化チタン層の厚さは、約１００〜２，００
０Åの範囲である。堆積後、窒化チタン層の一部を除去
することにより、窒化チタン層に開口部４２、すなわち
固定用チャネルが形成される。この開口部は、接着性を
改善するため、完全に窒化チタン層を貫通しなければな
らない。窒化チタン層の開口部は、既知のフォトリソグ
ラフィ技法及びエッチング技法を利用して形成すること
が可能である。
リコン基板層上に形成された酸化物層３２の上に窒化チ
タン層３４を堆積させることが必要になる。好適実施形
態の場合、酸化物層の厚さは、約３００Å〜２μｍの範
囲であり、窒化チタン層の厚さは、約１００〜２，００
０Åの範囲である。堆積後、窒化チタン層の一部を除去
することにより、窒化チタン層に開口部４２、すなわち
固定用チャネルが形成される。この開口部は、接着性を
改善するため、完全に窒化チタン層を貫通しなければな
らない。窒化チタン層の開口部は、既知のフォトリソグ
ラフィ技法及びエッチング技法を利用して形成すること
が可能である。
【００１３】所望のパターンをなす窒化チタンを除去し
た後、非晶質シリコン層３６が、残りの窒化チタン層３
４上及び窒化チタン層に形成された開口部４２内に堆積
させられる。非晶質シリコンは、約２００〜３０，００
０Åの範囲の望ましい厚さに堆積させられる。非晶質シ
リコンは、開口部内の界面４８の諸位置において酸化物
層３２との強力なボンディング（結合）を形成する。非
晶質シリコン層と酸化物層の間の直接接触を可能にし、
非晶質シリコン層と窒化チタン層の間における連続した
界面領域４６を制限することによって、接着性が改善さ
れ、泡立ち（バブリング、ブリスタリング等）、剥離等
の問題が軽減される。必要に応じて、層スタックの後続
層が堆積され、トランジスタ、コンデンサ、抵抗器、及
びダイオードといった所望の集積回路コンポーネントが
得られる。
た後、非晶質シリコン層３６が、残りの窒化チタン層３
４上及び窒化チタン層に形成された開口部４２内に堆積
させられる。非晶質シリコンは、約２００〜３０，００
０Åの範囲の望ましい厚さに堆積させられる。非晶質シ
リコンは、開口部内の界面４８の諸位置において酸化物
層３２との強力なボンディング（結合）を形成する。非
晶質シリコン層と酸化物層の間の直接接触を可能にし、
非晶質シリコン層と窒化チタン層の間における連続した
界面領域４６を制限することによって、接着性が改善さ
れ、泡立ち（バブリング、ブリスタリング等）、剥離等
の問題が軽減される。必要に応じて、層スタックの後続
層が堆積され、トランジスタ、コンデンサ、抵抗器、及
びダイオードといった所望の集積回路コンポーネントが
得られる。
【００１４】図３は、２つの弱い接着層間の接着性を改
善する他の１つの好適な層スタック５０を示すものであ
る。この層スタックには、底部層から上部層までの間
に、酸化物層５２、窒化チタン層５４、ｎ型ドープ非晶
質シリコン層５６、真性非晶質シリコン層５８、及びｐ
型ドープシリコン層６０が含まれている。この層スタッ
クには、トランジスタ、コンデンサ、抵抗器等のような
デバイスの一部を形成するバイア６２又はプラグも含ま
れている。金属バイアは、図３に示されているだけであ
るが、図２の層スタック３０にも設けることが可能であ
る。図２の実施形態とは対照的に、図３の実施形態に
は、窒化チタン層５４と酸化物層５２の両方に接触し
た、不連続な非晶質シリコン層５６が含まれている。非
晶質シリコンは、窒化チタン層の開口部６４を完全には
充填していないが、非晶質シリコン層と窒化チタンとの
間のデラミネーションを阻止するのに十分な、非晶質シ
リコン層と酸化物層の表面接触が得られている。図３の
実施形態では、非晶質シリコン層は、特殊なデバイス特
性を実現するために不連続層をなすように形成されてい
る。
善する他の１つの好適な層スタック５０を示すものであ
る。この層スタックには、底部層から上部層までの間
に、酸化物層５２、窒化チタン層５４、ｎ型ドープ非晶
質シリコン層５６、真性非晶質シリコン層５８、及びｐ
型ドープシリコン層６０が含まれている。この層スタッ
クには、トランジスタ、コンデンサ、抵抗器等のような
デバイスの一部を形成するバイア６２又はプラグも含ま
れている。金属バイアは、図３に示されているだけであ
るが、図２の層スタック３０にも設けることが可能であ
る。図２の実施形態とは対照的に、図３の実施形態に
は、窒化チタン層５４と酸化物層５２の両方に接触し
た、不連続な非晶質シリコン層５６が含まれている。非
晶質シリコンは、窒化チタン層の開口部６４を完全には
充填していないが、非晶質シリコン層と窒化チタンとの
間のデラミネーションを阻止するのに十分な、非晶質シ
リコン層と酸化物層の表面接触が得られている。図３の
実施形態では、非晶質シリコン層は、特殊なデバイス特
性を実現するために不連続層をなすように形成されてい
る。
【００１５】図３の構造を形成するには、第１酸化物層
５２にバイアホールのエッチングを施し、次に、バイア
ホール内に、例えばタングステンのような金属を堆積さ
せることが必要とされる。次に、窒化チタン層５４が、
酸化物層及び金属バイア６２の上に堆積させられる。次
に、窒化チタン層の一部を除去して、窒化チタン層を完
全に貫通するあるパターンをなす開口部６４が形成され
る。窒化チタン層に所望のパターンの開口部が形成され
た後、非晶質シリコン層５６が、窒化チタン層の残りの
部分の上及び窒化チタン層内に形成された開口部内に堆
積させられる。次に、非晶質シリコンの一部を除去し
て、図３の構造が形成される。必要に応じて、後続の層
（非晶質シリコン層５８及びｐ型ドープシリコン層６
０）を堆積させることにより、所望のデバイスが得られ
る。図２の構造の場合と同様、層の堆積及び除去は、既
知の半導体製作技法を用いて実施される。
５２にバイアホールのエッチングを施し、次に、バイア
ホール内に、例えばタングステンのような金属を堆積さ
せることが必要とされる。次に、窒化チタン層５４が、
酸化物層及び金属バイア６２の上に堆積させられる。次
に、窒化チタン層の一部を除去して、窒化チタン層を完
全に貫通するあるパターンをなす開口部６４が形成され
る。窒化チタン層に所望のパターンの開口部が形成され
た後、非晶質シリコン層５６が、窒化チタン層の残りの
部分の上及び窒化チタン層内に形成された開口部内に堆
積させられる。次に、非晶質シリコンの一部を除去し
て、図３の構造が形成される。必要に応じて、後続の層
（非晶質シリコン層５８及びｐ型ドープシリコン層６
０）を堆積させることにより、所望のデバイスが得られ
る。図２の構造の場合と同様、層の堆積及び除去は、既
知の半導体製作技法を用いて実施される。
【００１６】図４（ａ）及び（ｂ）は、非晶質シリコン
層と窒化チタン層の間の接着性を改善する層スタックの
実施形態の１つに関する平面図及び断面図である。図４
（ａ）に言及すると、窒化チタン層７４が酸化物層７２
上に堆積させられ、次に酸化物層を露出させるため、窒
化チタン層に反復パターンの開口部７０が形成される。
露出した酸化物層によって、非晶質シリコン層と酸化物
層との接触が可能になる。次に、非晶質シリコン層が、
窒化チタン層上及び開口部内に堆積させられて、所望の
層スタックが形成される。
層と窒化チタン層の間の接着性を改善する層スタックの
実施形態の１つに関する平面図及び断面図である。図４
（ａ）に言及すると、窒化チタン層７４が酸化物層７２
上に堆積させられ、次に酸化物層を露出させるため、窒
化チタン層に反復パターンの開口部７０が形成される。
露出した酸化物層によって、非晶質シリコン層と酸化物
層との接触が可能になる。次に、非晶質シリコン層が、
窒化チタン層上及び開口部内に堆積させられて、所望の
層スタックが形成される。
【００１７】図４（ｂ）は、ライン４Ｂ−４Ｂに沿って
描かれた、図４（ａ）の構造の断面図である。窒化チタ
ン層７４の開口部７０によって、非晶質シリコン層７６
と酸化物層７２との直接接触が可能になる。図４（ａ）
及び（ｂ）に示す開口部は、良好な工程・カバレッジを
可能にし、非晶質シリコンと酸化物との接着性を良好に
するのに十分なほど大きいことが望ましく（できれば、
１〜１０μｍ）、開口部間の距離は、非晶質シリコン層
と窒化チタン層の界面８０におけるデラミネーションを
阻止するのに十分なほど小さいことが望ましい。ある実
施例では、窒化チタン層における開口部間の直線距離
は、少なくとも１つの直線方向において５００μｍ未
満、できれば、少なくとも１つの直線方向において２０
０μｍである。すなわち、窒化チタン層上には固定用チ
ャネルから２５０μｍを超える、できれば、少なくとも
１つの固定用チャネルから１００μｍを超えるポイント
は存在しないことが望ましい。
描かれた、図４（ａ）の構造の断面図である。窒化チタ
ン層７４の開口部７０によって、非晶質シリコン層７６
と酸化物層７２との直接接触が可能になる。図４（ａ）
及び（ｂ）に示す開口部は、良好な工程・カバレッジを
可能にし、非晶質シリコンと酸化物との接着性を良好に
するのに十分なほど大きいことが望ましく（できれば、
１〜１０μｍ）、開口部間の距離は、非晶質シリコン層
と窒化チタン層の界面８０におけるデラミネーションを
阻止するのに十分なほど小さいことが望ましい。ある実
施例では、窒化チタン層における開口部間の直線距離
は、少なくとも１つの直線方向において５００μｍ未
満、できれば、少なくとも１つの直線方向において２０
０μｍである。すなわち、窒化チタン層上には固定用チ
ャネルから２５０μｍを超える、できれば、少なくとも
１つの固定用チャネルから１００μｍを超えるポイント
は存在しないことが望ましい。
【００１８】図５（ａ）及び（ｂ）は、非晶質シリコン
層と窒化チタン層の間の接着性を改善する層スタックの
もう１つの実施形態に関する平面図及び断面図である。
図５（ａ）に言及すると、酸化物層８４上に窒化チタン
層８６が堆積させられ、次に、窒化チタン層の一部を除
去して、窒化チタンの孤立した正方形部分すなわちアイ
ランドの反復パターンが形成されるようにする。窒化チ
タン・アイランド及び露出した酸化物層上に非晶質シリ
コンを堆積させることによって、所望の層スタックが得
られる。
層と窒化チタン層の間の接着性を改善する層スタックの
もう１つの実施形態に関する平面図及び断面図である。
図５（ａ）に言及すると、酸化物層８４上に窒化チタン
層８６が堆積させられ、次に、窒化チタン層の一部を除
去して、窒化チタンの孤立した正方形部分すなわちアイ
ランドの反復パターンが形成されるようにする。窒化チ
タン・アイランド及び露出した酸化物層上に非晶質シリ
コンを堆積させることによって、所望の層スタックが得
られる。
【００１９】図５（ｂ）は、ライン５Ｂ−５Ｂに沿って
描かれた図５（ａ）の構造の断面図である。酸化物の露
出領域９０によって、非晶質シリコン層９２と酸化物層
８４の直接接触が可能になる。図５（ａ）及び（ｂ）の
窒化チタン・アイランドの寸法は、非晶質シリコンと窒
化チタンの間にデラミネーションを生じさせる最小寸法
以下にしかならないことが望ましい。アイランドは、少
なくとも１つの長さ寸法が、５００μｍ未満、できれ
ば、２００μｍ未満であることが望ましい。図４（ａ）
及び５（ａ）には、正方形アイランド及び正方形開口部
７８及び９０が示されているが、他の形状の開口部及び
／又はアイランドも可能である。上述のパターン以外
に、非反復パターンを含む他の開口部パターンを利用し
て、非晶質シリコン層と酸化物層を固定することも可能
である。
描かれた図５（ａ）の構造の断面図である。酸化物の露
出領域９０によって、非晶質シリコン層９２と酸化物層
８４の直接接触が可能になる。図５（ａ）及び（ｂ）の
窒化チタン・アイランドの寸法は、非晶質シリコンと窒
化チタンの間にデラミネーションを生じさせる最小寸法
以下にしかならないことが望ましい。アイランドは、少
なくとも１つの長さ寸法が、５００μｍ未満、できれ
ば、２００μｍ未満であることが望ましい。図４（ａ）
及び５（ａ）には、正方形アイランド及び正方形開口部
７８及び９０が示されているが、他の形状の開口部及び
／又はアイランドも可能である。上述のパターン以外
に、非反復パターンを含む他の開口部パターンを利用し
て、非晶質シリコン層と酸化物層を固定することも可能
である。
【００２０】望ましい実施形態のバリエーションでは、
窒化チタン層は、チタン層又は窒化チタン／チタン組合
せ層とすることも可能である。アルミニウム、銅、及び
／又は、タングステンを含む他の材料も可能である。酸
化物層は、二酸化珪素が望ましいが、窒化珪素のような
他の誘電体層でも可能である。
窒化チタン層は、チタン層又は窒化チタン／チタン組合
せ層とすることも可能である。アルミニウム、銅、及び
／又は、タングステンを含む他の材料も可能である。酸
化物層は、二酸化珪素が望ましいが、窒化珪素のような
他の誘電体層でも可能である。
【００２１】図６は、層間の接着性を改善する層スタッ
クを製造する望ましい方法に関するプロセス流れ図であ
る。工程１００では、第１の層が設けられる。工程１０
２では、第２の層を完全に貫通して形成された固定用チ
ャネルを含む第２の層が、第１の層上に形成される。工
程１０４では、第３の層が、第２の層上及び第２の層内
の固定用チャネル内に堆積させられて、第３の層と第１
の層のボンディングが行われ、これにより、第１、第
２、及び、第３の層の接合において良好な構造的安定性
が得られるようになる。
クを製造する望ましい方法に関するプロセス流れ図であ
る。工程１００では、第１の層が設けられる。工程１０
２では、第２の層を完全に貫通して形成された固定用チ
ャネルを含む第２の層が、第１の層上に形成される。工
程１０４では、第３の層が、第２の層上及び第２の層内
の固定用チャネル内に堆積させられて、第３の層と第１
の層のボンディングが行われ、これにより、第１、第
２、及び、第３の層の接合において良好な構造的安定性
が得られるようになる。
【００２２】望ましい層スタックには、酸化物、窒化チ
タン、及び、非晶質シリコンが含まれるが、中間層に開
口部を設けて、２層間の接着性を改善するアプローチ
は、他の３層スタックにも等しく適用される。すなわ
ち、このアプローチは、互いに接着の弱さを示す２層
を、他の２層の両方に対して良好な接着性を示す第３の
層に付着させなければならない、３層スタックに適用す
ることが可能である。
タン、及び、非晶質シリコンが含まれるが、中間層に開
口部を設けて、２層間の接着性を改善するアプローチ
は、他の３層スタックにも等しく適用される。すなわ
ち、このアプローチは、互いに接着の弱さを示す２層
を、他の２層の両方に対して良好な接着性を示す第３の
層に付着させなければならない、３層スタックに適用す
ることが可能である。
【００２３】上述の実施形態に即して本発明を説明する
と、本発明は、互いに対して接着性の弱い材料から形成
された第２の層と第３の層のボンディングを行う半導体
デバイス製造方法であって、非導電性で、前記第２の層
又は前記第３の層に接触するときに比較的強い接着を可
能にする特性を備えた第１の層（３２）を設ける工程
（１００）と、前記第１の層に接触する第１の表面と、
該第１の表面とは反対側の第２の表面を備え、前記第２
の層の前記第２の表面から前記第１の層へと達するよう
に延びる固定用チャネルを含むように形成され、導電性
である前記第２の層（３４）を、前記第１の層上に形成
する工程（１０２）と、前記第２の層の前記第２の表面
上及び前記第２の層内の前記固定用チャネル内に前記第
３の層（３６）を堆積させ、前記第３の層と前記第１の
層のボンディングによって、前記第１、第２、及び、第
３の層の接合における構造上の安定性が得られるように
する工程（１０４）とが含まれていることを特徴とす
る。
と、本発明は、互いに対して接着性の弱い材料から形成
された第２の層と第３の層のボンディングを行う半導体
デバイス製造方法であって、非導電性で、前記第２の層
又は前記第３の層に接触するときに比較的強い接着を可
能にする特性を備えた第１の層（３２）を設ける工程
（１００）と、前記第１の層に接触する第１の表面と、
該第１の表面とは反対側の第２の表面を備え、前記第２
の層の前記第２の表面から前記第１の層へと達するよう
に延びる固定用チャネルを含むように形成され、導電性
である前記第２の層（３４）を、前記第１の層上に形成
する工程（１０２）と、前記第２の層の前記第２の表面
上及び前記第２の層内の前記固定用チャネル内に前記第
３の層（３６）を堆積させ、前記第３の層と前記第１の
層のボンディングによって、前記第１、第２、及び、第
３の層の接合における構造上の安定性が得られるように
する工程（１０４）とが含まれていることを特徴とす
る。
【００２４】好ましくは、前記堆積工程（１０４）は、
前記第１の層（３２）と前記第３の層（３６）の間に非
導電性のボンディングを形成する工程が含まれる。
前記第１の層（３２）と前記第３の層（３６）の間に非
導電性のボンディングを形成する工程が含まれる。
【００２５】好ましくは、前記第１の層（３２）を設け
る前記工程（１００）に、酸化物層を堆積させる工程が
含まれることと、前記第２の層（３４）を形成する前記
工程（１０２）に、窒化チタン層を堆積させる工程が含
まれることと、前記第３の層（３６）を堆積させる前記
工程（１０４）に、非晶質シリコン層を堆積させる工程
が含まれる。
る前記工程（１００）に、酸化物層を堆積させる工程が
含まれることと、前記第２の層（３４）を形成する前記
工程（１０２）に、窒化チタン層を堆積させる工程が含
まれることと、前記第３の層（３６）を堆積させる前記
工程（１０４）に、非晶質シリコン層を堆積させる工程
が含まれる。
【００２６】好ましくは、前記第２の層（３４）内に固
定用チャネルを形成する前記工程に、前記第２の層に固
定用チャネルをエッチングをして形成する工程が含ま
れ、これにより前記固定用チャネルが、前記第２の層の
連続部分によって完全に包囲されるよう構成される。
定用チャネルを形成する前記工程に、前記第２の層に固
定用チャネルをエッチングをして形成する工程が含ま
れ、これにより前記固定用チャネルが、前記第２の層の
連続部分によって完全に包囲されるよう構成される。
【００２７】好ましくは、前記第２の層（３４）上に
は、前記固定用チャネルの少なくとも１つからの距離が
２５０μｍを超えるポイント（位置）がない。
は、前記固定用チャネルの少なくとも１つからの距離が
２５０μｍを超えるポイント（位置）がない。
【００２８】好ましくは、前記第２の層（３２）内に固
定用チャネルを形成する前記工程に、前記第２の層内の
連続した領域にエッチングを施して、複数の間隔をあけ
た第２の層のアイランドが生じるようにする工程が含ま
れる。
定用チャネルを形成する前記工程に、前記第２の層内の
連続した領域にエッチングを施して、複数の間隔をあけ
た第２の層のアイランドが生じるようにする工程が含ま
れる。
【００２９】更に本発明は、層構造を成すよう順に重ね
られる第１、第２及び第３の層を含む半導体デバイス構
造において、前記第１の層は、前記第２及び前記第３の
層の両方に良好な接着性を有し、前記第２の層には、前
記第１の層と前記第３の層とを結合させる固定用チャネ
ルが設けられることを特徴とする。
られる第１、第２及び第３の層を含む半導体デバイス構
造において、前記第１の層は、前記第２及び前記第３の
層の両方に良好な接着性を有し、前記第２の層には、前
記第１の層と前記第３の層とを結合させる固定用チャネ
ルが設けられることを特徴とする。
【図１】従来技術による層スタックの図である。
【図２】本発明による中間層に開口部を設ける望ましい
層スタックの図である。
層スタックの図である。
【図３】本発明による中間層に開口部を設けるもう１つ
の層スタックの図である。
の層スタックの図である。
【図４】本発明による中間層に開口部を設ける層スタッ
クを示す図で、（ａ）は平面図、及び（ｂ）は図４
（ａ）の層スタックの断面図である。
クを示す図で、（ａ）は平面図、及び（ｂ）は図４
（ａ）の層スタックの断面図である。
【図５】本発明による中間層に孤立した正方形部分を含
むもう１つの層スタックを示す図で、（ａ）は平面図、
及び（ｂ）は図５（ａ）の層スタックの断面図である。
むもう１つの層スタックを示す図で、（ａ）は平面図、
及び（ｂ）は図５（ａ）の層スタックの断面図である。
【図６】接着性の改善された層スタックを形成するため
のプロセス流れ図である。
のプロセス流れ図である。
３２ 第１の層 ３４ 第２の層 ３６ 第３の層
───────────────────────────────────────────────────── フロントページの続き (71)出願人 399117121 395 Ｐａｇｅ Ｍｉｌｌ Ｒｏａｄ Ｐ ａｌｏ Ａｌｔｏ，Ｃａｌｉｆｏｒｎｉａ Ｕ．Ｓ．Ａ. (72)発明者 ジェレミー・エー・テイル アメリカ合衆国カリフォルニア州マウンテ ンビュー ローラ レーン662 (72)発明者 ガリイ・ダブリュ・レイ アメリカ合衆国カリフォルニア州マウンテ ンビュー ブレントン コート131エー (72)発明者 ダイエットリッチ・ダブリュ・ヴック アメリカ合衆国カリフォルニア州メンロパ ーク ローブル アヴェニュー960−シー
Claims (10)
- 【請求項１】互いに対して接着性の弱い材料から形成さ
れた第２の層と第３の層のボンディングを行う半導体デ
バイス製造方法であって、 非導電性で、前記第２の層又は前記第３の層に接触する
ときに比較的強い接着を可能にする特性を備えた第１の
層を設ける工程と、 前記第１の層に接触する第１の表面と、該第１の表面と
は反対側の第２の表面を備え、前記第２の層の前記第２
の表面から前記第１の層へと達するように延びる固定用
チャネルを含むように形成され、導電性である前記第２
の層を、前記第１の層上に形成する工程と、 前記第２の層の前記第２の表面上及び前記第２の層内の
前記固定用チャネル内に前記第３の層を堆積させ、前記
第３の層と前記第１の層のボンディングによって、前記
第１、第２、及び、第３の層の接合における構造上の安
定性が得られるようにする工程とが含まれていることを
特徴とする半導体デバイス製造方法。 - 【請求項２】前記堆積工程は、前記第１の層と前記第３
の層の間に非導電性のボンディングを形成する工程が含
まれることを特徴とする請求項１に記載の半導体デバイ
ス製造方法。 - 【請求項３】前記第１の層を設ける前記工程に、酸化物
層を堆積させる工程が含まれることと、 前記第２の層を形成する前記工程に、窒化チタン層を堆
積させる工程が含まれることと、 前記第３の層を堆積させる前記工程に、非晶質シリコン
層を堆積させる工程が含まれることを特徴とする請求項
２に記載の半導体デバイス製造方法。 - 【請求項４】前記第２の層内に固定用チャネルを形成す
る前記工程に、前記第２の層に固定用チャネルをエッチ
ングをして形成する工程が含まれ、これにより前記固定
用チャネルが、前記第２の層の連続部分によって完全に
包囲されるよう構成されることを特徴とする請求項２に
記載の半導体デバイス製造方法。 - 【請求項５】前記第２の層上には、前記固定用チャネル
の少なくとも１つからの距離が２５０μｍを超えるポイ
ントがないことを特徴とする請求項４に記載の半導体デ
バイス製造方法。 - 【請求項６】前記第１の層を設ける前記工程に、酸化物
層を堆積させる工程が含まれることと、 前記第２の層を形成する前記工程に、窒化チタン層を堆
積させる工程が含まれることと、 前記第３の層を堆積させる前記工程に、非晶質シリコン
層を堆積させる工程が含まれることを特徴とする請求項
５に記載の半導体デバイス製造方法。 - 【請求項７】前記第２の層内に固定用チャネルを形成す
る前記工程に、前記第２の層内の連続した領域にエッチ
ングを施して、複数の間隔をあけた第２の層のアイラン
ドが生じるようにする工程が含まれることを特徴とする
請求項２に記載の半導体デバイス製造方法。 - 【請求項８】前記第２の層のアイランド上には、前記固
定用チャネルの少なくとも１つからの距離が２５０μｍ
を超えるポイントがないことを特徴とする請求項７に記
載の半導体デバイス製造方法。 - 【請求項９】前記第１の層を設ける前記工程に、酸化物
層を堆積させる工程が含まれることと、 前記第２の層を形成する前記工程に、窒化チタン層を堆
積させる工程が含まれることと、 前記第３の層を堆積させる前記工程に、非晶質シリコン
層を堆積させる工程が含まれることを特徴とする請求項
８に記載の半導体デバイス製造方法。 - 【請求項１０】層構造を成すよう順に重ねられる第１、
第２及び第３の層を含む半導体デバイス構造において、 前記第１の層は、前記第２及び前記第３の層の両方に良
好な接着性を有し、 前記第２の層には、前記第１の層と前記第３の層とを結
合させる固定用チャネルが設けられることを特徴とする
半導体デバイス構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US299687 | 1994-09-01 | ||
| US09/299,687 US6387736B1 (en) | 1999-04-26 | 1999-04-26 | Method and structure for bonding layers in a semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000315690A true JP2000315690A (ja) | 2000-11-14 |
Family
ID=23155820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000123846A Withdrawn JP2000315690A (ja) | 1999-04-26 | 2000-04-25 | 半導体デバイスにおける層のボンディング方法及び半導体デバイスの構造 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6387736B1 (ja) |
| EP (1) | EP1049150B1 (ja) |
| JP (1) | JP2000315690A (ja) |
| DE (1) | DE60011702T2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6956268B2 (en) * | 2001-05-18 | 2005-10-18 | Reveo, Inc. | MEMS and method of manufacturing MEMS |
| US7045878B2 (en) * | 2001-05-18 | 2006-05-16 | Reveo, Inc. | Selectively bonded thin film layer and substrate layer for processing of useful devices |
| US7033910B2 (en) * | 2001-09-12 | 2006-04-25 | Reveo, Inc. | Method of fabricating multi layer MEMS and microfluidic devices |
| US20070128827A1 (en) * | 2001-09-12 | 2007-06-07 | Faris Sadeg M | Method and system for increasing yield of vertically integrated devices |
| US6875671B2 (en) * | 2001-09-12 | 2005-04-05 | Reveo, Inc. | Method of fabricating vertical integrated circuits |
| US20090065471A1 (en) * | 2003-02-10 | 2009-03-12 | Faris Sadeg M | Micro-nozzle, nano-nozzle, manufacturing methods therefor, applications therefor |
| US7163826B2 (en) * | 2001-09-12 | 2007-01-16 | Reveo, Inc | Method of fabricating multi layer devices on buried oxide layer substrates |
| US7768500B2 (en) * | 2003-06-16 | 2010-08-03 | Humanscale Corporation | Ergonomic pointing device |
| KR100908429B1 (ko) * | 2003-12-24 | 2009-07-21 | 쿄세라 코포레이션 | 세라믹 히터 및 그 제조 방법 |
| US7557799B2 (en) * | 2004-06-17 | 2009-07-07 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | System for determining pointer position, movement, and angle |
| DE102005017655B4 (de) * | 2005-04-15 | 2008-12-11 | Polyic Gmbh & Co. Kg | Mehrschichtiger Verbundkörper mit elektronischer Funktion |
| DE102005031448A1 (de) | 2005-07-04 | 2007-01-11 | Polyic Gmbh & Co. Kg | Aktivierbare optische Schicht |
| DE102005035590A1 (de) * | 2005-07-29 | 2007-02-01 | Polyic Gmbh & Co. Kg | Elektronisches Bauelement |
| DE102005035589A1 (de) | 2005-07-29 | 2007-02-01 | Polyic Gmbh & Co. Kg | Verfahren zur Herstellung eines elektronischen Bauelements |
| DE102005042166A1 (de) * | 2005-09-06 | 2007-03-15 | Polyic Gmbh & Co.Kg | Organisches Bauelement und ein solches umfassende elektrische Schaltung |
| DE102005044306A1 (de) * | 2005-09-16 | 2007-03-22 | Polyic Gmbh & Co. Kg | Elektronische Schaltung und Verfahren zur Herstellung einer solchen |
| US8846149B2 (en) * | 2006-02-21 | 2014-09-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Delamination resistant semiconductor film and method for forming the same |
| WO2015157202A1 (en) | 2014-04-09 | 2015-10-15 | Corning Incorporated | Device modified substrate article and methods for making |
| US10543662B2 (en) | 2012-02-08 | 2020-01-28 | Corning Incorporated | Device modified substrate article and methods for making |
| US8647981B1 (en) * | 2012-08-31 | 2014-02-11 | Micron Technology, Inc. | Methods of forming patterns, and methods of forming integrated circuitry |
| US9340443B2 (en) | 2012-12-13 | 2016-05-17 | Corning Incorporated | Bulk annealing of glass sheets |
| US10014177B2 (en) | 2012-12-13 | 2018-07-03 | Corning Incorporated | Methods for processing electronic devices |
| TWI617437B (zh) | 2012-12-13 | 2018-03-11 | 康寧公司 | 促進控制薄片與載體間接合之處理 |
| US10086584B2 (en) | 2012-12-13 | 2018-10-02 | Corning Incorporated | Glass articles and methods for controlled bonding of glass sheets with carriers |
| US9082885B2 (en) * | 2013-05-30 | 2015-07-14 | Samsung Electronics Co., Ltd. | Semiconductor chip bonding apparatus and method of forming semiconductor device using the same |
| US10510576B2 (en) | 2013-10-14 | 2019-12-17 | Corning Incorporated | Carrier-bonding methods and articles for semiconductor and interposer processing |
| US10046542B2 (en) | 2014-01-27 | 2018-08-14 | Corning Incorporated | Articles and methods for controlled bonding of thin sheets with carriers |
| JP6165127B2 (ja) * | 2014-12-22 | 2017-07-19 | 三菱重工工作機械株式会社 | 半導体装置及び半導体装置の製造方法 |
| KR102573207B1 (ko) | 2015-05-19 | 2023-08-31 | 코닝 인코포레이티드 | 시트와 캐리어의 결합을 위한 물품 및 방법 |
| CN107810168A (zh) | 2015-06-26 | 2018-03-16 | 康宁股份有限公司 | 包含板材和载体的方法和制品 |
| TW201825623A (zh) | 2016-08-30 | 2018-07-16 | 美商康寧公司 | 用於片材接合的矽氧烷電漿聚合物 |
| TWI810161B (zh) | 2016-08-31 | 2023-08-01 | 美商康寧公司 | 具以可控制式黏結的薄片之製品及製作其之方法 |
| WO2019118660A1 (en) | 2017-12-15 | 2019-06-20 | Corning Incorporated | Method for treating a substrate and method for making articles comprising bonded sheets |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0053946B1 (en) | 1980-12-10 | 1988-06-01 | Fuji Xerox Co., Ltd. | Elongate thin-film reader |
| US4404235A (en) * | 1981-02-23 | 1983-09-13 | Rca Corporation | Method for improving adhesion of metal film on a dielectric surface |
| JPS59158569A (ja) | 1983-02-28 | 1984-09-08 | Fujitsu Ltd | ダイオ−ド素子 |
| US5084399A (en) * | 1984-10-01 | 1992-01-28 | Fuji Xerox Co., Ltd. | Semi conductor device and process for fabrication of same |
| JP2501118B2 (ja) * | 1988-06-17 | 1996-05-29 | 忠弘 大見 | 半導体装置の製造方法 |
| US5488012A (en) * | 1993-10-18 | 1996-01-30 | The Regents Of The University Of California | Silicon on insulator with active buried regions |
| US5489792A (en) * | 1994-04-07 | 1996-02-06 | Regents Of The University Of California | Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility |
| US5739046A (en) | 1994-09-30 | 1998-04-14 | United Microelectronics Corporation | Method of making a reliable barrier layer |
| US5661081A (en) | 1994-09-30 | 1997-08-26 | United Microelectronics Corporation | Method of bonding an aluminum wire to an intergrated circuit bond pad |
| US5707894A (en) | 1995-10-27 | 1998-01-13 | United Microelectronics Corporation | Bonding pad structure and method thereof |
| US5783487A (en) | 1996-02-20 | 1998-07-21 | Motorola, Inc. | Method of coupling titanium to a semiconductor substrate and semiconductor device thereof |
| DE69734947T2 (de) * | 1996-02-29 | 2006-08-24 | Tokyo Ohka Kogyo Co., Ltd., Kawasaki | Verfahren zur Herstellung von mehrschichtigen Leiterplatten |
| US5858873A (en) | 1997-03-12 | 1999-01-12 | Lucent Technologies Inc. | Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof |
-
1999
- 1999-04-26 US US09/299,687 patent/US6387736B1/en not_active Expired - Fee Related
-
2000
- 2000-04-25 DE DE60011702T patent/DE60011702T2/de not_active Expired - Fee Related
- 2000-04-25 JP JP2000123846A patent/JP2000315690A/ja not_active Withdrawn
- 2000-04-25 EP EP00303451A patent/EP1049150B1/en not_active Expired - Lifetime
-
2001
- 2001-02-23 US US09/792,552 patent/US20010006846A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP1049150B1 (en) | 2004-06-23 |
| US20010006846A1 (en) | 2001-07-05 |
| DE60011702D1 (de) | 2004-07-29 |
| US6387736B1 (en) | 2002-05-14 |
| EP1049150A1 (en) | 2000-11-02 |
| DE60011702T2 (de) | 2005-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000315690A (ja) | 半導体デバイスにおける層のボンディング方法及び半導体デバイスの構造 | |
| KR100882703B1 (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 그 제조 방법 | |
| US7994048B2 (en) | Method of manufacturing a through electrode | |
| US7671460B2 (en) | Buried via technology for three dimensional integrated circuits | |
| EP0583877B1 (en) | Bond pad structure of an integrated circuit and manufacturing method thereof | |
| JP2001110811A (ja) | 半導体装置の製造方法 | |
| JP2003528469A (ja) | ダイ・アタッチメントおよび方法 | |
| JP2803408B2 (ja) | 半導体装置 | |
| JPH0640591B2 (ja) | モノリシツク半導体構造とその製法 | |
| JP2000150429A (ja) | 半導体装置およびその製造方法 | |
| JPH0620102B2 (ja) | 半導体装置及びその製造方法 | |
| US7078311B2 (en) | Substrate-embedded capacitor, production method thereof, and circuit board | |
| JPH0714028B2 (ja) | 立体型半導体装置の製造方法 | |
| JPH0714876A (ja) | 集積回路装置及びその製造方法 | |
| JP2000174206A (ja) | 半導体装置およびその製造方法 | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| JP2003068854A (ja) | 配線間接続方法、配線間接続部材及びその製造方法 | |
| JPH10270248A (ja) | スパイラルインダクタ | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| CN116209353A (zh) | 电容结构及其形成方法、半导体结构及其形成方法 | |
| JPH04171845A (ja) | 配線構造およびその製法 | |
| JPH05267470A (ja) | 集積回路装置およびその製造方法 | |
| JPH10125860A (ja) | 平面スパイラルインダクタおよびその製造方法 | |
| JP2004103819A (ja) | モノリシックマイクロ波集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060403 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061201 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070425 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070608 |