JP2000285018A - データ転送システム放射線画像検出器 - Google Patents

Abstract

(57)【要約】 【課題】 バンク切替方式を採用するデータ転送システ
ムにおいて、複雑な回路を追加することなく、ローコス
トに、バンク切替えを行うことができるようにする。 【解決手段】 メインＣＰＵ１０から入力されるクロッ
クＣＬＫに基づいて、バンクメモリ５０のバンク切替用
アドレスＡ１０〜Ａ１４を表す出力データを生成するカ
ウンタ４０を備えた構成とする。カウンタ４０の出力デ
ータＱ１〜Ｑ５を、バンクメモリ５０の上位アドレス入
力Ａ１０〜Ａ１４に入力する。メインＣＰＵ１０は、バ
ンク番号に対応する数のクロックＣＬＫをカウンタ４０
に送出する。これにより、１Ｋバイト分のバンク切替
を、回路構成が簡易なカウンタ４０に入力されるクロッ
ク線１８０の１本で行うことができるようになる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、計算機、医用電子
内視鏡等、マイクロプロセッサ（以下ＣＰＵという）と
バンクメモリとを有する装置のデータ転送システムに関
し、より詳細には、バンクメモリのバンクを切り替える
ためのアドレス設定の改善に関するものである。

【０００２】

【従来の技術】今日、計算機や医用電子内視鏡等、多く
の装置にはＣＰＵが設けられ、ＣＰＵのメモリエリアに
格納されたプログラムデータに基づいて、各種の動作処
理を実行するようにしている。

【０００３】ここで、ＣＰＵのメモリエリアとしては、
例えばＲＯＭ（読出専用メモリ）エリアやＲＡＭ（読み
書き用メモリ）エリアがある。また、ＲＡＭエリアは、
例えばワークＲＡＭエリア、主記憶用ＲＡＭエリア、或
いはユーザー設定用ＲＡＭエリアとして使用される。ユ
ーザー設定用ＲＡＭエリアは、操作者の設定条件に応じ
て装置を動作させるべく、設定データを格納するエリア
である。例えば、医用電子内視鏡装置であれば、各医師
の好みの設定条件、具体的には、シャッタ速度、色調等
を医師毎に登録するいわゆるドクターページとして、こ
のユーザー設定用ＲＡＭエリアが利用される。

【０００４】ＲＡＭエリアをユーザー設定用ＲＡＭエリ
アとして使用する際、より多くのユーザーに対応するた
めに、単純なシステムでは、１つのメインＣＰＵ内に、
ユーザー毎の専用のＲＡＭエリアを用意している。しか
しながら、この方法は、ユーザー数が多くなればなるほ
どユーザー設定用ＲＡＭエリアの容量が増え、ワークＲ
ＡＭエリアや主記憶用ＲＡＭエリアに割り当てることの
できる容量が減るという問題がある。

【０００５】そこで、限られたアドレス空間（例えば１
Ｋバイト）で、より多くのユーザーに対応することがで
きるようにする方法として、この限られたアドレス空間
よりも大きなメモリ容量を有する、ユーザー毎の設定デ
ータを多数保存するバンクメモリをＣＰＵとは別に用意
し、１人分に割り当てたＣＰＵ内のユーザー設定用ＲＡ
Ｍエリアに、必要とするユーザーの設定データをバンク
メモリから転送するようにする、いわゆるバンク切替方
式がある。この方式では、バンクメモリの各バンクにユ
ーザー毎のデータを夫々格納し、所望のユーザーのデー
タをＲＡＭエリアに転送するときには、そのユーザーの
データが格納されているバンクを特定するためのバンク
切替用アドレス（通常は上位アドレス）をバンクメモリ
に対して設定することによって、バンクを切り替えてい
る。

【０００６】

【発明が解決しようとする課題】しかしながら、バンク
切替方式を採用すると、上述のように、ユーザーを指定
するためにバンク切替アドレスを設定する必要がある。
メモリの多くは、アドレス設定のための入力端子とし
て、上位ビットから下位ビットまでの専用の端子を有し
ているため、アドレス設定は、数ビット分のパラレルの
アドレス線を介して行われるのが一般的である。このた
め、バンク切替方式を採用した場合には、バンク切替ア
ドレス設定のために要する、ＣＰＵとバンクメモリとの
間の制御線が数ビット分必要になり、ＣＰＵボードを設
計する上でパターン配置が大変で、実装上の効率悪化を
招くという問題がある。

【０００７】一方、パラレルのアドレスデータを一旦シ
リアルデータに変換して、１本の制御線でバンクメモリ
部まで転送し、その後、シリアルデータをパラレルデー
タに展開して、このパラレルデータでアドレス設定をす
る方法もあるが、この方法では、ＣＰＵ側に並列直列変
換器、バンクメモリ側に直列並列変換器が、夫々必要と
なり、コストアップを招くという問題がある。

【０００８】本発明は上記事情に鑑みてなされたもので
あり、バンク切替方式を採用すると共に、複雑な回路を
追加することなく、ローコストに、バンク切替えを行う
ことができるデータ転送システムを提供することを目的
とするものである。

【０００９】

【課題を解決するための手段】本発明によるデータ転送
システムは、バンクメモリのバンク切替用アドレスを設
定するのにカウンタを利用し、ＣＰＵからのパラレルデ
ータによってバンクメモリの残りのアドレスを設定する
ようにしたことを特徴とするものである。すなわち、本
発明による第１のデータ転送システムは、バンクメモリ
側からマイクロプロセッサ側にデータを転送するもので
あって、ＲＡＭエリアを有するマイクロプロセッサと、
夫々がマイクロプロセッサのＲＡＭエリアのデータの一
部を担う多数のバンクデータを格納するバンクメモリ
と、マイクロプロセッサから入力されるクロックに基づ
いて、バンクメモリのバンク切替用アドレスを表す出力
データを生成するカウンタとを備え、カウンタの出力デ
ータによってバンクメモリのバンク切替用アドレスを設
定すると共に、マイクロプロセッサから入力されるパラ
レルデータによってバンクメモリの残りのアドレスを設
定し、該設定したアドレスのバンクメモリのバンクデー
タをマイクロプロセッサのＲＡＭエリアに転送するよう
にしたことを特徴とするものである。

【００１０】また、本発明による第２のデータ転送シス
テムは、マイクロプロセッサ側からバンクメモリ側にデ
ータを転送するものであって、ＲＡＭエリアを有するマ
イクロプロセッサと、夫々がマイクロプロセッサのＲＡ
Ｍエリアのデータの一部を担う多数のバンクデータを格
納するＲＡＭからなるバンクメモリと、マイクロプロセ
ッサから入力されるクロックに基づいて、バンクメモリ
のバンク切替用アドレスを表す出力データを生成するカ
ウンタとを備え、カウンタの出力データによってバンク
メモリのバンク切替用アドレスを設定すると共に、マイ
クロプロセッサから入力されるパラレルデータによって
バンクメモリの残りのアドレスを設定し、マイクロプロ
セッサが入手したデータをバンクメモリに転送し、該転
送したデータをバンクメモリの前記設定したアドレスに
格納するようにしたことを特徴とするものである。

【００１１】なお、第１のデータ転送システムにおける
バンクメモリは、ＲＯＭおよびＲＡＭの、何れであって
もよい。

【００１２】バンクメモリに対してアドレスを設定する
に際しては、バンク切替用アドレスとして上位アドレス
を使用すると共に、メインマイクロプロセッサから入力
されるパラレルデータによって、残りの下位アドレスを
設定するようにするのが好ましい。

【００１３】カウンタは、入力されたクロックに基づい
て、バンク切替用アドレスを表すパラレルの出力データ
を生成することができるものである限り、どのようなカ
ウンタであってもよい。例えば、同期式カウンタでもよ
いし、非同期式カウンタでもよい。また、アップ若しく
はダウンの専用カウンタであってもよいし、両者を切り
替えて使用することができるアップダウンカウンタであ
ってもよいが、アップダウンカウンタを使用する方が、
制御線を少なくすることができるので好ましい。

【００１４】上記本発明によるデータ転送システムは、
特に、マイクロプロセッサおよびバンクメモリを備えた
電子内視鏡装置に適用するのが好ましい。この場合、バ
ンクメモリは、電子内視鏡装置を使用する者特有の設定
条件、具体的には、シャッタ速度や色調等の各医師の好
みの設定条件を格納するドクターページ用メモリとして
利用するとよい。

【００１５】

【発明の効果】本発明によるデータ転送システムによれ
ば、バンク切替方式を採用する装置において、メインマ
イクロプロセッサから入力されるクロックに基づいて、
バンクメモリのバンク切替用アドレスを表す出力データ
を生成するカウンタを備え、このカウンタの出力データ
をバンクメモリのバンク切替用アドレス設定に使用する
ようにしたので、バンク切替用アドレスの設定のために
マイクロプロセッサが占有するポートが、基本的には、
このカウンタに入力されるクロック信号用の１本とな
り、マイクロプロセッサの入出力ポートを節約すること
ができ、マイクロプロセッサ周辺部のパターン配置が楽
になる。特に、カウンタをバンクメモリ側に配設するよ
うにすれば、一層パターン配置が楽になる。

【００１６】また、マイクロプロセッサの限られた数の
ポートを、他の用途に利用することができるようになる
という効果も得られる。

【００１７】さらに、バンク切替方式を採用する装置に
本発明を適用するに当たっては、新たにカウンタと言う
簡単な回路を設けるようにしただけであり、コストアッ
プを極めて低く押さえることができる。

【００１８】また、上記データ転送システムを電子内視
鏡装置に適用すれば、例えば、シャッタ速度や色調等の
各医師の好みの設定条件を格納するドクターページ用メ
モリとしてバンクメモリを利用することができ、クロッ
クの発生数を変えることでドクターページの切替えがで
きるようになる。

【００１９】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。図１は本発明の実施
の形態によるデータ転送システムの構成を示す回路図で
ある。

【００２０】図１に示すように、このデータ転送システ
ム１は、該データ転送システム１を備えた装置、例えば
電子内視鏡装置の中枢の処理を行う８ビットのメインＣ
ＰＵ（マイクロプロセッサ）１０、カウンタ４０、およ
びＲＯＭ５１，ＲＡＭ５２からなるバンクメモリ５０と
を備えている。

【００２１】メインＣＰＵ１０には、クリスタル２１、
およびコンデンサ２２，２３からなる発振回路２０と、
抵抗３１，３２、ダイオード３３、コンデンサ３４、お
よびＡＮＤゲート３５からなるリセット回路３０とが接
続されている。発振回路２０は、メインＣＰＵのマスタ
ークロックを生成するものであり、リセット回路３０
は、メインＣＰＵのイニシャルリセット用の回路であ
る。

【００２２】メインＣＰＵ１０の各出力は以下のように
接続されている。すなわち、アドレス出力Ａ０〜Ａ９
は、直値アドレスバス１００を介して、ＲＯＭ５１およ
びＲＡＭ５２の各下位アドレス入力Ａ０〜Ａ９に夫々接
続されている（Ａ０側が下位ビット）。データ入出力Ｄ
０〜Ｄ７は、データバス１２０を介して、ＲＯＭ５１の
データ出力ＤＱ０〜ＤＱ７とＲＡＭ５２のデータ入出力
ＤＱ０〜ＤＱ７とに夫々接続されている（Ｄ０，ＤＱ０
側が下位ビット）。クロック出力ＣＬＫは、クロック線
１３０を介してカウンタ４０のクロック入力ＣＬＫに接
続されている。ＲＯＭ選択出力ＲＯＭＳＥＬは、選択線
１４０を介してＲＯＭ５１のイネーブル入力ＮＣＥに、
ＲＡＭ選択出力ＲＡＭＳＥＬは、選択線１５０を介して
ＲＡＭ５２のイネーブル入力ＮＣＥに、夫々接続されて
いる。読出設定出力ＲＤは、読出設定線１６０を介して
ＲＯＭ５１およびＲＡＭ５２の出力イネーブル入力ＮＯ
Ｅに接続されている。書込設定出力ＷＲは書込設定線１
７０を介してＲＡＭ５２の書込イネーブル入力ＮＷＥに
接続されている。ＲＡＭ５２は、書込設定出力ＷＲがＨ
のときに読出モードに設定され、Ｌのときに書込モード
に設定される。クリア出力ＣＬＲはクリア線１８０を介
してカウンタ４０のクリア入力ＮＣＬＲに接続されてい
る。なお、ＲＯＭ選択出力ＲＯＭＳＥＬ、ＲＡＭ選択出
力ＲＡＭＳＥＬ、読出設定出力ＲＤ、書込設定出力ＷＲ
およびクリア出力ＣＬＲの各出力信号は、何れもアクテ
ィブロー（Ｌ）の信号である。

【００２３】カウンタ４０は、内部に５段のＤ型ＦＦ
（フリップフロップ）４１〜４５を有する５ビットのリ
ップルカウンタである。すなわち、メインＣＰＵ１０の
クロック出力ＣＬＫがＦＦ４１のクロック入力ＣＬＫ１
に入力され、ＦＦ４１の反転出力ＮＱ１がＦＦ４２のク
ロック入力ＣＬＫ２に入力され、ＦＦ４２の反転出力Ｎ
Ｑ２がＦＦ４３のクロック入力ＣＬＫ３に入力され、Ｆ
Ｆ４３の反転出力ＮＱ３がＦＦ４４のクロック入力ＣＬ
Ｋ４に入力され、ＦＦ４４の反転出力ＮＱ４がＦＦ４５
のクロック入力ＣＬＫ５に入力されている。また、ＦＦ
４１〜４５の各反転出力ＮＱ１〜ＮＱ５は、自身のデー
タ入力Ｄ１〜Ｄ５に入力されている。さらに、メインＣ
ＰＵ１０のクリア出力ＣＬＲがＦＦ４１〜４５の各クリ
ア入力ＣＬＲ１〜ＣＬＲ５に共通に入力され、ＦＦ４１
〜４５の各プリセット入力ＮＰＲＥ１〜ＮＰＲＥ５は、
何れも電源ＤＶＤＤに接続されプルアップされている。
これにより、ＦＦ４１側が下位ビット、ＦＦ４５側が上
位ビットとして割り当てられる。

【００２４】このカウンタ４０は、メインＣＰＵ１０か
らクロックＣＬＫが入力される毎に、１，２，３・・・
とカウントアップする。これにより、ＦＦ４１〜４５の
出力Ｑ１〜Ｑ５は、バイナリ出力データとして、順次０
０００１、０００１０、０００１１、・・・と変化す
る。この出力データ（パラレルデータ）は、バンクメモ
リ５０の上位アドレスＡ１０〜Ａ１４を表すデータとし
て利用され、ＲＯＭ５１およびＲＡＭ５２の各上位アド
レス入力Ａ１０〜Ａ１４に夫々入力される（Ａ１０側が
下位ビット）。

【００２５】バンクメモリ５０内のＲＯＭ５１およびＲ
ＡＭ５２は、何れも大容量メモリであり、１バンク当た
り１Ｋバイトが割り当てられ、これによって多数のバン
クを有するようにされている。バンクの切替は、上位ア
ドレスＡ１０〜Ａ１４（５ビット分）のアドレス設定に
よって行う。また、下位アドレス入力Ａ０〜Ａ９（１０
ビット分）を設定することによって、１Ｋバイト分のア
ドレスが切り替えられる。

【００２６】各バンクには夫々バンクデータが格納され
る。例えば、このデータ転送システムを、電子内視鏡装
置に適用する場合には、ドクターの設定条件、具体的に
は、シャッタ速度、色調（ホワイトバランス）、ガンマ
γ、ゲイン等を表すデータを、ドクター毎に格納する。
つまり、各バンクがドクターページとして割り当てられ
る。

【００２７】図２は、メインＣＰＵ１０のアドレス空間
と、ＲＯＭ５１およびＲＡＭ５２のバンクとの対応関係
を示す図である。図示するように、メインＣＰＵ１０の
アドレス空間は大別すると３つのエリアの分けられ、動
作プログラム等を格納するＲＯＭエリア、ＲＡＭエリ
ア、およびその他のアドレス空間のエリアから構成され
ている。ＲＡＭエリアは、さらに、主記憶ＲＡＭエリ
ア、プログラムを実行するためのワークエリアとなるワ
ークＲＡＭエリア、およびバンクメモリ５０のいずれか
のバンクがメインＣＰＵ１０のアドレス空間に割り当て
られたときの、メインＣＰＵ１０のアドレス空間上のロ
ーカルＲＡＭエリアから構成されている。

【００２８】ローカルＲＡＭエリアの容量として、バン
クメモリ５０の１バンク当たりの容量に対応するように
１Ｋバイトが割り当てられている。バンクメモリ５０内
のＲＯＭ５１或いはＲＡＭ５２から１バンク分のバンク
データがローカルＲＡＭエリアに転送されることによっ
て、ＲＯＭ５１やＲＡＭ５２に格納されていたバンクデ
ータがメインＣＰＵ１０のＲＡＭエリアのデータの一部
を担当するように構成されている。

【００２９】次に、上記構成のデータ転送システム１の
動作について、図３に示すフローチャートを参照して説
明する。図３中、ステップ番号には“ＳＴ”を番号の前
に付けて示す。最初にバンクメモリ５０のバンクデータ
をメインＣＰＵ１０のローカルＲＡＭエリアに転送する
処理について説明する。

【００３０】先ず、メインＣＰＵ１０のクリア出力ＣＬ
Ｒを、所定時間だけＬにしてカウンタ４０をリセットす
る（ＳＴ１０〜ＳＴ１２）。これにより、カウンタ４０
の出力データは、０００００（Ｂ；バイナリ値）とな
る。

【００３１】次に、アクセスしたいアドレス情報、すな
わち、バンクメモリ５０の何れのアドレスのバンクデー
タをメインＣＰＵ１０のローカルＲＡＭエリアに転送さ
せるかを示すアドレス情報を入手する（ＳＴ１３）。例
えば、先頭アドレスが３４００（Ｈ；ヘキサ値）であれ
ば、この先頭アドレス３４００をセットする。

【００３２】このアドレス情報の入手に際しては、例え
ば、このデータ転送システム１を電子内視鏡装置に適用
する場合には、ドクターのＩＤコードをキーボード等か
ら入力することによって、ＩＤコードに対応するアドレ
ス情報を自動的に入手することができるように、ＩＤコ
ードとアドレス情報とを対応付けておくとよい。例え
ば、図２に示すように、ＲＯＭ５１やＲＡＭ５２の上位
アドレスを、ＩＤコード０に対して０（Ｈ）、ＩＤコー
ド１に対して１（Ｈ）、ＩＤコード２に対して２
（Ｈ）、・・・と言うように対応付けておく。

【００３３】次に、アドレス情報のうちの上位アドレス
をシリアル変換する（ＳＴ１４）。すなわち、アクセス
したいアドレス情報の先頭アドレス番号からローカルＲ
ＡＭエリア分を差し引く。本例では、ローカルＲＡＭエ
リアとして、１Ｋバイト（０３ＦＦ（Ｈ））を割り当て
ており、減算結果Ｕ−ＡＤＤは、３４００−０３ＦＦ＝
３００１となる。この減算結果Ｕ−ＡＤＤのうち、１Ｋ
バイト分、すなわち下位１０ビットの情報は直値アドレ
スを表すため、残りの上位アドレスに対応する数を求め
る。本例では３となる。

【００３４】次に、シリアル変換結果に基づいて、上位
アドレスに対応する数のクロックＣＬＫをカウンタ４０
に出力する（ＳＴ１５〜ＳＴ１７，ＳＴ２０〜ＳＴ２
３）。このクロックＣＬＫの出力処理は以下のようにし
て行う。

【００３５】先ず、減算結果Ｕ−ＡＤＤが０か否かを判
定する（ＳＴ１５）。減算結果Ｕ−ＡＤＤが０となった
ときにはステップ３０に移行する。減算結果Ｕ−ＡＤＤ
が０でないときには、減算結果Ｕ−ＡＤＤを２５６
（Ｄ；デシマル値）で除算し、除算結果をＵ−ＡＤＤに
設定する（ＳＴ１６）。次に再度Ｕ−ＡＤＤが０か否か
を判定する（ＳＴ１７）。除算結果Ｕ−ＡＤＤが０でな
いときには（通常、最初は０でない）、除算結果Ｕ−Ａ
ＤＤから１を差し引き、結果をＵ−ＡＤＤに設定し（Ｓ
Ｔ２０）、クロック出力ＣＬＫを所定時間だけＨ（ハ
イ）にして、クロック出力ＣＬＫをＬに戻してステップ
１７に戻る（ＳＴ２１〜ＳＴ２３）。これにより、カウ
ンタ４０にクロックＣＬＫが１パルスだけ送出される。
このステップ１７からステップ２３までの処理を、除算
結果Ｕ−ＡＤＤが０となるまで繰り返す。

【００３６】除算結果Ｕ−ＡＤＤが０となったときには
ステップ３０に移行し、積算カウンタ値Ｄ−ＡＤＤを０
に設定する。このとき、カウンタ４０の出力データが、
ＲＯＭ５１およびＲＡＭ５２の各上位アドレス入力Ａ１
０〜Ａ１４に夫々入力される。本例では、上位アドレス
として０００１１（Ｂ）が設定される。

【００３７】次に、ＲＯＭエリア或いはＲＡＭエリアの
選択、すなわちバンクメモリ５０内のＲＯＭ５１とＲＡ
Ｍ５２のうちの、何れのバンクデータをメインＣＰＵ１
０のローカルＲＡＭエリアに転送させるかを設定する
（ＳＴ３１）。例えば、ＲＯＭエリアを選択する場合に
は、ＲＯＭ選択出力ＲＯＭＳＥＬをＬにすると共に、Ｒ
ＡＭ選択出力ＲＡＭＳＥＬをＨに設定する。一方、ＲＡ
Ｍエリアを選択する場合には、ＲＯＭ選択出力ＲＯＭＳ
ＥＬをＨにすると共に、ＲＡＭ選択出力ＲＡＭＳＥＬを
Ｌに設定する。なお、何れの空間を選択するかに拘わら
ず、書込設定出力ＷＲをＨにして、ＲＡＭ５２を読出モ
ードに設定する。

【００３８】次に、バンクデータをメインＣＰＵ１０の
ローカルＲＡＭエリアに転送させるリード処理を実行す
る（ＳＴ３２〜ＳＴ３４）。具体的には、積算カウンタ
値Ｄ−ＡＤＤを順次インクリメントしてローカルＲＡＭ
エリアのアドレスを順次インクリメントながら、直値ア
ドレスバス１００に、ローカルＲＡＭエリアのアドレス
に対応するバンクメモリ５０の下位アドレスを順次送出
し、読出設定出力ＲＤをＬにして、データバス１２０を
介して、ＲＯＭ５１若しくはＲＡＭ５２のバンクデータ
をローカルＲＡＭエリアに順次転送する。これを、積算
カウンタ値Ｄ−ＡＤＤが４００になるまで繰り返す。積
算カウンタ値Ｄ−ＡＤＤが４００になったら、読出設定
出力ＲＤをＨにして、ＲＯＭエリアおよびＲＡＭエリア
を解除し処理を終了する（ＳＴ３５）。

【００３９】以上の処理により、カウンタ４０の出力デ
ータで設定された上位アドレスＡ１０〜Ａ１４とメイン
ＣＰＵ１０から直値アドレスとして設定された下位アド
レスＡ０〜Ａ９とによってバンクメモリ５０のアドレス
が順次設定され、設定されたアドレスのバンクデータが
メインＣＰＵ１０のローカルＲＡＭエリア内に順次転送
され、この転送されたデータが、ローカルＲＡＭエリア
内の所定のアドレスに格納され、結果として、１バンク
分、すなわち１Ｋバイトのデータが、ローカルＲＡＭエ
リアにコピーされる。

【００４０】以上の処理が終了後、メインＣＰＵ１０
は、ローカルＲＡＭエリア内に格納したデータを使用し
てプログラムを実行する。例えば、ドクターのＩＤコー
ドとして０が入力されたときには、ＲＯＭ５１やＲＡＭ
５２の上位アドレス０（Ｈ）のデータがメインＣＰＵ１
０のローカルＲＡＭエリアにコピーされ、メインＣＰＵ
１０は、ＩＤコード０のドクターに応じた設定条件で動
作し、同様に、ドクターのＩＤコードとして２が入力さ
れたときには、ＩＤコード２のドクターに応じた設定条
件で動作する。

【００４１】このように、バンク切替えを担うバンクメ
モリ５０の上位アドレスＡ１０〜Ａ１４の設定を、カウ
ンタ４０へのクロックＣＬＫの送出数で設定することが
でき、基本的には、バンク切替え設定がクロック線１３
０の１本で済むようになり、実質的にはシリアルデータ
でバンク切替え設定を行うこととなり、メインＣＰＵの
入出力ポートを節約できる。なお、「基本的には」と言
ったのは、後述する例で明らかなように、クリア線１８
０は本発明において必須のものではないからである。ま
た、カウンタ４０をバンクメモリ５０側に配置すること
によって、メインＣＰＵ１０周辺部のパターン配置が極
めて容易になる。また、カウンタ４０はＤ型ＦＦを５段
接続したリップルカウンタであり、極めて簡易な構成で
あるので、本発明を適用するに当たっての、コストアッ
プを極めて低く押さえることができる。

【００４２】次に、メインＣＰＵ１０が入手したデータ
をＲＡＭ５２に転送して、この転送したデータをＲＡＭ
５２に格納させる処理について説明する。

【００４３】ステップ１０からステップ３０までの処理
は、上述したバンクデータをローカルＲＡＭエリアに転
送する処理と同じである。入手したデータをＲＡＭ５２
に転送する場合には、ステップ３１において、ＲＯＭ選
択出力ＲＯＭＳＥＬをＨに設定し、ＲＡＭ選択出力ＲＡ
ＭＳＥＬをＬに設定してＲＡＭエリアを選択すると共
に、書込設定出力ＷＲをＬにして、ＲＡＭ５２を書込モ
ードに設定する。なお、このとき、読出設定出力ＲＤは
Ｈに設定されている。

【００４４】次に、ステップ３２〜３４において、入手
したデータをＲＡＭ５２に転送するライト処理を実行す
る。具体的には、積算カウンタ値Ｄ−ＡＤＤを順次イン
クリメントしながら、直値アドレスバス１００にバンク
メモリ５０の下位アドレスを順次送出し、データバス１
２０を介して、入手したデータをＲＡＭ５２に順次転送
する。これを、積算カウンタ値Ｄ−ＡＤＤが４００にな
るまで繰り返す。積算カウンタ値Ｄ−ＡＤＤが４００に
なったら、書込設定出力ＷＲをＨにして、ＲＡＭエリア
を解除し処理を終了する（ＳＴ３５）。

【００４５】以上の処理により、カウンタ４０の出力デ
ータで設定された上位アドレスＡ１０〜Ａ１４とメイン
ＣＰＵ１０から直値アドレスとして設定された下位アド
レスＡ０〜Ａ９とによってバンクメモリ５０のアドレス
が設定され、入手したデータがバンクメモリ５０の設定
されたアドレスに、バンクデータとして格納される。

【００４６】例えば、ドクターのＩＤコードとして０が
入力されたときには、上位アドレス０（Ｈ）のＲＡＭ５
２のアドレス空間に、ＩＤコードが０のドクターの設定
条件、例えば、シャッタ速度、色調等を表すデータが格
納され、ＩＤコードとして１が入力されたときには、上
位アドレス１（Ｈ）のＲＡＭ５２のアドレス空間に、Ｉ
Ｄコードが１のドクターの設定条件を表すデータが、そ
れぞれドクターページのデータとして格納される。

【００４７】以上、本発明によるデータ転送システムの
好適な実施の形態について説明したが、本発明は上記実
施の形態に限定されるものではなく、発明の要旨を変更
しない限りにおいて、種々変更することが可能である。

【００４８】例えば、上記実施の形態においては、バン
ク切替用のアドレスカウンタとしてカウントアップ機能
のみを有するリップルカウンタを使用していたが、他の
態様のカウンタとすることもできる。

【００４９】例えば、上述のリップルカウンタでは、バ
ンク切替に際して、上位アドレスが先に設定したアドレ
ス値よりも小さい場合には、一旦カウンタをリセットし
て、改めて所望の数のクロックを発生させなければ、そ
のアドレスを設定できない。一方、アドレスカウンタと
して、カウントアップとカウントダウンを切り替えて使
用することができるアップダウンカウンタを使用すれ
ば、カウンタをカウントダウンモードにすると共に、先
に設定したアドレス値との差分だけのクロックを送出す
ることによって、先に設定したアドレス値よりも小さい
アドレスを、一旦リセットすることなく、短時間で設定
することができる。また、アップダウンカウンタを使用
すると、クリア線１８０が不要になり、メインＣＰＵ１
０の入出力ポートを一層節約することができる。

【００５０】また、上述の説明では、図３に示したフロ
ーチャートの、開始から終了までの一連の処理に際し
て、バンクメモリ５０のデータを、１バンク分を一纏め
にして転送するようにしていたが、必ずしも１バンク分
を一纏めにして転送する処理としなくてもよい。すなわ
ち、下位アドレスＡ０〜Ａ９を任意に設定することによ
って、転送させるべきデータが格納されているアドレス
や、入手したデータを格納すべきアドレスを指定するこ
とができ、所望のデータのみを転送させることができ
る。例えば、先頭アドレスから所定アドレスまで、逆に
所定アドレスから最終アドレスまで、或いはこれらを組
み合わせて、所定アドレスから別の所定アドレスまでと
いった中抜きアドレスの、何れも可能である。このよう
に、所望のデータのみを転送するようにすれば、転送時
間を短くするすることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態によるデータ転送システム
の構成を示す回路図

【図２】メインＣＰＵのアドレス空間と、ＲＯＭおよび
ＲＡＭのバンクとの対応関係を示す図

【図３】本発明の実施の形態によるデータ転送システム
の作用を示すフローチャート

【符号の説明】 １ データ転送システム １０ メインＣＰＵ ２０ 発振回路 ３０ リセット回路 ４０ カウンタ ５０ バンクメモリ ５１ ＲＯＭ（読出専用メモリ） ５２ ＲＡＭ（読み書き用メモリ）

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ＲＡＭエリアを有するマイクロプロセッ
   サと、 夫々が前記マイクロプロセッサのＲＡＭエリアのデータ
   の一部を担う多数のバンクデータを格納するバンクメモ
   リと、 前記マイクロプロセッサから入力されるクロックに基づ
   いて、前記バンクメモリのバンク切替用アドレスを表す
   出力データを生成するカウンタとを備え、 前記カウンタの出力データによって前記バンクメモリの
   バンク切替用アドレスを設定すると共に、前記マイクロ
   プロセッサから入力されるパラレルデータによって前記
   バンクメモリの残りのアドレスを設定し、該設定したア
   ドレスの前記バンクメモリのバンクデータを前記マイク
   ロプロセッサのＲＡＭエリアに転送するようにしたこと
   を特徴とするデータ転送システム。
2. 【請求項２】 ＲＡＭエリアを有するマイクロプロセッ
   サと、 夫々が前記マイクロプロセッサのＲＡＭエリアのデータ
   の一部を担う多数のバンクデータを格納するＲＡＭから
   なるバンクメモリと、 前記マイクロプロセッサから入力されるクロックに基づ
   いて、前記バンクメモリのバンク切替用アドレスを表す
   出力データを生成するカウンタとを備え、 前記カウンタの出力データによって前記バンクメモリの
   バンク切替用アドレスを設定すると共に、前記マイクロ
   プロセッサから入力されるパラレルデータによって前記
   バンクメモリの残りのアドレスを設定し、前記マイクロ
   プロセッサが入手したデータを前記バンクメモリに転送
   し、該転送したデータを前記バンクメモリの前記設定し
   たアドレスに格納するようにしたことを特徴とするデー
   タ転送システム。
3. 【請求項３】 前記マイクロプロセッサおよびバンクメ
   モリが、電子内視鏡装置内に備えられていることを特徴
   とする請求項１または２記載のデータ転送システム。
4. 【請求項４】 前記バンクメモリが、前記電子内視鏡装
   置を使用する者特有の設定条件を格納するものであるこ
   とを特徴とする請求項３記載のデータ転送システム。