JP2000228562A - ＡｌｘＧａｙＩｎｚＮ構造の組立方法 - Google Patents
ＡｌｘＧａｙＩｎｚＮ構造の組立方法Info
- Publication number
- JP2000228562A JP2000228562A JP2000018845A JP2000018845A JP2000228562A JP 2000228562 A JP2000228562 A JP 2000228562A JP 2000018845 A JP2000018845 A JP 2000018845A JP 2000018845 A JP2000018845 A JP 2000018845A JP 2000228562 A JP2000228562 A JP 2000228562A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- bonding
- sacrificial
- dbr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
- H01L33/465—Reflective coating, e.g. dielectric Bragg reflector with a resonant cavity structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
- H01S5/1838—Reflector bonded by wafer fusion or by an intermediate compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
- H01L33/105—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0215—Bonding to the substrate
- H01S5/0216—Bonding to the substrate using an intermediate compound, e.g. a glue or solder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0217—Removal of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18341—Intra-cavity contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
- Y10S117/915—Separating from substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】高反射率ミラー・スタックを備えるるＡｌxＧ
ａyＩｎzＮ構造を組立てる。 【解決手段】ホスト基板（１２）を第１のミラー・スタ
ック（１４）に取り付ける。また、犠牲成長基板上にＡ
ｌxＧａyＩｎzＮ構造（１８）を組立てる。次にそれら
をウェーハ・ボンディングにより結合してウェーハ・ボ
ンド界面を形成する。その後レーザ融解によって前記犠
牲成長基板を除去する。最後に、前記Ａｌ xＧａyＩｎz
Ｎ構造に電気接触部を堆積させる。
ａyＩｎzＮ構造を組立てる。 【解決手段】ホスト基板（１２）を第１のミラー・スタ
ック（１４）に取り付ける。また、犠牲成長基板上にＡ
ｌxＧａyＩｎzＮ構造（１８）を組立てる。次にそれら
をウェーハ・ボンディングにより結合してウェーハ・ボ
ンド界面を形成する。その後レーザ融解によって前記犠
牲成長基板を除去する。最後に、前記Ａｌ xＧａyＩｎz
Ｎ構造に電気接触部を堆積させる。
Description
【０００１】
【発明の属する技術分野】本発明は、発光分野に関する
ものであり、とりわけ、ＡｌxＧａyＩｎzＮデバイスの
両側に高品質の反射表面を設けることに関するものであ
る。
ものであり、とりわけ、ＡｌxＧａyＩｎzＮデバイスの
両側に高品質の反射表面を設けることに関するものであ
る。
【０００２】
【従来の技術】垂直空洞光電子構造は、ドープされる場
合も、あるいは、ドープされない場合もあり、あるい
は、ｐ−ｎ接合を含む場合もある、閉じ込め層間に発光
層によって形成された活性領域を挿入して構成される。
この構造には、発光層に対して垂直な方向にファブリ・
ペロー空洞を形成する少なくとも１つの反射ミラーも含
まれている。ＧａＮ／ＡｌxＧａyＩｎzＮ／ＡｌxＧａ
1-xＮ（ここで、ＡｌxＧａ yＩｎzＮの場合、ｘ＋ｙ＋ｚ
＝１であり、ＡｌxＧａ1-xＮの場合、ｘ＜１）材料系に
よって垂直空洞光電子構造を組立てる場合には、他のＩ
ＩＩ−Ｖ材料系との違い顕著なものにする難問が課せら
れる。光学的品質の高いＡｌxＧａyＩｎzＮ構造を成長
させるのは困難である。電流拡散が、ＡｌxＧａyＩｎz
Ｎデバイスの主たる問題点である。ｐタイプ材料におけ
る側方電流拡散は、ｎタイプ材料における場合よりも約
３０分の１である。さらに、基板の多くの熱伝導率が低
いために、最適な放熱が得られるように、デバイスは、
接合部を下に向けて取り付けるのが望ましいので、デバ
イスの設計がいっそう複雑になる。
合も、あるいは、ドープされない場合もあり、あるい
は、ｐ−ｎ接合を含む場合もある、閉じ込め層間に発光
層によって形成された活性領域を挿入して構成される。
この構造には、発光層に対して垂直な方向にファブリ・
ペロー空洞を形成する少なくとも１つの反射ミラーも含
まれている。ＧａＮ／ＡｌxＧａyＩｎzＮ／ＡｌxＧａ
1-xＮ（ここで、ＡｌxＧａ yＩｎzＮの場合、ｘ＋ｙ＋ｚ
＝１であり、ＡｌxＧａ1-xＮの場合、ｘ＜１）材料系に
よって垂直空洞光電子構造を組立てる場合には、他のＩ
ＩＩ−Ｖ材料系との違い顕著なものにする難問が課せら
れる。光学的品質の高いＡｌxＧａyＩｎzＮ構造を成長
させるのは困難である。電流拡散が、ＡｌxＧａyＩｎz
Ｎデバイスの主たる問題点である。ｐタイプ材料におけ
る側方電流拡散は、ｎタイプ材料における場合よりも約
３０分の１である。さらに、基板の多くの熱伝導率が低
いために、最適な放熱が得られるように、デバイスは、
接合部を下に向けて取り付けるのが望ましいので、デバ
イスの設計がいっそう複雑になる。
【０００３】例えば、垂直空洞面発光レーザ（ＶＣＳＥ
Ｌ）のような垂直空洞光電子構造は、例えば、９９．５
％といった高品質のミラーを必要とする。高品質のミラ
ーを実現するための方法の１つは、半導体成長技法によ
るものである。ＶＣＳＥＬに適した分布ブラッグ・リフ
レクタ（ＤＢＲ）に必要な高反射率（＞９９％）に到達
するには、クラッキング及び導電率を含む、半導体Ａｌ
xＧａyＩｎzＮによるＤＢＲの成長に関する重大な材料
問題が存在する。これらのミラーは、多くの周期／層を
なす窒化インジウム・アルミニウム・ガリウムの交互組
成（ＡｌxＧａyＩｎzＮ／Ａｌx ’Ｇａy ’Ｉｎz ’Ｎ）を
必要とする。半導体ＤＢＲとは対照的に、誘電体ＤＢＲ
（Ｄ−ＤＢＲ）は、ＡｌxＧａyＩｎzＮ系の及ぶスペク
トル範囲において９９％を超える反射率になるように製
造するのが比較的簡単である。これらのミラーは、一般
に、蒸着またはスパッタリング技法によって堆積させら
れるが、ＭＢＥ（分子線エピタキシ）及びＭＯＣＶＤ
（金属有機化学蒸着）を利用することも可能である。し
かし、成長基板が除去されない限りにおいて、活性領域
の片側だけにアクセスして、Ｄ−ＤＢＲの堆積を行うこ
とも可能である。Ａｌ xＧａyＩｎzＮの活性領域の両側
においてＤ−ＤＢＲのボンディング及び／または堆積を
行うことが可能であれば、ＡｌxＧａyＩｎzＮによる垂
直空洞光電子構造の生産は、かなり容易になるであろ
う。
Ｌ）のような垂直空洞光電子構造は、例えば、９９．５
％といった高品質のミラーを必要とする。高品質のミラ
ーを実現するための方法の１つは、半導体成長技法によ
るものである。ＶＣＳＥＬに適した分布ブラッグ・リフ
レクタ（ＤＢＲ）に必要な高反射率（＞９９％）に到達
するには、クラッキング及び導電率を含む、半導体Ａｌ
xＧａyＩｎzＮによるＤＢＲの成長に関する重大な材料
問題が存在する。これらのミラーは、多くの周期／層を
なす窒化インジウム・アルミニウム・ガリウムの交互組
成（ＡｌxＧａyＩｎzＮ／Ａｌx ’Ｇａy ’Ｉｎz ’Ｎ）を
必要とする。半導体ＤＢＲとは対照的に、誘電体ＤＢＲ
（Ｄ−ＤＢＲ）は、ＡｌxＧａyＩｎzＮ系の及ぶスペク
トル範囲において９９％を超える反射率になるように製
造するのが比較的簡単である。これらのミラーは、一般
に、蒸着またはスパッタリング技法によって堆積させら
れるが、ＭＢＥ（分子線エピタキシ）及びＭＯＣＶＤ
（金属有機化学蒸着）を利用することも可能である。し
かし、成長基板が除去されない限りにおいて、活性領域
の片側だけにアクセスして、Ｄ−ＤＢＲの堆積を行うこ
とも可能である。Ａｌ xＧａyＩｎzＮの活性領域の両側
においてＤ−ＤＢＲのボンディング及び／または堆積を
行うことが可能であれば、ＡｌxＧａyＩｎzＮによる垂
直空洞光電子構造の生産は、かなり容易になるであろ
う。
【０００４】ウェーハ・ボンディング法は、２つの基本
的カテゴリ、すなわち、直接ウェーハ・ボンディング法
及び金属ウェーハ・ボンディング法に分けることができ
る。直接ウェーハ・ボンディング法の場合、２つのウェ
ーハが、ボンディング界面における質量輸送を介して、
互いに融着させられる。直接ウェーハ・ボンディング法
は、半導体、酸化物、及び、誘電体材料の任意の組み合
わせ間において実施することが可能である。通常、それ
は高温（＞４００゜Ｃ）及び単軸圧力下で行われる。米
国特許第５，５０２，３１６号明細書には、Ｋｉｓｈ他
による適切な直接ウェーハ・ボンディング法の１つに関
する記載がある。金属ウェーハ・ボンディング法の場
合、２つのボンディング基板を接着させるため、それら
の間に金属層が配置される。Ａｐｐｌｉｅｄ Ｐｈｙｓ
ｉｃｓ Ｌｅｔｔｅｒｓ，ｖｏｌ．５６，ｐｐ．１４１
９−２４２１，１９９０において、Ｙａｂｌｏｎｏｖｉ
ｔｃｈ他によって開示された金属ボンディング法の一例
が、フリップ・チップ・ボンディング、すなわち、マイ
クロ及び光電子機器産業において用いられる、デバイス
を逆さまにして基板に取り付ける技法である。フリップ
・チップ・ボンディングを用いて、デバイスの放熱を改
善するので、基板の除去は、デバイス構造によって決ま
り、一般に、金属ボンディング層に関する唯一の要件
は、導電性で、機械的に堅牢ということだけである。
的カテゴリ、すなわち、直接ウェーハ・ボンディング法
及び金属ウェーハ・ボンディング法に分けることができ
る。直接ウェーハ・ボンディング法の場合、２つのウェ
ーハが、ボンディング界面における質量輸送を介して、
互いに融着させられる。直接ウェーハ・ボンディング法
は、半導体、酸化物、及び、誘電体材料の任意の組み合
わせ間において実施することが可能である。通常、それ
は高温（＞４００゜Ｃ）及び単軸圧力下で行われる。米
国特許第５，５０２，３１６号明細書には、Ｋｉｓｈ他
による適切な直接ウェーハ・ボンディング法の１つに関
する記載がある。金属ウェーハ・ボンディング法の場
合、２つのボンディング基板を接着させるため、それら
の間に金属層が配置される。Ａｐｐｌｉｅｄ Ｐｈｙｓ
ｉｃｓ Ｌｅｔｔｅｒｓ，ｖｏｌ．５６，ｐｐ．１４１
９−２４２１，１９９０において、Ｙａｂｌｏｎｏｖｉ
ｔｃｈ他によって開示された金属ボンディング法の一例
が、フリップ・チップ・ボンディング、すなわち、マイ
クロ及び光電子機器産業において用いられる、デバイス
を逆さまにして基板に取り付ける技法である。フリップ
・チップ・ボンディングを用いて、デバイスの放熱を改
善するので、基板の除去は、デバイス構造によって決ま
り、一般に、金属ボンディング層に関する唯一の要件
は、導電性で、機械的に堅牢ということだけである。
【０００５】Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔ
ｔｅｒｓ，Ｖｏｌ．６４，Ｎｏ．１２，１９９４，ｐ
ｐ．１４６３−１４６５の「Ｌｏｗ ｔｈｒｅｓｈｏｌ
ｄ，ｗａｆｅｒ ｕｓｅｄ ｌｏｎｇ ｗａｖｅｌｅｎ
ｇｔｈ ｖｅｒｔｉｃａｌ ｃａｖｉｔｙ ｌａｓｅｒ
ｓ」には、Ｄｕｄｌｅｙ他によって、垂直空洞構造の片
側に対するＡｌＡｓ／ＧａＡｓ半導体ＤＢＲの直接ウェ
ーハ・ボンディング法が教示されており、ＩＥＥＥ Ｐ
ｈｏｔｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｌｅｔｔｅ
ｒｓ，Ｖｏｌ．７，Ｎｏ．１１，Ｎｏｖｅｍｂｅｒ １
９９５の「Ｒｏｏｍ−Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｎ
ｔｉｎｕｏｕｓ−Ｗａｖｅ Ｏｐｅｒａｔｉｏｎ ｏｆ
１．５４−μｍ Ｖｅｒｔｉｃａｌ−Ｃａｖｉｔｙ
Ｌａｓｅｒｓ，」には、Ｂａｂｉｃ他によって、ＡｌＡ
ｓ／ＧａＡｓ間における屈折率の大きい変化を利用する
ため、ＩｎＧａＡｓＰ ＶＣＳＥＬの両側に対する直接
ウェーハ・ボンディング法を施された半導体ＤＢＲが教
示されている。上述のように、ＡｌxＧａyＩｎzＮに対
するウェーハ・ボンディングＤ−ＤＢＲは、半導体間ウ
ェーハ・ボンディングに比べてかなり複雑であり、当該
技術においてこれまで知られていなかった。
ｔｅｒｓ，Ｖｏｌ．６４，Ｎｏ．１２，１９９４，ｐ
ｐ．１４６３−１４６５の「Ｌｏｗ ｔｈｒｅｓｈｏｌ
ｄ，ｗａｆｅｒ ｕｓｅｄ ｌｏｎｇ ｗａｖｅｌｅｎ
ｇｔｈ ｖｅｒｔｉｃａｌ ｃａｖｉｔｙ ｌａｓｅｒ
ｓ」には、Ｄｕｄｌｅｙ他によって、垂直空洞構造の片
側に対するＡｌＡｓ／ＧａＡｓ半導体ＤＢＲの直接ウェ
ーハ・ボンディング法が教示されており、ＩＥＥＥ Ｐ
ｈｏｔｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｌｅｔｔｅ
ｒｓ，Ｖｏｌ．７，Ｎｏ．１１，Ｎｏｖｅｍｂｅｒ １
９９５の「Ｒｏｏｍ−Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｎ
ｔｉｎｕｏｕｓ−Ｗａｖｅ Ｏｐｅｒａｔｉｏｎ ｏｆ
１．５４−μｍ Ｖｅｒｔｉｃａｌ−Ｃａｖｉｔｙ
Ｌａｓｅｒｓ，」には、Ｂａｂｉｃ他によって、ＡｌＡ
ｓ／ＧａＡｓ間における屈折率の大きい変化を利用する
ため、ＩｎＧａＡｓＰ ＶＣＳＥＬの両側に対する直接
ウェーハ・ボンディング法を施された半導体ＤＢＲが教
示されている。上述のように、ＡｌxＧａyＩｎzＮに対
するウェーハ・ボンディングＤ−ＤＢＲは、半導体間ウ
ェーハ・ボンディングに比べてかなり複雑であり、当該
技術においてこれまで知られていなかった。
【０００６】ＩＥＥＥ Ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈ
ｎｏｌｏｇｙ Ｌｅｔｔｅｒｓ，Ｖｏｌ．５，Ｎｏ．１
２，Ｄｅｃｅｍｂｅｒ １９９４の「Ｄｉｅｌｅｃｔｒ
ｉｃａｌｌｙ−Ｂｏｎｄｅｄ Ｌｏｎｇ Ｗａｖｅｌｅ
ｎｇｔｈ ＶｅｒｔｉｃａｌＣａｖｉｔｙ Ｌａｓｅｒ
ｏｎ ＧａＡｓ Ｓｕｂｓｔｒａｔｅｓ Ｕｓｉｎｇ
Ｓｔｒａｉｎ−Ｃｏｍｐｅｎｓａｔｅｄ Ｍｕｌｔｉ
ｐｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌｓ」には、Ｃｈｕａ
他によって、スピン・オン・ガラス層を用いてＩｎＧａ
ＡｓＰレーザに取り付けられるＡｌＡｓ／ＧａＡｓ半導
体ＤＢＲが開示されている。スピン・オン・ガラスの正
確な厚さを制御するのが困難であり、ＶＣＳＥＬ空洞に
必要とされる厳密な層制御ができないので、スピン・オ
ン・ガラスは、ＶＣＳＥＬにおける活性層とＤＢＲの間
のボンディングに適した材料ではない。さらに、ガラス
の特性は、不均質であり、空洞内において散乱及び他の
損失を生じさせることになる。
ｎｏｌｏｇｙ Ｌｅｔｔｅｒｓ，Ｖｏｌ．５，Ｎｏ．１
２，Ｄｅｃｅｍｂｅｒ １９９４の「Ｄｉｅｌｅｃｔｒ
ｉｃａｌｌｙ−Ｂｏｎｄｅｄ Ｌｏｎｇ Ｗａｖｅｌｅ
ｎｇｔｈ ＶｅｒｔｉｃａｌＣａｖｉｔｙ Ｌａｓｅｒ
ｏｎ ＧａＡｓ Ｓｕｂｓｔｒａｔｅｓ Ｕｓｉｎｇ
Ｓｔｒａｉｎ−Ｃｏｍｐｅｎｓａｔｅｄ Ｍｕｌｔｉ
ｐｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌｓ」には、Ｃｈｕａ
他によって、スピン・オン・ガラス層を用いてＩｎＧａ
ＡｓＰレーザに取り付けられるＡｌＡｓ／ＧａＡｓ半導
体ＤＢＲが開示されている。スピン・オン・ガラスの正
確な厚さを制御するのが困難であり、ＶＣＳＥＬ空洞に
必要とされる厳密な層制御ができないので、スピン・オ
ン・ガラスは、ＶＣＳＥＬにおける活性層とＤＢＲの間
のボンディングに適した材料ではない。さらに、ガラス
の特性は、不均質であり、空洞内において散乱及び他の
損失を生じさせることになる。
【０００７】例えば、９９％よりも大きく、ＶＣＳＥＬ
にとって十分な反射率を備えたＡｌ xＧａ1-xＮ／ＧａＮ
による対をなす半導体ＤＢＲミラーの光学ミラー成長
は、困難である。図１を参照すると、反射率の理論的計
算によって、必要とされる高反射率を実現するために
は、屈折率の大きいコントラストが必要とされ、それは
低屈折率のＡｌxＧａ1-xＮ層におけるＡｌ成分を増加さ
せること、及び／または、より多くの層周期を含むこと
によってのみ得ることが可能になる（材料特性はＡｍｂ
ａｃｈｅｒ他によるＭＲＳ Ｉｎｔｅｒｎｅｔ Ｊｏｕ
ｒｎａｌ ｏｆ Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ Ｒｅｓｅａｒｃｈ，２（２２）１９９７から
引用）。これらのアプローチのいずれも、重大な難問を
もたらすことになる。ＤＢＲ層に電流を伝導する場合、
ＤＢＲが導電性であることが重要である。導電性が十分
であるためには、ＡｌxＧａ1-xＮ層は、十分なドーピン
グを施さなければならない。Ｓｉ（ｎタイプ）ドーピン
グの場合には約５０％未満まで、また、Ｍｇ（ｐタイ
プ）ドーピングの場合には約２０％未満までＡｌ成分を
減少させない限り、導電性は、不十分である。しかし、
図１に示すように、Ａｌ成分の少ない層を利用して十分
な反射率を実現するために必要とされる層の周期数によ
って、ＡｌxＧａ1-xＮ層の全体厚さを厚くすることが必
要になるが、エピタキシャル層にクラッキングを生じる
恐れが増大し（ＡｌＮとＧａＮとの間の比較的大きい格
子不整合のため）、組成の制御が弱められる。実際、図
１のＡｌ.30Ｇａ.70Ｎ／ＧａＮスタックは、厚さが既に
約２．５μｍあり、決してＶＣＳＥＬにとって十分な反
射率ではない。従って、この層対をベースにした高反射
率のＤＢＲは、２．５μｍよりかなり厚い全体厚さを必
要とし、ＡｌＮ及びＧａＮの成長条件と材料特性の間に
不整合が生じると、確実な成長が困難になる。層にドー
ピングが施されない場合、クラッキングはそれほど大き
い問題にならなくても、組成の制御及びＡｌＮ／ＧａＮ
成長温度によって、やはり、高反射率ＤＢＲの成長にと
ってかなりの難問が課せられることになる。従って、Ｄ
ＢＲが電流を伝導する必要のない用途であっても、Ａｌ
xＧａyＩｎzＮ材料系における反射率が９９％より大き
い半導体ミラー・スタックは実証されていない。このた
め、誘電体ベースのＤＢＲが望ましい。
にとって十分な反射率を備えたＡｌ xＧａ1-xＮ／ＧａＮ
による対をなす半導体ＤＢＲミラーの光学ミラー成長
は、困難である。図１を参照すると、反射率の理論的計
算によって、必要とされる高反射率を実現するために
は、屈折率の大きいコントラストが必要とされ、それは
低屈折率のＡｌxＧａ1-xＮ層におけるＡｌ成分を増加さ
せること、及び／または、より多くの層周期を含むこと
によってのみ得ることが可能になる（材料特性はＡｍｂ
ａｃｈｅｒ他によるＭＲＳ Ｉｎｔｅｒｎｅｔ Ｊｏｕ
ｒｎａｌ ｏｆ Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ Ｒｅｓｅａｒｃｈ，２（２２）１９９７から
引用）。これらのアプローチのいずれも、重大な難問を
もたらすことになる。ＤＢＲ層に電流を伝導する場合、
ＤＢＲが導電性であることが重要である。導電性が十分
であるためには、ＡｌxＧａ1-xＮ層は、十分なドーピン
グを施さなければならない。Ｓｉ（ｎタイプ）ドーピン
グの場合には約５０％未満まで、また、Ｍｇ（ｐタイ
プ）ドーピングの場合には約２０％未満までＡｌ成分を
減少させない限り、導電性は、不十分である。しかし、
図１に示すように、Ａｌ成分の少ない層を利用して十分
な反射率を実現するために必要とされる層の周期数によ
って、ＡｌxＧａ1-xＮ層の全体厚さを厚くすることが必
要になるが、エピタキシャル層にクラッキングを生じる
恐れが増大し（ＡｌＮとＧａＮとの間の比較的大きい格
子不整合のため）、組成の制御が弱められる。実際、図
１のＡｌ.30Ｇａ.70Ｎ／ＧａＮスタックは、厚さが既に
約２．５μｍあり、決してＶＣＳＥＬにとって十分な反
射率ではない。従って、この層対をベースにした高反射
率のＤＢＲは、２．５μｍよりかなり厚い全体厚さを必
要とし、ＡｌＮ及びＧａＮの成長条件と材料特性の間に
不整合が生じると、確実な成長が困難になる。層にドー
ピングが施されない場合、クラッキングはそれほど大き
い問題にならなくても、組成の制御及びＡｌＮ／ＧａＮ
成長温度によって、やはり、高反射率ＤＢＲの成長にと
ってかなりの難問が課せられることになる。従って、Ｄ
ＢＲが電流を伝導する必要のない用途であっても、Ａｌ
xＧａyＩｎzＮ材料系における反射率が９９％より大き
い半導体ミラー・スタックは実証されていない。このた
め、誘電体ベースのＤＢＲが望ましい。
【０００８】
【発明が解決しようとする課題】従って、本発明の目的
は高品質で製造容易な高反射率ミラーを備える半導体デ
バイスの構造を与えることである。また、ミラーとして
誘電体分布ブラッグ・リフレクタ（Ｄ−ＤＢＲ）を用い
て該高反射率ミラーを備える半導体デバイスの構造を与
えることである。
は高品質で製造容易な高反射率ミラーを備える半導体デ
バイスの構造を与えることである。また、ミラーとして
誘電体分布ブラッグ・リフレクタ（Ｄ−ＤＢＲ）を用い
て該高反射率ミラーを備える半導体デバイスの構造を与
えることである。
【０００９】
【課題を解決するための手段】例えば、誘電体分布ブラ
ッグ・リフレクタ（Ｄ−ＤＢＲ）または複合Ｄ−ＤＢＲ
／半導体ＤＢＲのような少なくとも１つのミラー・スタ
ックが、ＡｌxＧａyＩｎzＮ活性領域とホスト基板の間
に挿入される。ウェーハ・ボンド界面は、ホスト基板と
活性領域の間のどこかに配置される。オプション中間ボ
ンディング層は、ウェーハ・ボンド界面における歪みと
熱膨張数の不整合を適応させるため、ウェーハ・ボンド
界面に隣接している。オプションのミラー・スタック
が、ＡｌxＧａyＩｎzＮ活性領域に隣接して配置されて
いる。ホスト基板と中間ボンディング層のいずれかが、
コンプライアンスを持つように選択される。
ッグ・リフレクタ（Ｄ−ＤＢＲ）または複合Ｄ−ＤＢＲ
／半導体ＤＢＲのような少なくとも１つのミラー・スタ
ックが、ＡｌxＧａyＩｎzＮ活性領域とホスト基板の間
に挿入される。ウェーハ・ボンド界面は、ホスト基板と
活性領域の間のどこかに配置される。オプション中間ボ
ンディング層は、ウェーハ・ボンド界面における歪みと
熱膨張数の不整合を適応させるため、ウェーハ・ボンド
界面に隣接している。オプションのミラー・スタック
が、ＡｌxＧａyＩｎzＮ活性領域に隣接して配置されて
いる。ホスト基板と中間ボンディング層のいずれかが、
コンプライアンスを持つように選択される。
【００１０】前述の発明の実施態様の１つは、ＡｌxＧ
ａyＩｎzＮ活性領域に隣接して配置されたウェーハ・ボ
ンド界面を備えるデバイスから構成され、ＡｌxＧａyＩ
ｎzＮ活性領域は、例えば、Ａｌ2Ｏ3のような犠牲基板
上に組立られる。ＡｌxＧａyＩｎzＮ活性領域と、ホス
ト基板に取り付けられたミラー・スタックとに直接ウェ
ーハ・ボンディング法が施される。次に、犠牲基板が除
去される。オプションのミラー・スタックがＡｌxＧａy
ＩｎzＮ活性領域の上に取り付けられる。取り付け技法
には、ボンディング、堆積、及び、成長が含まれる。ｎ
タイプ層及びｐタイプ層に電気的接触部が付加される。
ａyＩｎzＮ活性領域に隣接して配置されたウェーハ・ボ
ンド界面を備えるデバイスから構成され、ＡｌxＧａyＩ
ｎzＮ活性領域は、例えば、Ａｌ2Ｏ3のような犠牲基板
上に組立られる。ＡｌxＧａyＩｎzＮ活性領域と、ホス
ト基板に取り付けられたミラー・スタックとに直接ウェ
ーハ・ボンディング法が施される。次に、犠牲基板が除
去される。オプションのミラー・スタックがＡｌxＧａy
ＩｎzＮ活性領域の上に取り付けられる。取り付け技法
には、ボンディング、堆積、及び、成長が含まれる。ｎ
タイプ層及びｐタイプ層に電気的接触部が付加される。
【００１１】ホスト基板に隣接して配置されたウェーハ
・ボンド界面を備える代替実施態様の場合、ミラー・ス
タックが、ＡｌxＧａyＩｎzＮ活性領域の上に取り付け
られる。直接ウェーハ・ボンディング法が用いられる場
合、ミラー・スタックに対して、適正な機械的特性を備
えるように選択されたホスト基板のウェーハ・ボンディ
ングが施される。代わりに、金属ボンディング法を利用
して、ミラー・スタックに対するホスト基板のボンディ
ングを行うことも可能である。犠牲基板は除去される。
オプションのミラー・スタックが、ＡｌxＧａyＩｎzＮ
活性領域の上に取り付けられる。電気的接触部が、ｎタ
イプ層及びｐタイプ層の上に加えられる。直接ウェーハ
・ボンディング法の場合、所望の特性を得るためのホス
ト基板の選択は、重要である。他の実施態様には、ＤＢ
Ｒ内におけるウェーハ・ボンド界面の位置決めが含まれ
る。
・ボンド界面を備える代替実施態様の場合、ミラー・ス
タックが、ＡｌxＧａyＩｎzＮ活性領域の上に取り付け
られる。直接ウェーハ・ボンディング法が用いられる場
合、ミラー・スタックに対して、適正な機械的特性を備
えるように選択されたホスト基板のウェーハ・ボンディ
ングが施される。代わりに、金属ボンディング法を利用
して、ミラー・スタックに対するホスト基板のボンディ
ングを行うことも可能である。犠牲基板は除去される。
オプションのミラー・スタックが、ＡｌxＧａyＩｎzＮ
活性領域の上に取り付けられる。電気的接触部が、ｎタ
イプ層及びｐタイプ層の上に加えられる。直接ウェーハ
・ボンディング法の場合、所望の特性を得るためのホス
ト基板の選択は、重要である。他の実施態様には、ＤＢ
Ｒ内におけるウェーハ・ボンド界面の位置決めが含まれ
る。
【００１２】
【発明の実施の形態】誘電体分布ブラッグ・リフレクタ
（Ｄ−ＤＢＲ）は、対をなす材料の一方の屈折率が小さ
く、もう一方の屈折率が大きい、スタック対をなす低損
失誘電体から構成される。二酸化珪素（ＳｉＯ2）の層
と、酸化チタン（ＴｉＯ2）、酸化ジルコニウム（Ｚｒ
Ｏ2）、酸化タンタル（Ｔａ2Ｏ5）、または、酸化ハフ
ニウム（ＨｆＯ2）の層対をベースにした可能性のある
誘電体ＤＢＲミラーの中には、青色垂直空洞面発光レー
ザ（ＶＣＳＥＬ）に必要とされる、例えば、９９．５％
を超える、あるいは、共振空洞発光デバイス（ＲＣＬＥ
Ｄ）に必要とされる、例えば、約６０％以上といった高
反射率を実現することが可能なものもある。ＳｉＯ 2／
ＨｆＯ2のスタック対は、３５０〜５００ｎｍの波長範
囲において９９％を超える反射率を備えたミラー・スタ
ックを生産するために利用することができるので、特に
重要である。ＳｉＯ2とＨｆＯ2の交互層によって組立ら
れるＤ−ＤＢＲは、１０５０゜Ｃまで機械的に安定して
いるので、後続の処理に対してフレキシビリティもたら
すことが分かっている。
（Ｄ−ＤＢＲ）は、対をなす材料の一方の屈折率が小さ
く、もう一方の屈折率が大きい、スタック対をなす低損
失誘電体から構成される。二酸化珪素（ＳｉＯ2）の層
と、酸化チタン（ＴｉＯ2）、酸化ジルコニウム（Ｚｒ
Ｏ2）、酸化タンタル（Ｔａ2Ｏ5）、または、酸化ハフ
ニウム（ＨｆＯ2）の層対をベースにした可能性のある
誘電体ＤＢＲミラーの中には、青色垂直空洞面発光レー
ザ（ＶＣＳＥＬ）に必要とされる、例えば、９９．５％
を超える、あるいは、共振空洞発光デバイス（ＲＣＬＥ
Ｄ）に必要とされる、例えば、約６０％以上といった高
反射率を実現することが可能なものもある。ＳｉＯ 2／
ＨｆＯ2のスタック対は、３５０〜５００ｎｍの波長範
囲において９９％を超える反射率を備えたミラー・スタ
ックを生産するために利用することができるので、特に
重要である。ＳｉＯ2とＨｆＯ2の交互層によって組立ら
れるＤ−ＤＢＲは、１０５０゜Ｃまで機械的に安定して
いるので、後続の処理に対してフレキシビリティもたら
すことが分かっている。
【００１３】図２には、望ましい実施態様が示されてい
る。図２の場合、例えば、ＤＢＲのような高反射率の第
１のミラー・スタック１４が、適合する基板１２に取り
付けられている。犠牲基板上に成長させられたＡｌxＧ
ａyＩｎzＮ活性領域１８の上部ｐ層１８ｂに対して、第
１のミラー・スタック１４のウェーハ・ボンディングが
施される。ＡｌxＧａyＩｎzＮ垂直空洞光電子構造１８
は、所望の波長で高利得が得られるように設計されてい
る。ウェーハ・ボンド界面１６は、散乱が極めて少な
い、優れた光学的品質を備えていなければならない。ウ
ェーハ・ボンド界面１６には、オプションの中間ボンデ
ィング層（不図示）を含むことが可能である。例えば、
Ｄ−ＤＢＲのようなオプションの第２のミラー・スタッ
ク２０（図２に示す）が、第１のミラー・スタック１４
の反対側において、ＡｌxＧａyＩｎ zＮ垂直空洞光電子
構造１８に取り付けられている。オプションの第２のミ
ラー・スタック２０及びＡｌxＧａyＩｎzＮ活性領域１
８のｎ層１８ａ及びｐ層１８ｂにパターン形成及びエッ
チングを施して、オーム接触部のための領域を形成する
ことが可能である。ＶＣＳＥＬの場合、ミラーは、９９
％より大きい極めて高い反射率を備えていなければなら
ない。ＲＣＬＥＤの場合、ミラーの反射率要件は緩和さ
れ６０％より高ければよい。
る。図２の場合、例えば、ＤＢＲのような高反射率の第
１のミラー・スタック１４が、適合する基板１２に取り
付けられている。犠牲基板上に成長させられたＡｌxＧ
ａyＩｎzＮ活性領域１８の上部ｐ層１８ｂに対して、第
１のミラー・スタック１４のウェーハ・ボンディングが
施される。ＡｌxＧａyＩｎzＮ垂直空洞光電子構造１８
は、所望の波長で高利得が得られるように設計されてい
る。ウェーハ・ボンド界面１６は、散乱が極めて少な
い、優れた光学的品質を備えていなければならない。ウ
ェーハ・ボンド界面１６には、オプションの中間ボンデ
ィング層（不図示）を含むことが可能である。例えば、
Ｄ−ＤＢＲのようなオプションの第２のミラー・スタッ
ク２０（図２に示す）が、第１のミラー・スタック１４
の反対側において、ＡｌxＧａyＩｎ zＮ垂直空洞光電子
構造１８に取り付けられている。オプションの第２のミ
ラー・スタック２０及びＡｌxＧａyＩｎzＮ活性領域１
８のｎ層１８ａ及びｐ層１８ｂにパターン形成及びエッ
チングを施して、オーム接触部のための領域を形成する
ことが可能である。ＶＣＳＥＬの場合、ミラーは、９９
％より大きい極めて高い反射率を備えていなければなら
ない。ＲＣＬＥＤの場合、ミラーの反射率要件は緩和さ
れ６０％より高ければよい。
【００１４】代替アプローチでは、ミラー・スタック１
４がＡｌxＧａyＩｎzＮ活性領域１８に取り付けられ
る。ウェーハ・ボンド界面１６は、従って、ミラー・ス
タック１４とホスト基板１２の間に位置している。この
構造も、オプションの第２のミラー・スタック２０を備
えることが可能である。最初の２つのいずれかに関連し
て用いられる、さらにもう１つのアプローチでは、ミラ
ー・スタックの一方または両方の中央部において直接ウ
ェーハ・ボンディングを施すことになる。図２には、ウ
ェーハ・ボンド界面１６の可能性のあるいくつかの位置
が示されている。
４がＡｌxＧａyＩｎzＮ活性領域１８に取り付けられ
る。ウェーハ・ボンド界面１６は、従って、ミラー・ス
タック１４とホスト基板１２の間に位置している。この
構造も、オプションの第２のミラー・スタック２０を備
えることが可能である。最初の２つのいずれかに関連し
て用いられる、さらにもう１つのアプローチでは、ミラ
ー・スタックの一方または両方の中央部において直接ウ
ェーハ・ボンディングを施すことになる。図２には、ウ
ェーハ・ボンド界面１６の可能性のあるいくつかの位置
が示されている。
【００１５】電流収斂は、電流及び光閉じ込めを改善
し、それによって、発振しきい値を低下させか、また
は、デバイスの効率を向上させるため、エッチング及び
／または酸化を施すことが可能なＡｌxＧａyＩｎzＮ層
を挿入することによって、ｎタイプまたはｐタイプの活
性領域材料で実現することが可能である。Ｄ−ＤＢＲ及
び／またはアンドープ半導体ＤＢＲが用いられる場合、
電流がそれらを通って伝導されないので、こうした層を
組み込むことは重要である。空洞は、適正な低順電圧を
得るため、接触層に必要とされる厚さに従って、単一波
長空洞の場合もあれば、多重波長空洞の場合もある。上
述の構造に対するさまざまな変更が可能である。ｐタイ
プ材料とｎタイプ材料を切り替えて 同様の構造を得る
ことも可能である。
し、それによって、発振しきい値を低下させか、また
は、デバイスの効率を向上させるため、エッチング及び
／または酸化を施すことが可能なＡｌxＧａyＩｎzＮ層
を挿入することによって、ｎタイプまたはｐタイプの活
性領域材料で実現することが可能である。Ｄ−ＤＢＲ及
び／またはアンドープ半導体ＤＢＲが用いられる場合、
電流がそれらを通って伝導されないので、こうした層を
組み込むことは重要である。空洞は、適正な低順電圧を
得るため、接触層に必要とされる厚さに従って、単一波
長空洞の場合もあれば、多重波長空洞の場合もある。上
述の構造に対するさまざまな変更が可能である。ｐタイ
プ材料とｎタイプ材料を切り替えて 同様の構造を得る
ことも可能である。
【００１６】図３Ａ〜図３Ｆには、本発明の実施態様に
対応するフローチャートを説明するための構造が示され
ている。図３Ａでは、ＡｌxＧａyＩｎzＮ活性領域１８
が、例えば、Ａｌ2Ｏ3のような犠牲基板上に組立られ
る。図３Ｂでは、第１のミラー・スタック１４がホスト
基板１２に取り付けられる。取り付け技法には、ボンデ
ィング、堆積、及び、成長が含まれる。図３Ｃでは、ウ
ェーハ・ボンディングによって、第１のミラー・スタッ
ク１４がＡｌxＧａyＩｎzＮ活性領域１８に取り付けら
れる。ＶＣＳＥＬの場合、光学損失が少ないことが重要
であるため、直接ウェーハ・ボンディング法を利用する
のが望ましい。図３Ｄでは、犠牲基板が除去される。図
３Ｅでは、オプションの第２のミラー・スタック２０
が、ＡｌxＧａyＩｎzＮ活性領域１８の上に取り付けら
れる。図３Ｆでは、電気的接触部２２a、２２bが、オプ
ションの第２のミラー・スタック１４またはＡｌxＧａy
ＩｎzＮ活性領域１８に付加される。プロセスの流れに
おいて、デバイス領域を形成し、接触層を露出させるた
めのパターン形成が実施することができる。
対応するフローチャートを説明するための構造が示され
ている。図３Ａでは、ＡｌxＧａyＩｎzＮ活性領域１８
が、例えば、Ａｌ2Ｏ3のような犠牲基板上に組立られ
る。図３Ｂでは、第１のミラー・スタック１４がホスト
基板１２に取り付けられる。取り付け技法には、ボンデ
ィング、堆積、及び、成長が含まれる。図３Ｃでは、ウ
ェーハ・ボンディングによって、第１のミラー・スタッ
ク１４がＡｌxＧａyＩｎzＮ活性領域１８に取り付けら
れる。ＶＣＳＥＬの場合、光学損失が少ないことが重要
であるため、直接ウェーハ・ボンディング法を利用する
のが望ましい。図３Ｄでは、犠牲基板が除去される。図
３Ｅでは、オプションの第２のミラー・スタック２０
が、ＡｌxＧａyＩｎzＮ活性領域１８の上に取り付けら
れる。図３Ｆでは、電気的接触部２２a、２２bが、オプ
ションの第２のミラー・スタック１４またはＡｌxＧａy
ＩｎzＮ活性領域１８に付加される。プロセスの流れに
おいて、デバイス領域を形成し、接触層を露出させるた
めのパターン形成が実施することができる。
【００１７】図４Ａ〜図４Ｆには、代替プロセスのフロ
ーチャートが絵画的に示されている。図４Ａでは、Ａｌ
xＧａyＩｎzＮ活性領域１８が、犠牲基板上に成長させ
られる。図４Bでは、第１のミラー・スタック１４が、
ＡｌxＧａyＩｎzＮ活性領域１８に取り付けられる。図
４Ｃでは、直接ウェーハ・ボンディング法または金属ボ
ンディング法によって、ホスト基板１２が第１のミラー
・スタック１４に取り付けられる。ウェーハ・ボンド界
面は、光学空洞の外部にあるため、ウェーハ・ボンディ
ングによる損失がそれほど重要ではない。図４Ｄでは、
犠牲基板が除去される。図４Ｅでは、オプションの第２
のミラー・スタック２０が、ＡｌxＧａyＩｎzＮ活性領
域１８に取り付けられる。図４Ｆでは、オプションの第
２のミラー・スタック２０またはＡｌxＧａyＩｎzＮ活
性領域１８に、電気的接触部２２a、２２bが付加され
る。プロセスの流れにおいて、デバイス領域を形成し、
接触層を露出させるためのパターン形成を実施すること
も可能である。
ーチャートが絵画的に示されている。図４Ａでは、Ａｌ
xＧａyＩｎzＮ活性領域１８が、犠牲基板上に成長させ
られる。図４Bでは、第１のミラー・スタック１４が、
ＡｌxＧａyＩｎzＮ活性領域１８に取り付けられる。図
４Ｃでは、直接ウェーハ・ボンディング法または金属ボ
ンディング法によって、ホスト基板１２が第１のミラー
・スタック１４に取り付けられる。ウェーハ・ボンド界
面は、光学空洞の外部にあるため、ウェーハ・ボンディ
ングによる損失がそれほど重要ではない。図４Ｄでは、
犠牲基板が除去される。図４Ｅでは、オプションの第２
のミラー・スタック２０が、ＡｌxＧａyＩｎzＮ活性領
域１８に取り付けられる。図４Ｆでは、オプションの第
２のミラー・スタック２０またはＡｌxＧａyＩｎzＮ活
性領域１８に、電気的接触部２２a、２２bが付加され
る。プロセスの流れにおいて、デバイス領域を形成し、
接触層を露出させるためのパターン形成を実施すること
も可能である。
【００１８】直接ウェーハ・ボンディングのためのホス
ト基板１２の選択は、重要であり、質量輸送、コンプラ
イアンス、及び、応力／歪み解放といった、いくつかの
特性によって影響される。ホスト基板は、リン化ガリウ
ム（ＧａＰ）、砒化ガリウム（ＧａＡｓ）、リン化イン
ジウム（ＩｎＰ）、または、シリコン（Ｓｉ）を含むグ
ループから選択することが可能であり、Ｓｉの場合、基
板の望ましい厚さは、１０nmと５０μｍの間である。
ト基板１２の選択は、重要であり、質量輸送、コンプラ
イアンス、及び、応力／歪み解放といった、いくつかの
特性によって影響される。ホスト基板は、リン化ガリウ
ム（ＧａＰ）、砒化ガリウム（ＧａＡｓ）、リン化イン
ジウム（ＩｎＰ）、または、シリコン（Ｓｉ）を含むグ
ループから選択することが可能であり、Ｓｉの場合、基
板の望ましい厚さは、１０nmと５０μｍの間である。
【００１９】質量輸送は、直接ウェーハ・ボンディング
において重要な役割を果たす。標準的なＩＩＩ−Ｖ材と
ＩＩＩ−Ｖ材の直接ウェーハ・ボンディング、あるいは
ＩＩＩ−Ｖ材と誘電体の直接ウェーハ・ボンディングの
場合、少なくとも１つの表面が、層の品質を保つのに十
分な低温において、かなりの質量輸送を示す。対照的
に、ＡｌxＧａyＩｎzＮ材料と大部分の誘電体材料は、
Ｉｎを多く含むＡｌxＧａ yＩｎzＮ活性層の完全性の維
持に合わせた温度において、あまり質量輸送を示さな
い。ボンディング材料の一方または両方における質量輸
送の不足は、ウェーハの接着を妨げる。これに関するモ
デルでは、ボンディング温度において、両方の材料がか
なりの質量輸送を示す場合、両方の材料のボンドが、転
位して、界面全域にわたって最強のボンドをなすことが
可能である。一方の材料だけが、かなりの質量輸送を示
す場合、この一方の材料だけのボンドは、もう一方の材
料の表面ボンドとのアライメントをとることが可能であ
る。この状況では、機械的強度の高いウェーハ・ボンド
の形成は困難である。
において重要な役割を果たす。標準的なＩＩＩ−Ｖ材と
ＩＩＩ−Ｖ材の直接ウェーハ・ボンディング、あるいは
ＩＩＩ−Ｖ材と誘電体の直接ウェーハ・ボンディングの
場合、少なくとも１つの表面が、層の品質を保つのに十
分な低温において、かなりの質量輸送を示す。対照的
に、ＡｌxＧａyＩｎzＮ材料と大部分の誘電体材料は、
Ｉｎを多く含むＡｌxＧａ yＩｎzＮ活性層の完全性の維
持に合わせた温度において、あまり質量輸送を示さな
い。ボンディング材料の一方または両方における質量輸
送の不足は、ウェーハの接着を妨げる。これに関するモ
デルでは、ボンディング温度において、両方の材料がか
なりの質量輸送を示す場合、両方の材料のボンドが、転
位して、界面全域にわたって最強のボンドをなすことが
可能である。一方の材料だけが、かなりの質量輸送を示
す場合、この一方の材料だけのボンドは、もう一方の材
料の表面ボンドとのアライメントをとることが可能であ
る。この状況では、機械的強度の高いウェーハ・ボンド
の形成は困難である。
【００２０】コンプライアンスは、材料が原子的または
微視的規模で形状を変化させて、歪み及び応力に適応す
る能力である。本発明のため、コンプライアンスは、ボ
ンディング温度より低い融点を備える材料によって、あ
るいは、材料が、ボンディング温度未満で延性／脆性遷
移を生じる場合、または、基板が約５０μｍより薄い場
合に実現されるものと定義される。
微視的規模で形状を変化させて、歪み及び応力に適応す
る能力である。本発明のため、コンプライアンスは、ボ
ンディング温度より低い融点を備える材料によって、あ
るいは、材料が、ボンディング温度未満で延性／脆性遷
移を生じる場合、または、基板が約５０μｍより薄い場
合に実現されるものと定義される。
【００２１】ＧａＰ、ＧａＡｓ、及び、ＩｎＰの基板に
関する標準的なＩＩＩ−Ｖ材のウェーハ・ボンディング
は、一般に、両方の基板がコンプライアンスを示す４０
０〜１０００゜Ｃの温度で実施される。ボンディング材
料は、微視的または巨視的規模で固有の表面粗さ及び／
または平面性の不足を備えているので、ボンディング材
料の少なくとも一方のコンプライアンスが、ウェーハ・
ボンディングにとって不可欠である。１０００゜Ｃの温
度で、Ｎ2の雰囲気内において、２０分間にわたって、
ＡｌxＧａyＩｎzＮ構造にアニーリングを施すと、ＰＬ
強度が約２０％低下する。従って、ボンディング温度を
１０００゜Ｃ未満に保つことが望ましい。Ａｌ2Ｏ3Ｇａ
Ｎベースの材料は、１０００゜Ｃ未満のボンディング温
度ではコンプライアンスを示さない。禁止帯幅の広い半
導体用に反射率の高いＤ−ＤＢＲを組立てるために用い
られる誘電体材料は、一般に、１０００゜Ｃ未満ではコ
ンプライアンスを示さない。従って、ボンディング／支
持基板及び／または中間ボンディングが該温度において
コンプライアンスを示すことが重要である。
関する標準的なＩＩＩ−Ｖ材のウェーハ・ボンディング
は、一般に、両方の基板がコンプライアンスを示す４０
０〜１０００゜Ｃの温度で実施される。ボンディング材
料は、微視的または巨視的規模で固有の表面粗さ及び／
または平面性の不足を備えているので、ボンディング材
料の少なくとも一方のコンプライアンスが、ウェーハ・
ボンディングにとって不可欠である。１０００゜Ｃの温
度で、Ｎ2の雰囲気内において、２０分間にわたって、
ＡｌxＧａyＩｎzＮ構造にアニーリングを施すと、ＰＬ
強度が約２０％低下する。従って、ボンディング温度を
１０００゜Ｃ未満に保つことが望ましい。Ａｌ2Ｏ3Ｇａ
Ｎベースの材料は、１０００゜Ｃ未満のボンディング温
度ではコンプライアンスを示さない。禁止帯幅の広い半
導体用に反射率の高いＤ−ＤＢＲを組立てるために用い
られる誘電体材料は、一般に、１０００゜Ｃ未満ではコ
ンプライアンスを示さない。従って、ボンディング／支
持基板及び／または中間ボンディングが該温度において
コンプライアンスを示すことが重要である。
【００２２】融点Ｔmが、材料のコンプライアンスを決
定する１つの特性である。例えば、ＧａＡｓ（Ｔm＝１
５１９Ｋ）、ＧａＰ（Ｔm＝１７５０Ｋ）、及び、Ｉｎ
Ｐ（Ｔ m＝１３３０Ｋ）といった材料の場合、明らか
に、コンプライアンスの相対順序は、ＩｎＰ、ＧａＡ
ｓ、ＧａＰで、ＩｎＰが最も高いコンプライアンスを備
えている。材料は、一般に、融点未満において延性／脆
性遷移を被る。高温におけるこれらの材料のコンプライ
アンスは、元素の１つの脱着とバランスがとれなければ
ならない。ＩｎＰが１０００゜Ｃでコンプライアンスを
示すとしても、リンの脱着のため、その温度において材
料の激しい分解を生じることになる。こうした材料との
ボンディングは、ボンディング中の周囲圧力における脱
着温度の約２倍未満の温度に制限されるべきである。従
って、材料の選択は、必要とされるコンプライアンス及
びボンディング温度の両方の条件を満足しなければなら
ない。
定する１つの特性である。例えば、ＧａＡｓ（Ｔm＝１
５１９Ｋ）、ＧａＰ（Ｔm＝１７５０Ｋ）、及び、Ｉｎ
Ｐ（Ｔ m＝１３３０Ｋ）といった材料の場合、明らか
に、コンプライアンスの相対順序は、ＩｎＰ、ＧａＡ
ｓ、ＧａＰで、ＩｎＰが最も高いコンプライアンスを備
えている。材料は、一般に、融点未満において延性／脆
性遷移を被る。高温におけるこれらの材料のコンプライ
アンスは、元素の１つの脱着とバランスがとれなければ
ならない。ＩｎＰが１０００゜Ｃでコンプライアンスを
示すとしても、リンの脱着のため、その温度において材
料の激しい分解を生じることになる。こうした材料との
ボンディングは、ボンディング中の周囲圧力における脱
着温度の約２倍未満の温度に制限されるべきである。従
って、材料の選択は、必要とされるコンプライアンス及
びボンディング温度の両方の条件を満足しなければなら
ない。
【００２３】極めて薄い基板も、コンプライアンスを備
えることが可能である。例えば、５０μｍより薄いシリ
コンは、曲率半径が大きくても、基板が薄ければ、応力
が弱くなるので、コンプライアンスを備えている。この
技法は、例えば、シリコン（１１２７０Ｎ／ｍｍ2）ま
たはＡｌxＧａyＩｎzＮのような、破壊硬度の高い材料
に有効に働く。しかし、例えば、ＧａＡｓ（２５００Ｎ
／ｍｍ2）のような破壊硬度の低い材料は、取扱い時に
簡単に壊れる可能性がある。厚さが５０μｍを超えるシ
リコンの場合、曲率半径が小さくても、材料に強い応力
が生じて、材料を破壊する可能性がある。同じことが、
可能性のある基板候補である他の材料にも当てはまる。
えることが可能である。例えば、５０μｍより薄いシリ
コンは、曲率半径が大きくても、基板が薄ければ、応力
が弱くなるので、コンプライアンスを備えている。この
技法は、例えば、シリコン（１１２７０Ｎ／ｍｍ2）ま
たはＡｌxＧａyＩｎzＮのような、破壊硬度の高い材料
に有効に働く。しかし、例えば、ＧａＡｓ（２５００Ｎ
／ｍｍ2）のような破壊硬度の低い材料は、取扱い時に
簡単に壊れる可能性がある。厚さが５０μｍを超えるシ
リコンの場合、曲率半径が小さくても、材料に強い応力
が生じて、材料を破壊する可能性がある。同じことが、
可能性のある基板候補である他の材料にも当てはまる。
【００２４】応力及び歪みの解放は、Ａｌ2Ｏ3上に成長
させられるＧａＮにおける大きい不整合歪み、並びに、
ＡｌxＧａyＩｎzＮと他の大部分の適合する支持基板材
料との間における熱膨張率（ＣＴＥ）の不整合によって
悪化する。ウェーハ・ボンディングを施される他の半導
体材料と対比すると、ＡｌxＧａyＩｎzＮと他の半導体
材料の間におけるＣＴＥの不整合はより大きく、ウルツ
鉱材料のａ平面及びｃ平面に沿った異なるＣＴＥ不整合
によって、応力がいっそう大きくなる。ホスト基板のＣ
ＴＥ不整合は、両方のＧａＮ平面のＣＴＥ不整合とほぼ
一致するのが望ましいので、異なる基板（ＧａＡｓ：
ＣＴＥ＝５．８×１０-6／゜Ｃ、ＧａＰ： ＣＴＥ＝
６．８×１０-6／゜Ｃ、ＩｎＰ： ＣＴＥ＝４．５×１
０-6／°Ｃ）に対してウェーハ・ボンディングを施され
るＧａＮ（ＣＴＥ＝５．５９×１０ -6／゜Ｃ、ａ平面／
３．１７×１０-6／゜Ｃ、ｃ平面）の応力は、局部的応
力解放を必要とする。この応力については、ボンディン
グ温度で、ボンディング界面におけるコンプライアンス
材料、すなわち、軟質の中間ボンディング層または液体
によって、あるいは、例えば、ボンド界面の少なくとも
一方にパターン形成を施すといったように、局部的歪み
解放部分を設けることによって、適応することが可能で
ある。中間ボンディング層は、誘電体、及び、ハロゲン
化物（例えば、ＣａＦ2）、ＺｎＯ、インジウム（Ｉ
ｎ）、スズ（Ｓｎ）、クロム（Ｃｒ）、金（Ａｕ）、ニ
ッケル（Ｎｉ）、及び、銅（Ｃｕ）とＩＩ−ＶＩ材料を
含有する合金を含むグループから選択される。
させられるＧａＮにおける大きい不整合歪み、並びに、
ＡｌxＧａyＩｎzＮと他の大部分の適合する支持基板材
料との間における熱膨張率（ＣＴＥ）の不整合によって
悪化する。ウェーハ・ボンディングを施される他の半導
体材料と対比すると、ＡｌxＧａyＩｎzＮと他の半導体
材料の間におけるＣＴＥの不整合はより大きく、ウルツ
鉱材料のａ平面及びｃ平面に沿った異なるＣＴＥ不整合
によって、応力がいっそう大きくなる。ホスト基板のＣ
ＴＥ不整合は、両方のＧａＮ平面のＣＴＥ不整合とほぼ
一致するのが望ましいので、異なる基板（ＧａＡｓ：
ＣＴＥ＝５．８×１０-6／゜Ｃ、ＧａＰ： ＣＴＥ＝
６．８×１０-6／゜Ｃ、ＩｎＰ： ＣＴＥ＝４．５×１
０-6／°Ｃ）に対してウェーハ・ボンディングを施され
るＧａＮ（ＣＴＥ＝５．５９×１０ -6／゜Ｃ、ａ平面／
３．１７×１０-6／゜Ｃ、ｃ平面）の応力は、局部的応
力解放を必要とする。この応力については、ボンディン
グ温度で、ボンディング界面におけるコンプライアンス
材料、すなわち、軟質の中間ボンディング層または液体
によって、あるいは、例えば、ボンド界面の少なくとも
一方にパターン形成を施すといったように、局部的歪み
解放部分を設けることによって、適応することが可能で
ある。中間ボンディング層は、誘電体、及び、ハロゲン
化物（例えば、ＣａＦ2）、ＺｎＯ、インジウム（Ｉ
ｎ）、スズ（Ｓｎ）、クロム（Ｃｒ）、金（Ａｕ）、ニ
ッケル（Ｎｉ）、及び、銅（Ｃｕ）とＩＩ−ＶＩ材料を
含有する合金を含むグループから選択される。
【００２５】電流拡散は、ＧａＮベースのデバイスのも
う１つの主たる問題である。ｐタイプ材料における側方
電流拡散は、ｎタイプ材料の場合の約３０分の１であ
る。良好な空洞を得るには、活性層の両側に高反射率の
ミラーを組立てることが必要になるが、Ｄ−ＤＢＲが絶
縁性のため、側方電流拡散問題は悪化する。ｐ層におけ
る電流拡散を改善する方法の１つは、導電性の透明な半
導体及び誘電体のスタックから複合ＤＢＲを組立てるこ
とである。スタックの半導体部分は、ｐタイプ層の厚み
を増すことによって電流拡散を改善し、一方、誘電体ス
タックは、半導体の低反射率を改善して、ミラーの全反
射率が９９％を超えるようにする。ｎタイプのミラーに
対して、この同じ手順を適用することは可能であるが、
ｎタイプ層の導電率はｐタイプ層より高いので、それほ
ど重要ではない。
う１つの主たる問題である。ｐタイプ材料における側方
電流拡散は、ｎタイプ材料の場合の約３０分の１であ
る。良好な空洞を得るには、活性層の両側に高反射率の
ミラーを組立てることが必要になるが、Ｄ−ＤＢＲが絶
縁性のため、側方電流拡散問題は悪化する。ｐ層におけ
る電流拡散を改善する方法の１つは、導電性の透明な半
導体及び誘電体のスタックから複合ＤＢＲを組立てるこ
とである。スタックの半導体部分は、ｐタイプ層の厚み
を増すことによって電流拡散を改善し、一方、誘電体ス
タックは、半導体の低反射率を改善して、ミラーの全反
射率が９９％を超えるようにする。ｎタイプのミラーに
対して、この同じ手順を適用することは可能であるが、
ｎタイプ層の導電率はｐタイプ層より高いので、それほ
ど重要ではない。
【００２６】電流収斂層を追加すると、電流を空洞だけ
に送り込むことによって、電流拡散がいっそう改善され
るので、電流収斂層はＶＣＳＥＬにとって必要になる場
合がある。これは、複合半導体／誘電体ＤＢＲを備える
垂直空洞光電子構造にも、あるいは、備えない垂直空洞
光電子構造にも適用可能であり、複合ミラーの半導体部
分に組み込むことが可能である。電流収斂層は、閉じ込
め層のｐタイプ層とｎタイプ層の両方に含むことが可能
であるが、導電率が低いので、ｐタイプ閉じ込め層にお
ける場合が最も有効である。
に送り込むことによって、電流拡散がいっそう改善され
るので、電流収斂層はＶＣＳＥＬにとって必要になる場
合がある。これは、複合半導体／誘電体ＤＢＲを備える
垂直空洞光電子構造にも、あるいは、備えない垂直空洞
光電子構造にも適用可能であり、複合ミラーの半導体部
分に組み込むことが可能である。電流収斂層は、閉じ込
め層のｐタイプ層とｎタイプ層の両方に含むことが可能
であるが、導電率が低いので、ｐタイプ閉じ込め層にお
ける場合が最も有効である。
【００２７】活性領域の両側にＤ−ＤＢＲを取り付ける
べき場合には、もとのホスト基板を除去しなければなら
ないので、支持基板が必要になる。一般に、成長基板と
して用いられる、サファイア基板を除去するための方法
がいくつか存在する。以下で概要を示す方法は、サファ
イア以外の材料とすることも可能な、成長基板の除去に
用いることができる技法のいくつかを例示する。
べき場合には、もとのホスト基板を除去しなければなら
ないので、支持基板が必要になる。一般に、成長基板と
して用いられる、サファイア基板を除去するための方法
がいくつか存在する。以下で概要を示す方法は、サファ
イア以外の材料とすることも可能な、成長基板の除去に
用いることができる技法のいくつかを例示する。
【００２８】レーザ融解において、サファイア基板は透
過するが、基板に隣接した半導体層は透過しない波長を
備えたレーザを用いる、Ｗｏｎｇ他及びＫｅｌｌｅｙ他
によって開示の技法では、構造の背面（サファイア側）
を照射する。レーザ・エネルギは、隣接する半導体層を
貫通することができない。レーザ・エネルギが十分であ
れば、サファイア基板に隣接した半導体層は、その分解
点まで加熱される。ＧａＮが、サファイア基板に隣接し
た層である場合、界面における層が、ＧａとＮに分解
し、界面にはＧａが残されることになる。次に、金属Ｇ
ａが融解され、サファイア基板が層構造の残りの部分か
ら除去される。サファイア基板に隣接した層の分解は、
レーザ・エネルギ、波長、材料の分解温度、及び、材料
の吸収によって決まる。この技法によってサファイア基
板を除去することが可能であり、この結果、活性領域の
もう一方の側にＤ−ＤＢＲを取り付けることが可能にな
る。しかし、ＶＣＳＥＬ界面は、空洞の共振特性を最大
にするため、損失が０．５％を超えないよう、極めて平
滑であることが不可欠である。このレーザ融解技法に
は、レーザ融解界面をＶＣＳＥＬに必要な平坦さに欠け
るものにする可能性のある多くの設計変数がある。さら
に、ＶＣＳＥＬには、極めて厳しい厚さの制約がある。
レーザ融解を用いて、これらの問題を両方とも軽減する
ことが可能な方法がいくつか存在する。
過するが、基板に隣接した半導体層は透過しない波長を
備えたレーザを用いる、Ｗｏｎｇ他及びＫｅｌｌｅｙ他
によって開示の技法では、構造の背面（サファイア側）
を照射する。レーザ・エネルギは、隣接する半導体層を
貫通することができない。レーザ・エネルギが十分であ
れば、サファイア基板に隣接した半導体層は、その分解
点まで加熱される。ＧａＮが、サファイア基板に隣接し
た層である場合、界面における層が、ＧａとＮに分解
し、界面にはＧａが残されることになる。次に、金属Ｇ
ａが融解され、サファイア基板が層構造の残りの部分か
ら除去される。サファイア基板に隣接した層の分解は、
レーザ・エネルギ、波長、材料の分解温度、及び、材料
の吸収によって決まる。この技法によってサファイア基
板を除去することが可能であり、この結果、活性領域の
もう一方の側にＤ−ＤＢＲを取り付けることが可能にな
る。しかし、ＶＣＳＥＬ界面は、空洞の共振特性を最大
にするため、損失が０．５％を超えないよう、極めて平
滑であることが不可欠である。このレーザ融解技法に
は、レーザ融解界面をＶＣＳＥＬに必要な平坦さに欠け
るものにする可能性のある多くの設計変数がある。さら
に、ＶＣＳＥＬには、極めて厳しい厚さの制約がある。
レーザ融解を用いて、これらの問題を両方とも軽減する
ことが可能な方法がいくつか存在する。
【００２９】犠牲成長基板に隣接した層は、その厚さ
が、レーザによって、層が完全に分解されるほどのもの
であれば、犠牲層であると定義される。文献（Ｗｏｎｇ
他）において発表された結果によれば、完全に分解され
る層厚は、約５００Åということであるが、この値は、
レーザのエネルギ、レーザ波長、及び、材料の分解温
度、さらに、基板に隣接した層の吸収によって左右され
る。犠牲層に隣接した（基板に向かい合った）層、すな
わち、阻止層は、レーザ波長において、犠牲層よりも分
解温度が高くなるか、あるいは、吸収が少なくなるよう
に選択される。阻止層は、分解温度が高いか、あるい
は、吸収が少ないので、レーザ・エネルギによって大き
く影響されることはない。この構造の場合、犠牲層は、
レーザによって分解され、分解温度が高いか、あるい
は、吸収が少ない阻止層に階段界面が残される。さら
に、阻止層も、エネルギ及び波長の異なるレーザを用い
て、後で、エッチング、酸化及びエッチング、または、
分解を施すことが可能である。
が、レーザによって、層が完全に分解されるほどのもの
であれば、犠牲層であると定義される。文献（Ｗｏｎｇ
他）において発表された結果によれば、完全に分解され
る層厚は、約５００Åということであるが、この値は、
レーザのエネルギ、レーザ波長、及び、材料の分解温
度、さらに、基板に隣接した層の吸収によって左右され
る。犠牲層に隣接した（基板に向かい合った）層、すな
わち、阻止層は、レーザ波長において、犠牲層よりも分
解温度が高くなるか、あるいは、吸収が少なくなるよう
に選択される。阻止層は、分解温度が高いか、あるい
は、吸収が少ないので、レーザ・エネルギによって大き
く影響されることはない。この構造の場合、犠牲層は、
レーザによって分解され、分解温度が高いか、あるい
は、吸収が少ない阻止層に階段界面が残される。さら
に、阻止層も、エネルギ及び波長の異なるレーザを用い
て、後で、エッチング、酸化及びエッチング、または、
分解を施すことが可能である。
【００３０】望ましい層の組み合わせは、ＧａＮ／Ａｌ
xＧａ1-xＮ、ＩｎＧａＮ／ＡｌxＧａ1-xＮ、及び、Ｉｎ
ＧａＮ／ＧａＮである。ＧａＮ／ＡｌxＧａ1-xＮの場
合、ＧａＮ犠牲層は、レーザによって分解するが、Ａｌ
xＧａ1-xＮ阻止層が影響を受けることはない。次に、平
滑なＡｌxＧａyＩｎzＮで阻止される選択的な湿式化学
エッチングを利用して、ＡｌxＧａ1-xＮをエッチングで
除去することが可能である。あるいはまた、上述のＧａ
Ｎ層が完全に分解されない場合には、残りのＧａＮをエ
ッチングで除去することが可能である。制御された厚さ
を備え、極めて平滑であることが必要とされるＧａＮ成
長層とＶＣＳＥＬ層の界面の開始時において、厚い緩衝
層が必要になるので、この技法は特に重要になる可能性
がある。
xＧａ1-xＮ、ＩｎＧａＮ／ＡｌxＧａ1-xＮ、及び、Ｉｎ
ＧａＮ／ＧａＮである。ＧａＮ／ＡｌxＧａ1-xＮの場
合、ＧａＮ犠牲層は、レーザによって分解するが、Ａｌ
xＧａ1-xＮ阻止層が影響を受けることはない。次に、平
滑なＡｌxＧａyＩｎzＮで阻止される選択的な湿式化学
エッチングを利用して、ＡｌxＧａ1-xＮをエッチングで
除去することが可能である。あるいはまた、上述のＧａ
Ｎ層が完全に分解されない場合には、残りのＧａＮをエ
ッチングで除去することが可能である。制御された厚さ
を備え、極めて平滑であることが必要とされるＧａＮ成
長層とＶＣＳＥＬ層の界面の開始時において、厚い緩衝
層が必要になるので、この技法は特に重要になる可能性
がある。
【００３１】特定の層または空洞の厚さは、１つ以上の
犠牲層及び阻止層を用いて調整することが可能である。
レーザ融解及び選択的湿式化学エッチングによって、所
望の厚さに達するまで、順次、層対を分解し、エッチン
グを施すことが可能である。望ましい層の組み合わせ
は、ＧａＮ／ＡｌxＧａ1-xＮであるが、この場合、Ｇａ
Ｎは犠牲層であり、ＡｌxＧａ1-xＮ阻止層には、湿式化
学エッチングを選択的に施すことが可能である。
犠牲層及び阻止層を用いて調整することが可能である。
レーザ融解及び選択的湿式化学エッチングによって、所
望の厚さに達するまで、順次、層対を分解し、エッチン
グを施すことが可能である。望ましい層の組み合わせ
は、ＧａＮ／ＡｌxＧａ1-xＮであるが、この場合、Ｇａ
Ｎは犠牲層であり、ＡｌxＧａ1-xＮ阻止層には、湿式化
学エッチングを選択的に施すことが可能である。
【００３２】成長基板を除去する他の代替方法も存在す
る。それらの方法の１つは、湿式化学エッチングを用い
て、選択的にエッチングを施すことが可能なＡｌＮを利
用することである。ＡｌＮは、犠牲層として用いること
が可能であり、この場合、ＡｌＮ選択的エッチングを利
用して、構造にアンダーカットを施すことによって、ホ
スト基板からＡｌxＧａyＩｎzＮ層を除去することがで
きる。あるいはまた、高温において、湿式酸化プロセス
を利用し、ＡｌＮ層を酸化させることも可能である。次
に、例えば、ＨＦのようなエッチング液を用いて、Ａｌ
Ｎ酸化物をエッチングで除去することができる。もう１
つのアプローチでは、例えば、材料に光イオンを注入す
ることによって、基板を剥離させることが可能である。
これによると、所定の深さに欠陥が生じる。基板を加熱
すると、材料が、転位によって選択的に劈開し、基板が
活性層から分離される。化学エッチング液を介してＺｎ
Ｏまたは他の誘電体緩衝層に対するアンダーカットを用
いることによって、ＡｌxＧａyＩｎzＮ層から基板を除
去することも可能である。この技法は、ＡｌxＧａyＩｎ
zＮ層が基板全域にわたって、または、パターン形成さ
れた領域に限って連続している、２Ｄまたは３Ｄ成長技
法（例えば、ＥＬＯＧに用いられるＳｉＯ2または他の
誘電体）に適用することが可能である。
る。それらの方法の１つは、湿式化学エッチングを用い
て、選択的にエッチングを施すことが可能なＡｌＮを利
用することである。ＡｌＮは、犠牲層として用いること
が可能であり、この場合、ＡｌＮ選択的エッチングを利
用して、構造にアンダーカットを施すことによって、ホ
スト基板からＡｌxＧａyＩｎzＮ層を除去することがで
きる。あるいはまた、高温において、湿式酸化プロセス
を利用し、ＡｌＮ層を酸化させることも可能である。次
に、例えば、ＨＦのようなエッチング液を用いて、Ａｌ
Ｎ酸化物をエッチングで除去することができる。もう１
つのアプローチでは、例えば、材料に光イオンを注入す
ることによって、基板を剥離させることが可能である。
これによると、所定の深さに欠陥が生じる。基板を加熱
すると、材料が、転位によって選択的に劈開し、基板が
活性層から分離される。化学エッチング液を介してＺｎ
Ｏまたは他の誘電体緩衝層に対するアンダーカットを用
いることによって、ＡｌxＧａyＩｎzＮ層から基板を除
去することも可能である。この技法は、ＡｌxＧａyＩｎ
zＮ層が基板全域にわたって、または、パターン形成さ
れた領域に限って連続している、２Ｄまたは３Ｄ成長技
法（例えば、ＥＬＯＧに用いられるＳｉＯ2または他の
誘電体）に適用することが可能である。
【００３３】誘電体ＤＢＲは、サファイア基板上に成長
させたＡｌxＧａyＩｎzＮ活性領域上に堆積させられて
きた。次に、ホスト基板に対して、ＤＢＲ／ＡｌxＧａy
Ｉｎ zＮ活性領域構造のウェーハ・ボンディングが施さ
れていた。事例１の場合、ＧａＰホスト基板に対して、
ＤＢＲ／ＡｌxＧａyＩｎzＮ活性領域構造の直接ウェー
ハ・ボンディングが施された（図４Ａ〜図４Ｆを参照さ
れたい）。事例２の場合、ＧａＰホスト基板に対して、
ＣａＦ2中間層を介して、ＤＢＲ／ＡｌxＧａyＩｎzＮ活
性領域構造のウェーハ・ボンディングが施された（図４
Ａ〜図４Ｆ、中間層は不図示）。事例３の場合、ホスト
基板（ＧａＰ）上にＤ−ＤＢＲが堆積させられ、Ａｌx
ＧａyＩｎzＮ活性領域に対して、Ｄ−ＤＢＲの直接ウェ
ーハ・ボンディングが施された（図３Ａ〜図３Ｆ）。事
例１及び３の場合、中間層を利用しないので、ボンド領
域は事例２の場合に比べてはるかに小さかった。図５に
は、事例１の構造に関するボンド界面の走査電子顕微鏡
（ＳＥＭ）による断面画像が示されている。界面は平滑
であり、この倍率では、ボイドが見えない。事例４の場
合、ＣｒＡｕＮｉＣｕ合金から構成される金属中間層を
介して、ホスト基板に対するＡｌxＧａyＩｎzＮ活性領
域構造のボンディングが施された。図６には、除去され
た事例４のサファイア基板と、ＡｌxＧａyＩｎzＮ活性
領域構造の第１のＤ−ＤＢＲとは反対の側に堆積させら
れた第２のＤ−ＤＢＲのＳＥＭ断面画像が示されてい
る。全てのデバイスについて、ＤＢＲスタックは、Ｓｉ
Ｏ2／ＨｆＯ2であり、サファイア基板は、レーザ融解技
法を用いて除去された。図７には、図６に解説のデバイ
スからの４００〜５００ｎｍの発光スペクトルが示され
ている。モード・ピークは、垂直空洞構造の特性を示し
ている。
させたＡｌxＧａyＩｎzＮ活性領域上に堆積させられて
きた。次に、ホスト基板に対して、ＤＢＲ／ＡｌxＧａy
Ｉｎ zＮ活性領域構造のウェーハ・ボンディングが施さ
れていた。事例１の場合、ＧａＰホスト基板に対して、
ＤＢＲ／ＡｌxＧａyＩｎzＮ活性領域構造の直接ウェー
ハ・ボンディングが施された（図４Ａ〜図４Ｆを参照さ
れたい）。事例２の場合、ＧａＰホスト基板に対して、
ＣａＦ2中間層を介して、ＤＢＲ／ＡｌxＧａyＩｎzＮ活
性領域構造のウェーハ・ボンディングが施された（図４
Ａ〜図４Ｆ、中間層は不図示）。事例３の場合、ホスト
基板（ＧａＰ）上にＤ−ＤＢＲが堆積させられ、Ａｌx
ＧａyＩｎzＮ活性領域に対して、Ｄ−ＤＢＲの直接ウェ
ーハ・ボンディングが施された（図３Ａ〜図３Ｆ）。事
例１及び３の場合、中間層を利用しないので、ボンド領
域は事例２の場合に比べてはるかに小さかった。図５に
は、事例１の構造に関するボンド界面の走査電子顕微鏡
（ＳＥＭ）による断面画像が示されている。界面は平滑
であり、この倍率では、ボイドが見えない。事例４の場
合、ＣｒＡｕＮｉＣｕ合金から構成される金属中間層を
介して、ホスト基板に対するＡｌxＧａyＩｎzＮ活性領
域構造のボンディングが施された。図６には、除去され
た事例４のサファイア基板と、ＡｌxＧａyＩｎzＮ活性
領域構造の第１のＤ−ＤＢＲとは反対の側に堆積させら
れた第２のＤ−ＤＢＲのＳＥＭ断面画像が示されてい
る。全てのデバイスについて、ＤＢＲスタックは、Ｓｉ
Ｏ2／ＨｆＯ2であり、サファイア基板は、レーザ融解技
法を用いて除去された。図７には、図６に解説のデバイ
スからの４００〜５００ｎｍの発光スペクトルが示され
ている。モード・ピークは、垂直空洞構造の特性を示し
ている。
【００３４】本発明の広範囲な実施の参考に供するた
め、本発明の実施態様の一部を以下に列記する。 （実施態様１）ＡｌxＧａyＩｎzＮ構造の組立方法であ
って、ホスト基板を第１のミラー・スタックに取り付け
るステップと、犠牲成長基板上にＡｌxＧａyＩｎzＮ構
造を組立てるステップと、ウェーハ・ボンド界面を形成
するステップと、レーザ融解によって前記犠牲成長基板
を除去するステップと、前記ＡｌxＧａyＩｎzＮ構造に
電気接触部を堆積させるステップが含まれている、方
法。
め、本発明の実施態様の一部を以下に列記する。 （実施態様１）ＡｌxＧａyＩｎzＮ構造の組立方法であ
って、ホスト基板を第１のミラー・スタックに取り付け
るステップと、犠牲成長基板上にＡｌxＧａyＩｎzＮ構
造を組立てるステップと、ウェーハ・ボンド界面を形成
するステップと、レーザ融解によって前記犠牲成長基板
を除去するステップと、前記ＡｌxＧａyＩｎzＮ構造に
電気接触部を堆積させるステップが含まれている、方
法。
【００３５】（実施態様２）レーザ融解によって犠牲成
長基板を除去する前記ステップには、前記ＡｌxＧａyＩ
ｎzＮ構造と前記犠牲成長基板の間にある分解温度を有
する犠牲層を成長させるステップと、分解温度が前記犠
牲層よりも高い阻止層を付け加えるステップと選択され
たレーザ波長のレーザを使用するステップとをM（ここ
で、Mは１以上の自然数）回反復するステップとが含ま
れ、前記犠牲成長基板がそのレーザ波長に対して透明で
あることを特徴とする、実施態様１に記載のＡｌxＧａy
ＩｎzＮ構造の組立方法。
長基板を除去する前記ステップには、前記ＡｌxＧａyＩ
ｎzＮ構造と前記犠牲成長基板の間にある分解温度を有
する犠牲層を成長させるステップと、分解温度が前記犠
牲層よりも高い阻止層を付け加えるステップと選択され
たレーザ波長のレーザを使用するステップとをM（ここ
で、Mは１以上の自然数）回反復するステップとが含ま
れ、前記犠牲成長基板がそのレーザ波長に対して透明で
あることを特徴とする、実施態様１に記載のＡｌxＧａy
ＩｎzＮ構造の組立方法。
【００３６】（実施態様３）前記M個の犠牲層が、分解
されるほどの厚さを有していることを特徴とする、実施
態様２に記載のＡｌxＧａyＩｎzＮ構造の組立方法。 （実施態様４）さらに、前記M個の阻止層にエッチング
を施すステップが含まれることを特徴とする、実施態様
３に記載のＡｌxＧａyＩｎzＮ構造の組立方法。 （実施態様５）前記犠牲層が、窒化ガリウムであり、前
記阻止層がＡｌxＧａyＩｎzＮであることを特徴とす
る、実施態様２に記載のＡｌxＧａyＩｎzＮ構造の組立
方法。
されるほどの厚さを有していることを特徴とする、実施
態様２に記載のＡｌxＧａyＩｎzＮ構造の組立方法。 （実施態様４）さらに、前記M個の阻止層にエッチング
を施すステップが含まれることを特徴とする、実施態様
３に記載のＡｌxＧａyＩｎzＮ構造の組立方法。 （実施態様５）前記犠牲層が、窒化ガリウムであり、前
記阻止層がＡｌxＧａyＩｎzＮであることを特徴とす
る、実施態様２に記載のＡｌxＧａyＩｎzＮ構造の組立
方法。
【００３７】（実施態様６）前記レーザ融解によって犠
牲成長基板を除去するステップに、前記ＡｌxＧａyＩｎ
zＮ構造と前記犠牲成長基板の間に犠牲層を成長させる
ステップと阻止層を付け加えるステップとを前記M回繰
り返すステップと、選択されたレーザ波長のレーザを使
用するステップが含まれ、前記阻止層が、選択されたレ
ーザ波長においてある吸収レベルを備えることと、前記
犠牲成長基板がそのレーザ波長に対して透明であること
を特徴とする、実施態様１に記載のＡｌxＧａyＩｎzＮ
構造の組立方法。
牲成長基板を除去するステップに、前記ＡｌxＧａyＩｎ
zＮ構造と前記犠牲成長基板の間に犠牲層を成長させる
ステップと阻止層を付け加えるステップとを前記M回繰
り返すステップと、選択されたレーザ波長のレーザを使
用するステップが含まれ、前記阻止層が、選択されたレ
ーザ波長においてある吸収レベルを備えることと、前記
犠牲成長基板がそのレーザ波長に対して透明であること
を特徴とする、実施態様１に記載のＡｌxＧａyＩｎzＮ
構造の組立方法。
【００３８】（実施態様７）前記M個の犠牲層が、分解
されるほどの厚さを有していることを特徴とする、実施
態様６に記載のＡｌxＧａyＩｎzＮ構造の組立方法。 （実施態様８）さらに、前記Mの阻止層にエッチングを
施すステップが含まれることを特徴とする、実施態様７
に記載のＡｌxＧａyＩｎzＮ構造の組立方法。 （実施態様９）前記犠牲層が、窒化ガリウムであり、前
記阻止層がＡｌxＧａyＩｎzＮであることを特徴とす
る、実施態様６に記載のＡｌxＧａyＩｎzＮ構造の組立
方法。
されるほどの厚さを有していることを特徴とする、実施
態様６に記載のＡｌxＧａyＩｎzＮ構造の組立方法。 （実施態様８）さらに、前記Mの阻止層にエッチングを
施すステップが含まれることを特徴とする、実施態様７
に記載のＡｌxＧａyＩｎzＮ構造の組立方法。 （実施態様９）前記犠牲層が、窒化ガリウムであり、前
記阻止層がＡｌxＧａyＩｎzＮであることを特徴とす
る、実施態様６に記載のＡｌxＧａyＩｎzＮ構造の組立
方法。
【００３９】（実施態様１０）ＡｌxＧａyＩｎzＮ構造
の組立方法であって犠牲成長基板にＡｌxＧａyＩｎzＮ
構造を組立てるステップと、前記ＡｌxＧａyＩｎzＮ構
造の上に第１のミラー・スタックを堆積させるステップ
と、第１のミラー・スタックにホスト基板のウェーハ・
ボンディングを施して、ウェーハ・ボンド界面を形成す
るステップと、レーザ融解によって前記犠牲成長基板を
除去するステップと、前記ＡｌxＧａyＩｎzＮ構造に電
気接触部を堆積させるステップが含まれている、方法。
の組立方法であって犠牲成長基板にＡｌxＧａyＩｎzＮ
構造を組立てるステップと、前記ＡｌxＧａyＩｎzＮ構
造の上に第１のミラー・スタックを堆積させるステップ
と、第１のミラー・スタックにホスト基板のウェーハ・
ボンディングを施して、ウェーハ・ボンド界面を形成す
るステップと、レーザ融解によって前記犠牲成長基板を
除去するステップと、前記ＡｌxＧａyＩｎzＮ構造に電
気接触部を堆積させるステップが含まれている、方法。
【００４０】（実施態様１１）前記レーザ融解によって
犠牲成長基板を除去するステップに、前記ＡｌxＧａyＩ
ｎzＮ構造と前記犠牲成長基板の間にある分解温度を有
する犠牲層を成長させるステップと分解温度が該犠牲層
よりも高い阻止層を付け加えるステップとをM(ここで、
Mは１以上の自然数である)回繰り返すステップと、選択
された波長のレーザを使用するステップが含まれ、前記
犠牲成長基板がそのレーザ波長に対して透明であること
を特徴とする、実施態様１０に記載のＡｌxＧａyＩｎz
Ｎ構造の組立方法。 （実施態様１２）前記M個の犠牲層が、分解されるほど
の厚さを有していることを特徴とする、実施態様１１に
記載のＡｌxＧａyＩｎzＮ構造の組立方法。 （実施態様１３）さらに、前記Ｎ個の阻止層にエッチン
グを施すステップが含まれることを特徴とする、実施態
様１２に記載のＡｌxＧａyＩｎzＮ構造の組立方法。 （実施態様１４）前記犠牲層が窒化ガリウムであり、前
記阻止層がＡｌxＧａyＩｎzＮであることを特徴とす
る、実施態様１１に記載のＡｌxＧａyＩｎzＮ構造の組
立方法。
犠牲成長基板を除去するステップに、前記ＡｌxＧａyＩ
ｎzＮ構造と前記犠牲成長基板の間にある分解温度を有
する犠牲層を成長させるステップと分解温度が該犠牲層
よりも高い阻止層を付け加えるステップとをM(ここで、
Mは１以上の自然数である)回繰り返すステップと、選択
された波長のレーザを使用するステップが含まれ、前記
犠牲成長基板がそのレーザ波長に対して透明であること
を特徴とする、実施態様１０に記載のＡｌxＧａyＩｎz
Ｎ構造の組立方法。 （実施態様１２）前記M個の犠牲層が、分解されるほど
の厚さを有していることを特徴とする、実施態様１１に
記載のＡｌxＧａyＩｎzＮ構造の組立方法。 （実施態様１３）さらに、前記Ｎ個の阻止層にエッチン
グを施すステップが含まれることを特徴とする、実施態
様１２に記載のＡｌxＧａyＩｎzＮ構造の組立方法。 （実施態様１４）前記犠牲層が窒化ガリウムであり、前
記阻止層がＡｌxＧａyＩｎzＮであることを特徴とす
る、実施態様１１に記載のＡｌxＧａyＩｎzＮ構造の組
立方法。
【００４１】（実施態様１５）前記レーザ融解によって
犠牲成長基板を除去するステップに、前記ＡｌxＧａyＩ
ｎzＮ構造と前記犠牲成長基板の間に犠牲層を成長させ
るステップと阻止層を付け加えるステップとをM（ここ
で、Mは１以上の自然数）回繰り返すステップと、選択
されたレーザ波長のレーザを使用するステップが含ま
れ、前記阻止層が選択されたレーザ波長においてある吸
収レベルを備えることと、前記犠牲成長基板がそのレー
ザ波長に対して透明であることを特徴とする、実施態様
１０に記載のＡｌxＧａyＩｎzＮ構造の組立方法。
犠牲成長基板を除去するステップに、前記ＡｌxＧａyＩ
ｎzＮ構造と前記犠牲成長基板の間に犠牲層を成長させ
るステップと阻止層を付け加えるステップとをM（ここ
で、Mは１以上の自然数）回繰り返すステップと、選択
されたレーザ波長のレーザを使用するステップが含ま
れ、前記阻止層が選択されたレーザ波長においてある吸
収レベルを備えることと、前記犠牲成長基板がそのレー
ザ波長に対して透明であることを特徴とする、実施態様
１０に記載のＡｌxＧａyＩｎzＮ構造の組立方法。
【００４２】（実施態様１６）前記M個の犠牲層が、分
解されるほどの厚さを有していることを特徴とする、実
施態様１５に記載のＡｌxＧａyＩｎzＮ構造の組立方
法。 （実施態様１７）さらに、前記M個の阻止層にエッチン
グを施すステップが含まれることを特徴とする、実施態
様１６に記載のＡｌxＧａyＩｎzＮ構造の組立方法。 （実施態様１８）前記犠牲層が窒化ガリウムであり、前
記阻止層がＡｌxＧａyＩｎzＮであることを特徴とす
る、実施態様１５に記載のＡｌxＧａyＩｎzＮ構造の組
立方法。
解されるほどの厚さを有していることを特徴とする、実
施態様１５に記載のＡｌxＧａyＩｎzＮ構造の組立方
法。 （実施態様１７）さらに、前記M個の阻止層にエッチン
グを施すステップが含まれることを特徴とする、実施態
様１６に記載のＡｌxＧａyＩｎzＮ構造の組立方法。 （実施態様１８）前記犠牲層が窒化ガリウムであり、前
記阻止層がＡｌxＧａyＩｎzＮであることを特徴とす
る、実施態様１５に記載のＡｌxＧａyＩｎzＮ構造の組
立方法。
【図１】ＡｌＮ／ＧａＮ及びＡｌ.30Ｇａ.70Ｎ／ＧａＮ
／ＧａＮ ＤＢＢＲに関する理論反射率を波長に対して
を示す図である。
／ＧａＮ ＤＢＢＲに関する理論反射率を波長に対して
を示す図である。
【図２】本発明の望ましい実施態様を示す図である。
【図３Ａ】本発明のに対応するフローチャートを説明す
るための図である。
るための図である。
【図３Ｂ】本発明のに対応するフローチャートを説明す
るための図である。
るための図である。
【図３Ｃ】本発明のに対応するフローチャートを説明す
るための図である。
るための図である。
【図３Ｄ】本発明のに対応するフローチャートを説明す
るための図である。
るための図である。
【図３Ｅ】本発明のに対応するフローチャートを説明す
るための図である。
るための図である。
【図３Ｆ】本発明のに対応するフローチャートを説明す
るための図である。
るための図である。
【図４Ａ】本発明に対応する代替フローチャートを説明
するための図である。
するための図である。
【図４Ｂ】本発明に対応する代替フローチャートを説明
するための図である。
するための図である。
【図４Ｃ】本発明に対応する代替フローチャートを説明
するための図である。
するための図である。
【図４Ｄ】本発明に対応する代替フローチャートを説明
するための図である。
するための図である。
【図４Ｅ】本発明に対応する代替フローチャートを説明
するための図である。
するための図である。
【図４Ｆ】本発明に対応する代替フローチャートを説明
するための図である。
するための図である。
【図５】ＧａＮ／Ａｌ2Ｏ3構造に堆積させられたＤ−Ｄ
ＢＲ構造とＧａＰホスト基板との間における直接ウェー
ハ・ボンディングを施された界面の走査電子顕微鏡（Ｓ
ＥＭ）断面画像を示す図である。
ＢＲ構造とＧａＰホスト基板との間における直接ウェー
ハ・ボンディングを施された界面の走査電子顕微鏡（Ｓ
ＥＭ）断面画像を示す図である。
【図６】ホスト基板に対して金属ボンディングを施され
た堆積Ｄ−ＤＢＲを備える、活性領域のＳＥＭ断面画像
を示す図である。
た堆積Ｄ−ＤＢＲを備える、活性領域のＳＥＭ断面画像
を示す図である。
【図７】図６に示されたデバイスからの４００〜５００
ｎｍの発光スペクトルを示す図である。
ｎｍの発光スペクトルを示す図である。
１２ ホスト基板 １４ 第１のミラー・スタック １６ ウェーハ・ボンド界面 １８ ＡｌxＧａyＩｎzＮ構造 ２０ 第２のミラー・スタック ２２ａ ｐ接触部 ２２ｂ ｎ接触部
───────────────────────────────────────────────────── フロントページの続き (71)出願人 399117121 395 Ｐａｇｅ Ｍｉｌｌ Ｒｏａｄ Ｐ ａｌｏ Ａｌｔｏ，Ｃａｌｉｆｏｒｎｉａ Ｕ．Ｓ．Ａ. (72)発明者 フレッド・エイ・キッシュ アメリカ合衆国カリフォルニア州サンノゼ ニューゲイト・コート 5815 (72)発明者 アール・スコット・カーン アメリカ合衆国カリフォルニア州サンノゼ バーディグリス・サークル 4226 (72)発明者 マイケル・アール・クレイムス アメリカ合衆国カリフォルニア州マウンテ ンビュウ フロント・レイン 550 (72)発明者 ポール・エス・マーティン アメリカ合衆国カリフォルニア州プリーザ ントン フェアオークス・ドライブ 7665
Claims (1)
- 【請求項１】ＡｌxＧａyＩｎzＮ構造の組立方法であっ
て、 ホスト基板を第１のミラー・スタックに取り付けるステ
ップと、 犠牲成長基板上にＡｌxＧａyＩｎzＮ構造を組立てるス
テップと、 ウェーハ・ボンド界面を形成するステップと、 レーザ融解によって前記犠牲成長基板を除去するステッ
プと、 前記ＡｌxＧａyＩｎzＮ構造に電気接触部を堆積させる
ステップが含まれている、 方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US245448 | 1999-02-05 | ||
| US09/245,448 US6280523B1 (en) | 1999-02-05 | 1999-02-05 | Thickness tailoring of wafer bonded AlxGayInzN structures by laser melting |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000228562A true JP2000228562A (ja) | 2000-08-15 |
| JP2000228562A5 JP2000228562A5 (ja) | 2007-03-15 |
| JP4975204B2 JP4975204B2 (ja) | 2012-07-11 |
Family
ID=22926700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000018845A Expired - Lifetime JP4975204B2 (ja) | 1999-02-05 | 2000-01-27 | ＡｌｘＧａｙＩｎｚＮ構造の組立方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6280523B1 (ja) |
| JP (1) | JP4975204B2 (ja) |
| KR (1) | KR100688763B1 (ja) |
| CN (1) | CN1264199A (ja) |
| DE (1) | DE19953609B4 (ja) |
| GB (1) | GB2346479A (ja) |
| TW (1) | TW442982B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347747A (ja) * | 2004-06-03 | 2005-12-15 | Lumileds Lighting Us Llc | 成長基板の除去により製造される共振キャビティｉｉｉ族窒化物発光装置 |
| KR100829562B1 (ko) | 2006-08-25 | 2008-05-14 | 삼성전자주식회사 | 기판 접합 구조를 갖는 반도체 레이저 다이오드 및 그제조방법 |
| KR100952401B1 (ko) * | 2000-11-06 | 2010-04-14 | 필립스 루미리즈 라이팅 캄파니 엘엘씨 | 발광 반도체 장치 및 그 형성 방법 |
| JP2010123921A (ja) * | 2008-10-22 | 2010-06-03 | Nichia Corp | 窒化物半導体発光素子の製造方法及び窒化物半導体発光素子 |
| JP2011119656A (ja) * | 2009-12-07 | 2011-06-16 | Soi Tec Silicon On Insulator Technologies | ＩｎＧａＮ層を有する半導体デバイス |
| JP2011151364A (ja) * | 2009-12-22 | 2011-08-04 | Nichia Corp | 窒化物半導体レーザ素子 |
| KR101103639B1 (ko) | 2010-12-06 | 2012-01-11 | 광주과학기술원 | 분산브라그반사소자를 이용한 자외선 발광다이오드 및 그 제조방법 |
| CN105210200A (zh) * | 2013-05-16 | 2015-12-30 | 欧司朗光电半导体有限公司 | 用于制造光电子半导体芯片的方法 |
| CN105449086A (zh) * | 2010-07-22 | 2016-03-30 | 首尔伟傲世有限公司 | 发光二极管 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679152A (en) * | 1994-01-27 | 1997-10-21 | Advanced Technology Materials, Inc. | Method of making a single crystals Ga*N article |
| US6958093B2 (en) * | 1994-01-27 | 2005-10-25 | Cree, Inc. | Free-standing (Al, Ga, In)N and parting method for forming same |
| JP2000323797A (ja) * | 1999-05-10 | 2000-11-24 | Pioneer Electronic Corp | 窒化物半導体レーザ及びその製造方法 |
| JP3946427B2 (ja) * | 2000-03-29 | 2007-07-18 | 株式会社東芝 | エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法 |
| FR2840731B3 (fr) * | 2002-06-11 | 2004-07-30 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees |
| US8507361B2 (en) | 2000-11-27 | 2013-08-13 | Soitec | Fabrication of substrates with a useful layer of monocrystalline semiconductor material |
| US20020187427A1 (en) * | 2001-05-18 | 2002-12-12 | Ulrich Fiebag | Additive composition for both rinse water recycling in water recycling systems and simultaneous surface treatment of lithographic printing plates |
| US6488767B1 (en) * | 2001-06-08 | 2002-12-03 | Advanced Technology Materials, Inc. | High surface quality GaN wafer and method of fabricating same |
| KR100482174B1 (ko) * | 2001-08-08 | 2005-04-13 | 삼성전기주식회사 | 기판제거 기술을 이용한 GaN계 LED 제작 방법 |
| TWI226139B (en) | 2002-01-31 | 2005-01-01 | Osram Opto Semiconductors Gmbh | Method to manufacture a semiconductor-component |
| US7379203B2 (en) * | 2002-03-22 | 2008-05-27 | Laser Substrates, Inc. | Data capture during print process |
| DE10252060B4 (de) * | 2002-11-08 | 2006-10-12 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung einer Vielzahl von Halbleiterschichten |
| EP1588409A1 (de) * | 2003-01-31 | 2005-10-26 | Osram Opto Semiconductors GmbH | Dünnfilmhalbleiterbauelement und verfahren zu dessen herstel lung |
| KR101247727B1 (ko) * | 2003-01-31 | 2013-03-26 | 오스람 옵토 세미컨덕터스 게엠베하 | 반도체 소자 제조 방법 |
| US7033858B2 (en) * | 2003-03-18 | 2006-04-25 | Crystal Photonics, Incorporated | Method for making Group III nitride devices and devices produced thereby |
| EP1484794A1 (en) * | 2003-06-06 | 2004-12-08 | S.O.I. Tec Silicon on Insulator Technologies S.A. | A method for fabricating a carrier substrate |
| DE102004036295A1 (de) * | 2003-07-29 | 2005-03-03 | GELcore, LLC (n.d.Ges.d. Staates Delaware), Valley View | Flip-Chip-Leuchtdioden-Bauelemente mit Substraten, deren Dicke verringert wurde oder die entfernt wurden |
| US7009215B2 (en) * | 2003-10-24 | 2006-03-07 | General Electric Company | Group III-nitride based resonant cavity light emitting devices fabricated on single crystal gallium nitride substrates |
| WO2005062905A2 (en) * | 2003-12-24 | 2005-07-14 | Gelcore Llc | Laser lift-off of sapphire from a nitride flip-chip |
| EP1569263B1 (de) * | 2004-02-27 | 2011-11-23 | OSRAM Opto Semiconductors GmbH | Verfahren zum Verbinden zweier Wafer |
| CN100435360C (zh) * | 2004-12-27 | 2008-11-19 | 北京大学 | 带有二维自然散射出光面的led芯片的制备方法 |
| CN100438095C (zh) * | 2005-01-14 | 2008-11-26 | 财团法人工业技术研究院 | 一种具准全方位反射器的发光二极管 |
| US7125734B2 (en) * | 2005-03-09 | 2006-10-24 | Gelcore, Llc | Increased light extraction from a nitride LED |
| US8771552B2 (en) | 2005-06-23 | 2014-07-08 | Sumitomo Electric Industries, Ltd. | Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same |
| US9708735B2 (en) | 2005-06-23 | 2017-07-18 | Sumitomo Electric Industries, Ltd. | Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same |
| JP4277826B2 (ja) * | 2005-06-23 | 2009-06-10 | 住友電気工業株式会社 | 窒化物結晶、窒化物結晶基板、エピ層付窒化物結晶基板、ならびに半導体デバイスおよびその製造方法 |
| WO2007089042A1 (en) * | 2006-02-03 | 2007-08-09 | Ricoh Company, Ltd. | Surface-emitting laser device and surface-emitting laser array including same |
| CN101523603B (zh) * | 2006-08-06 | 2013-11-06 | 光波光电技术公司 | 具有一个或多个谐振反射器的ⅲ族氮化物发光器件以及用于该器件的反射工程化生长模板和方法 |
| JP2008211164A (ja) * | 2007-01-29 | 2008-09-11 | Matsushita Electric Ind Co Ltd | 窒化物半導体発光装置及びその製造方法 |
| DE102008019268A1 (de) * | 2008-02-29 | 2009-09-03 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
| US8652936B2 (en) | 2009-07-02 | 2014-02-18 | Ecole Polytechnique Federale De Lausanne | Vertical cavity surface emitting devices incorporating wafer fused reflectors |
| CN102593291B (zh) * | 2011-01-07 | 2014-12-03 | 山东华光光电子有限公司 | 一种氮化物分布式布拉格反射镜及制备方法与应用 |
| FR2985370A1 (fr) * | 2011-12-29 | 2013-07-05 | Commissariat Energie Atomique | Procede de fabrication d'une structure multicouche sur un support |
| CN105957928B (zh) * | 2016-05-31 | 2018-10-09 | 华灿光电股份有限公司 | 一种谐振腔发光二极管及其制造方法 |
| CN110710072B (zh) * | 2017-04-12 | 2022-07-22 | 感应光子公司 | 具有结合光束转向的超小型垂直腔表面发射激光发射器的器件 |
| CN111600200B (zh) * | 2020-06-05 | 2021-05-07 | 苏州汉骅半导体有限公司 | 垂直腔面发射激光器的制造方法及垂直腔面发射激光器 |
| CN111725368A (zh) * | 2020-06-30 | 2020-09-29 | 中南大学 | 一种基于电镀技术的GaN基垂直结构微腔Micro-LED及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08116090A (ja) * | 1994-08-22 | 1996-05-07 | Rohm Co Ltd | 半導体発光素子の製法 |
| JPH10107389A (ja) * | 1996-09-13 | 1998-04-24 | Alcatel Alsthom Co General Electricite | 半導体光電子素子の製造方法およびこの方法によって製造される素子および素子マトリックス |
| JPH10233558A (ja) * | 1997-02-19 | 1998-09-02 | Canon Inc | ダイヤモンド層を含む多層膜構造、それを有する光デバイス、およびその作製方法 |
| JPH10308558A (ja) * | 1997-05-07 | 1998-11-17 | Nichia Chem Ind Ltd | 窒化物半導体レーザ素子及び窒化物半導体レーザ素子の製造方法。 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5217564A (en) * | 1980-04-10 | 1993-06-08 | Massachusetts Institute Of Technology | Method of producing sheets of crystalline material and devices made therefrom |
| US5376580A (en) * | 1993-03-19 | 1994-12-27 | Hewlett-Packard Company | Wafer bonding of light emitting diode layers |
| US5846844A (en) * | 1993-11-29 | 1998-12-08 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor substrates using ZnO release layers |
| JPH07202265A (ja) * | 1993-12-27 | 1995-08-04 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体の製造方法 |
| US5679152A (en) * | 1994-01-27 | 1997-10-21 | Advanced Technology Materials, Inc. | Method of making a single crystals Ga*N article |
| US5804834A (en) * | 1994-10-28 | 1998-09-08 | Mitsubishi Chemical Corporation | Semiconductor device having contact resistance reducing layer |
| US5641381A (en) * | 1995-03-27 | 1997-06-24 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Preferentially etched epitaxial liftoff of InP material |
| US5724376A (en) | 1995-11-30 | 1998-03-03 | Hewlett-Packard Company | Transparent substrate vertical cavity surface emitting lasers fabricated by semiconductor wafer bonding |
| DE69610610T2 (de) * | 1995-12-26 | 2001-05-03 | Nippon Telegraph & Telephone | Oberflächenemittierender Laser mit vertikalem Resonator und Verfahren zu seiner Herstellung |
| US5835521A (en) | 1997-02-10 | 1998-11-10 | Motorola, Inc. | Long wavelength light emitting vertical cavity surface emitting laser and method of fabrication |
| JPH11154774A (ja) | 1997-08-05 | 1999-06-08 | Canon Inc | 面発光半導体デバイスの製造方法、この方法によって製造された面発光半導体デバイス及びこのデバイスを用いた表示装置 |
| GB2333895B (en) | 1998-01-31 | 2003-02-26 | Mitel Semiconductor Ab | Pre-fusion oxidized and wafer-bonded vertical cavity laser |
| US6046465A (en) | 1998-04-17 | 2000-04-04 | Hewlett-Packard Company | Buried reflectors for light emitters in epitaxial material and method for producing same |
-
1999
- 1999-02-05 US US09/245,448 patent/US6280523B1/en not_active Expired - Lifetime
- 1999-08-31 TW TW088114967A patent/TW442982B/zh not_active IP Right Cessation
- 1999-11-08 DE DE19953609A patent/DE19953609B4/de not_active Expired - Lifetime
-
2000
- 2000-01-27 JP JP2000018845A patent/JP4975204B2/ja not_active Expired - Lifetime
- 2000-02-03 KR KR1020000005426A patent/KR100688763B1/ko active IP Right Grant
- 2000-02-04 CN CN00101864A patent/CN1264199A/zh active Pending
- 2000-02-07 GB GB0002758A patent/GB2346479A/en not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08116090A (ja) * | 1994-08-22 | 1996-05-07 | Rohm Co Ltd | 半導体発光素子の製法 |
| JPH10107389A (ja) * | 1996-09-13 | 1998-04-24 | Alcatel Alsthom Co General Electricite | 半導体光電子素子の製造方法およびこの方法によって製造される素子および素子マトリックス |
| JPH10233558A (ja) * | 1997-02-19 | 1998-09-02 | Canon Inc | ダイヤモンド層を含む多層膜構造、それを有する光デバイス、およびその作製方法 |
| JPH10308558A (ja) * | 1997-05-07 | 1998-11-17 | Nichia Chem Ind Ltd | 窒化物半導体レーザ素子及び窒化物半導体レーザ素子の製造方法。 |
Non-Patent Citations (2)
| Title |
|---|
| APPL. PHYS. LETT., VOL. 72, NO. 5, PP.599-601, 2 FEBRUARY 1998, JPN7010001885, ISSN: 0001645898 * |
| PHYS. STAT. SOL. (A), VOL. 159, R3 (1997), JPN6010033546, ISSN: 0001645897 * |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100952401B1 (ko) * | 2000-11-06 | 2010-04-14 | 필립스 루미리즈 라이팅 캄파니 엘엘씨 | 발광 반도체 장치 및 그 형성 방법 |
| JP2005347747A (ja) * | 2004-06-03 | 2005-12-15 | Lumileds Lighting Us Llc | 成長基板の除去により製造される共振キャビティｉｉｉ族窒化物発光装置 |
| US7773649B2 (en) | 2006-08-25 | 2010-08-10 | Samsung Electronics Co., Ltd. | Semiconductor laser diode having wafer-bonded structure and method of fabricating the same |
| KR100829562B1 (ko) | 2006-08-25 | 2008-05-14 | 삼성전자주식회사 | 기판 접합 구조를 갖는 반도체 레이저 다이오드 및 그제조방법 |
| US7986722B2 (en) | 2008-10-22 | 2011-07-26 | Nichia Corporation | Nitride semiconductor light emitting element |
| JP2010123921A (ja) * | 2008-10-22 | 2010-06-03 | Nichia Corp | 窒化物半導体発光素子の製造方法及び窒化物半導体発光素子 |
| JP2011119656A (ja) * | 2009-12-07 | 2011-06-16 | Soi Tec Silicon On Insulator Technologies | ＩｎＧａＮ層を有する半導体デバイス |
| JP2011151364A (ja) * | 2009-12-22 | 2011-08-04 | Nichia Corp | 窒化物半導体レーザ素子 |
| CN105449086A (zh) * | 2010-07-22 | 2016-03-30 | 首尔伟傲世有限公司 | 发光二极管 |
| CN105449086B (zh) * | 2010-07-22 | 2018-03-27 | 首尔伟傲世有限公司 | 发光二极管 |
| KR101103639B1 (ko) | 2010-12-06 | 2012-01-11 | 광주과학기술원 | 분산브라그반사소자를 이용한 자외선 발광다이오드 및 그 제조방법 |
| CN105210200A (zh) * | 2013-05-16 | 2015-12-30 | 欧司朗光电半导体有限公司 | 用于制造光电子半导体芯片的方法 |
| JP2016522992A (ja) * | 2013-05-16 | 2016-08-04 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | オプトエレクトロニクス半導体チップを製造する方法 |
| US9799801B2 (en) | 2013-05-16 | 2017-10-24 | Osram Opto Semiconductors Gmbh | Method for producing an optoelectronic semiconductor chip |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1264199A (zh) | 2000-08-23 |
| KR100688763B1 (ko) | 2007-02-28 |
| US6280523B1 (en) | 2001-08-28 |
| DE19953609B4 (de) | 2004-03-04 |
| GB0002758D0 (en) | 2000-03-29 |
| TW442982B (en) | 2001-06-23 |
| JP4975204B2 (ja) | 2012-07-11 |
| DE19953609A1 (de) | 2000-08-17 |
| KR20000057921A (ko) | 2000-09-25 |
| GB2346479A (en) | 2000-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4975204B2 (ja) | ＡｌｘＧａｙＩｎｚＮ構造の組立方法 | |
| JP4834210B2 (ja) | デバイス及びＡｌｘＧａｙＩｎｚＮ構造の組立方法 | |
| US6800500B2 (en) | III-nitride light emitting devices fabricated by substrate removal | |
| EP1326290B1 (en) | Method of fabricating semiconductor structures | |
| US6177359B1 (en) | Method for detaching an epitaxial layer from one substrate and transferring it to another substrate | |
| EP0951076B1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| EP0860913B1 (en) | Long wavelength light emitting vertical cavity surface emitting laser and method of fabrication | |
| US6277696B1 (en) | Surface emitting laser using two wafer bonded mirrors | |
| US6489175B1 (en) | Electrically pumped long-wavelength VCSEL and methods of fabrication | |
| EP1026798B1 (en) | Vertical cavity surface emitting laser (VCSEL), using buried bragg reflectors and method for producing same | |
| US20220239068A1 (en) | Iii-nitride-based vertical cavity surface emitting laser (vcsel) configurations | |
| JPH06132605A (ja) | 長波長帯面発光半導体レーザ | |
| JP2008098682A (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100617 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100916 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110920 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120315 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120411 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4975204 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |