JP4975204B2 - ＡｌｘＧａｙＩｎｚＮ構造の組立方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、発光分野に関するものであり、とりわけ、Ａｌ_xＧａ_yＩｎ_zＮデバイスの両側に高品質の反射表面を設けることに関するものである。
【０００２】
【従来の技術】
垂直空洞光電子構造は、ドープされる場合も、あるいは、ドープされない場合もあり、あるいは、ｐ−ｎ接合を含む場合もある、閉じ込め層間に発光層によって形成された活性領域を挿入して構成される。この構造には、発光層に対して垂直な方向にファブリ・ペロー空洞を形成する少なくとも１つの反射ミラーも含まれている。ＧａＮ／Ａｌ_xＧａ_yＩｎ_zＮ／Ａｌ_xＧａ_1-xＮ（ここで、Ａｌ_xＧａ_yＩｎ_zＮの場合、ｘ＋ｙ＋ｚ＝１であり、Ａｌ_xＧａ_1-xＮの場合、ｘ＜１）材料系によって垂直空洞光電子構造を組立てる場合には、他のＩＩＩ−Ｖ材料系との違い顕著なものにする難問が課せられる。光学的品質の高いＡｌ_xＧａ_yＩｎ_zＮ構造を成長させるのは困難である。電流拡散が、Ａｌ_xＧａ_yＩｎ_zＮデバイスの主たる問題点である。ｐタイプ材料における側方電流拡散は、ｎタイプ材料における場合よりも約３０分の１である。さらに、基板の多くの熱伝導率が低いために、最適な放熱が得られるように、デバイスは、接合部を下に向けて取り付けるのが望ましいので、デバイスの設計がいっそう複雑になる。
【０００３】
例えば、垂直空洞面発光レーザ（ＶＣＳＥＬ）のような垂直空洞光電子構造は、例えば、９９．５％といった高品質のミラーを必要とする。高品質のミラーを実現するための方法の１つは、半導体成長技法によるものである。ＶＣＳＥＬに適した分布ブラッグ・リフレクタ（ＤＢＲ）に必要な高反射率（＞９９％）に到達するには、クラッキング及び導電率を含む、半導体Ａｌ_xＧａ_yＩｎ_zＮによるＤＢＲの成長に関する重大な材料問題が存在する。これらのミラーは、多くの周期／層をなす窒化インジウム・アルミニウム・ガリウムの交互組成（Ａｌ_xＧａ_yＩｎ_zＮ／Ａｌ_{x ’}Ｇａ_{y ’}Ｉｎ_{z ’}Ｎ）を必要とする。半導体ＤＢＲとは対照的に、誘電体ＤＢＲ（Ｄ−ＤＢＲ）は、Ａｌ_xＧａ_yＩｎ_zＮ系の及ぶスペクトル範囲において９９％を超える反射率になるように製造するのが比較的簡単である。これらのミラーは、一般に、蒸着またはスパッタリング技法によって堆積させられるが、ＭＢＥ（分子線エピタキシ）及びＭＯＣＶＤ（金属有機化学蒸着）を利用することも可能である。しかし、成長基板が除去されない限りにおいて、活性領域の片側だけにアクセスして、Ｄ−ＤＢＲの堆積を行うことも可能である。Ａｌ_xＧａ_yＩｎ_zＮの活性領域の両側においてＤ−ＤＢＲのボンディング及び／または堆積を行うことが可能であれば、Ａｌ_xＧａ_yＩｎ_zＮによる垂直空洞光電子構造の生産は、かなり容易になるであろう。
【０００４】
ウェーハ・ボンディング法は、２つの基本的カテゴリ、すなわち、直接ウェーハ・ボンディング法及び金属ウェーハ・ボンディング法に分けることができる。直接ウェーハ・ボンディング法の場合、２つのウェーハが、ボンディング界面における質量輸送を介して、互いに融着させられる。直接ウェーハ・ボンディング法は、半導体、酸化物、及び、誘電体材料の任意の組み合わせ間において実施することが可能である。通常、それは高温（＞４００゜Ｃ）及び単軸圧力下で行われる。米国特許第５，５０２，３１６号明細書には、Ｋｉｓｈ他による適切な直接ウェーハ・ボンディング法の１つに関する記載がある。金属ウェーハ・ボンディング法の場合、２つのボンディング基板を接着させるため、それらの間に金属層が配置される。Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，ｖｏｌ．５６，ｐｐ．１４１９−２４２１，１９９０において、Ｙａｂｌｏｎｏｖｉｔｃｈ他によって開示された金属ボンディング法の一例が、フリップ・チップ・ボンディング、すなわち、マイクロ及び光電子機器産業において用いられる、デバイスを逆さまにして基板に取り付ける技法である。フリップ・チップ・ボンディングを用いて、デバイスの放熱を改善するので、基板の除去は、デバイス構造によって決まり、一般に、金属ボンディング層に関する唯一の要件は、導電性で、機械的に堅牢ということだけである。
【０００５】
Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．６４，Ｎｏ．１２，１９９４，ｐｐ．１４６３−１４６５の「Ｌｏｗ ｔｈｒｅｓｈｏｌｄ，ｗａｆｅｒ ｕｓｅｄ ｌｏｎｇ ｗａｖｅｌｅｎｇｔｈ ｖｅｒｔｉｃａｌ ｃａｖｉｔｙ ｌａｓｅｒｓ」には、Ｄｕｄｌｅｙ他によって、垂直空洞構造の片側に対するＡｌＡｓ／ＧａＡｓ半導体ＤＢＲの直接ウェーハ・ボンディング法が教示されており、ＩＥＥＥ Ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｌｅｔｔｅｒｓ，Ｖｏｌ．７，Ｎｏ．１１，Ｎｏｖｅｍｂｅｒ １９９５の「Ｒｏｏｍ−Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｎｔｉｎｕｏｕｓ−Ｗａｖｅ Ｏｐｅｒａｔｉｏｎ ｏｆ １．５４−μｍ Ｖｅｒｔｉｃａｌ−Ｃａｖｉｔｙ Ｌａｓｅｒｓ，」には、Ｂａｂｉｃ他によって、ＡｌＡｓ／ＧａＡｓ間における屈折率の大きい変化を利用するため、ＩｎＧａＡｓＰ ＶＣＳＥＬの両側に対する直接ウェーハ・ボンディング法を施された半導体ＤＢＲが教示されている。上述のように、Ａｌ_xＧａ_yＩｎ_zＮに対するウェーハ・ボンディングＤ−ＤＢＲは、半導体間ウェーハ・ボンディングに比べてかなり複雑であり、当該技術においてこれまで知られていなかった。
【０００６】
ＩＥＥＥ Ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｌｅｔｔｅｒｓ，Ｖｏｌ．５，Ｎｏ．１２，Ｄｅｃｅｍｂｅｒ １９９４の「Ｄｉｅｌｅｃｔｒｉｃａｌｌｙ−Ｂｏｎｄｅｄ Ｌｏｎｇ Ｗａｖｅｌｅｎｇｔｈ ＶｅｒｔｉｃａｌＣａｖｉｔｙ Ｌａｓｅｒ ｏｎ ＧａＡｓ Ｓｕｂｓｔｒａｔｅｓ Ｕｓｉｎｇ Ｓｔｒａｉｎ−Ｃｏｍｐｅｎｓａｔｅｄ Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌｓ」には、Ｃｈｕａ他によって、スピン・オン・ガラス層を用いてＩｎＧａＡｓＰレーザに取り付けられるＡｌＡｓ／ＧａＡｓ半導体ＤＢＲが開示されている。スピン・オン・ガラスの正確な厚さを制御するのが困難であり、ＶＣＳＥＬ空洞に必要とされる厳密な層制御ができないので、スピン・オン・ガラスは、ＶＣＳＥＬにおける活性層とＤＢＲの間のボンディングに適した材料ではない。さらに、ガラスの特性は、不均質であり、空洞内において散乱及び他の損失を生じさせることになる。
【０００７】
例えば、９９％よりも大きく、ＶＣＳＥＬにとって十分な反射率を備えたＡｌ_xＧａ_1-xＮ／ＧａＮによる対をなす半導体ＤＢＲミラーの光学ミラー成長は、困難である。図１を参照すると、反射率の理論的計算によって、必要とされる高反射率を実現するためには、屈折率の大きいコントラストが必要とされ、それは低屈折率のＡｌ_xＧａ_1-xＮ層におけるＡｌ成分を増加させること、及び／または、より多くの層周期を含むことによってのみ得ることが可能になる（材料特性はＡｍｂａｃｈｅｒ他によるＭＲＳ Ｉｎｔｅｒｎｅｔ Ｊｏｕｒｎａｌ ｏｆ Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒｅｓｅａｒｃｈ，２（２２）１９９７から引用）。これらのアプローチのいずれも、重大な難問をもたらすことになる。ＤＢＲ層に電流を伝導する場合、ＤＢＲが導電性であることが重要である。導電性が十分であるためには、Ａｌ_xＧａ_1-xＮ層は、十分なドーピングを施さなければならない。Ｓｉ（ｎタイプ）ドーピングの場合には約５０％未満まで、また、Ｍｇ（ｐタイプ）ドーピングの場合には約２０％未満までＡｌ成分を減少させない限り、導電性は、不十分である。しかし、図１に示すように、Ａｌ成分の少ない層を利用して十分な反射率を実現するために必要とされる層の周期数によって、Ａｌ_xＧａ_1-xＮ層の全体厚さを厚くすることが必要になるが、エピタキシャル層にクラッキングを生じる恐れが増大し（ＡｌＮとＧａＮとの間の比較的大きい格子不整合のため）、組成の制御が弱められる。実際、図１のＡｌ_.30Ｇａ_.70Ｎ／ＧａＮスタックは、厚さが既に約２．５μｍあり、決してＶＣＳＥＬにとって十分な反射率ではない。従って、この層対をベースにした高反射率のＤＢＲは、２．５μｍよりかなり厚い全体厚さを必要とし、ＡｌＮ及びＧａＮの成長条件と材料特性の間に不整合が生じると、確実な成長が困難になる。層にドーピングが施されない場合、クラッキングはそれほど大きい問題にならなくても、組成の制御及びＡｌＮ／ＧａＮ成長温度によって、やはり、高反射率ＤＢＲの成長にとってかなりの難問が課せられることになる。従って、ＤＢＲが電流を伝導する必要のない用途であっても、Ａｌ_xＧａ_yＩｎ_zＮ材料系における反射率が９９％より大きい半導体ミラー・スタックは実証されていない。このため、誘電体ベースのＤＢＲが望ましい。
【０００８】
【発明が解決しようとする課題】
従って、本発明の目的は高品質で製造容易な高反射率ミラーを備える半導体デバイスの構造を与えることである。
また、ミラーとして誘電体分布ブラッグ・リフレクタ（Ｄ−ＤＢＲ）を用いて該高反射率ミラーを備える半導体デバイスの構造を与えることである。
【０００９】
【課題を解決するための手段】
例えば、誘電体分布ブラッグ・リフレクタ（Ｄ−ＤＢＲ）または複合Ｄ−ＤＢＲ／半導体ＤＢＲのような少なくとも１つのミラー・スタックが、Ａｌ_xＧａ_yＩｎ_zＮ活性領域とホスト基板の間に挿入される。ウェーハ・ボンド界面は、ホスト基板と活性領域の間のどこかに配置される。オプション中間ボンディング層は、ウェーハ・ボンド界面における歪みと熱膨張数の不整合を適応させるため、ウェーハ・ボンド界面に隣接している。オプションのミラー・スタックが、Ａｌ_xＧａ_yＩｎ_zＮ活性領域に隣接して配置されている。ホスト基板と中間ボンディング層のいずれかが、コンプライアンスを持つように選択される。
【００１０】
前述の発明の実施態様の１つは、Ａｌ_xＧａ_yＩｎ_zＮ活性領域に隣接して配置されたウェーハ・ボンド界面を備えるデバイスから構成され、Ａｌ_xＧａ_yＩｎ_zＮ活性領域は、例えば、Ａｌ₂Ｏ₃のような犠牲基板上に組立られる。Ａｌ_xＧａ_yＩｎ_zＮ活性領域と、ホスト基板に取り付けられたミラー・スタックとに直接ウェーハ・ボンディング法が施される。次に、犠牲基板が除去される。オプションのミラー・スタックがＡｌ_xＧａ_yＩｎ_zＮ活性領域の上に取り付けられる。取り付け技法には、ボンディング、堆積、及び、成長が含まれる。ｎタイプ層及びｐタイプ層に電気的接触部が付加される。
【００１１】
ホスト基板に隣接して配置されたウェーハ・ボンド界面を備える代替実施態様の場合、ミラー・スタックが、Ａｌ_xＧａ_yＩｎ_zＮ活性領域の上に取り付けられる。直接ウェーハ・ボンディング法が用いられる場合、ミラー・スタックに対して、適正な機械的特性を備えるように選択されたホスト基板のウェーハ・ボンディングが施される。代わりに、金属ボンディング法を利用して、ミラー・スタックに対するホスト基板のボンディングを行うことも可能である。犠牲基板は除去される。オプションのミラー・スタックが、Ａｌ_xＧａ_yＩｎ_zＮ活性領域の上に取り付けられる。電気的接触部が、ｎタイプ層及びｐタイプ層の上に加えられる。直接ウェーハ・ボンディング法の場合、所望の特性を得るためのホスト基板の選択は、重要である。他の実施態様には、ＤＢＲ内におけるウェーハ・ボンド界面の位置決めが含まれる。
【００１２】
【発明の実施の形態】
誘電体分布ブラッグ・リフレクタ（Ｄ−ＤＢＲ）は、対をなす材料の一方の屈折率が小さく、もう一方の屈折率が大きい、スタック対をなす低損失誘電体から構成される。二酸化珪素（ＳｉＯ₂）の層と、酸化チタン（ＴｉＯ₂）、酸化ジルコニウム（ＺｒＯ₂）、酸化タンタル（Ｔａ₂Ｏ₅）、または、酸化ハフニウム（ＨｆＯ₂）の層対をベースにした可能性のある誘電体ＤＢＲミラーの中には、青色垂直空洞面発光レーザ（ＶＣＳＥＬ）に必要とされる、例えば、９９．５％を超える、あるいは、共振空洞発光デバイス（ＲＣＬＥＤ）に必要とされる、例えば、約６０％以上といった高反射率を実現することが可能なものもある。ＳｉＯ₂／ＨｆＯ₂のスタック対は、３５０〜５００ｎｍの波長範囲において９９％を超える反射率を備えたミラー・スタックを生産するために利用することができるので、特に重要である。ＳｉＯ₂とＨｆＯ₂の交互層によって組立られるＤ−ＤＢＲは、１０５０゜Ｃまで機械的に安定しているので、後続の処理に対してフレキシビリティもたらすことが分かっている。
【００１３】
図２には、望ましい実施態様が示されている。図２の場合、例えば、ＤＢＲのような高反射率の第１のミラー・スタック１４が、適合する基板１２に取り付けられている。犠牲基板上に成長させられたＡｌ_xＧａ_yＩｎ_zＮ活性領域１８の上部ｐ層１８ｂに対して、第１のミラー・スタック１４のウェーハ・ボンディングが施される。Ａｌ_xＧａ_yＩｎ_zＮ垂直空洞光電子構造１８は、所望の波長で高利得が得られるように設計されている。ウェーハ・ボンド界面１６は、散乱が極めて少ない、優れた光学的品質を備えていなければならない。ウェーハ・ボンド界面１６には、オプションの中間ボンディング層（不図示）を含むことが可能である。例えば、Ｄ−ＤＢＲのようなオプションの第２のミラー・スタック２０（図２に示す）が、第１のミラー・スタック１４の反対側において、Ａｌ_xＧａ_yＩｎ_zＮ垂直空洞光電子構造１８に取り付けられている。オプションの第２のミラー・スタック２０及びＡｌ_xＧａ_yＩｎ_zＮ活性領域１８のｎ層１８ａ及びｐ層１８ｂにパターン形成及びエッチングを施して、オーム接触部のための領域を形成することが可能である。ＶＣＳＥＬの場合、ミラーは、９９％より大きい極めて高い反射率を備えていなければならない。ＲＣＬＥＤの場合、ミラーの反射率要件は緩和され６０％より高ければよい。
【００１４】
代替アプローチでは、ミラー・スタック１４がＡｌ_xＧａ_yＩｎ_zＮ活性領域１８に取り付けられる。ウェーハ・ボンド界面１６は、従って、ミラー・スタック１４とホスト基板１２の間に位置している。この構造も、オプションの第２のミラー・スタック２０を備えることが可能である。最初の２つのいずれかに関連して用いられる、さらにもう１つのアプローチでは、ミラー・スタックの一方または両方の中央部において直接ウェーハ・ボンディングを施すことになる。図２には、ウェーハ・ボンド界面１６の可能性のあるいくつかの位置が示されている。
【００１５】
電流収斂は、電流及び光閉じ込めを改善し、それによって、発振しきい値を低下させか、または、デバイスの効率を向上させるため、エッチング及び／または酸化を施すことが可能なＡｌ_xＧａ_yＩｎ_zＮ層を挿入することによって、ｎタイプまたはｐタイプの活性領域材料で実現することが可能である。Ｄ−ＤＢＲ及び／またはアンドープ半導体ＤＢＲが用いられる場合、電流がそれらを通って伝導されないので、こうした層を組み込むことは重要である。空洞は、適正な低順電圧を得るため、接触層に必要とされる厚さに従って、単一波長空洞の場合もあれば、多重波長空洞の場合もある。上述の構造に対するさまざまな変更が可能である。ｐタイプ材料とｎタイプ材料を切り替えて 同様の構造を得ることも可能である。
【００１６】
図３Ａ〜図３Ｆには、本発明の実施態様に対応するフローチャートを説明するための構造が示されている。図３Ａでは、Ａｌ_xＧａ_yＩｎ_zＮ活性領域１８が、例えば、Ａｌ₂Ｏ₃のような犠牲基板上に組立られる。図３Ｂでは、第１のミラー・スタック１４がホスト基板１２に取り付けられる。取り付け技法には、ボンディング、堆積、及び、成長が含まれる。図３Ｃでは、ウェーハ・ボンディングによって、第１のミラー・スタック１４がＡｌ_xＧａ_yＩｎ_zＮ活性領域１８に取り付けられる。ＶＣＳＥＬの場合、光学損失が少ないことが重要であるため、直接ウェーハ・ボンディング法を利用するのが望ましい。図３Ｄでは、犠牲基板が除去される。図３Ｅでは、オプションの第２のミラー・スタック２０が、Ａｌ_xＧａ_yＩｎ_zＮ活性領域１８の上に取り付けられる。図３Ｆでは、電気的接触部２２a、２２bが、オプションの第２のミラー・スタック１４またはＡｌ_xＧａ_yＩｎ_zＮ活性領域１８に付加される。プロセスの流れにおいて、デバイス領域を形成し、接触層を露出させるためのパターン形成が実施することができる。
【００１７】
図４Ａ〜図４Ｆには、代替プロセスのフローチャートが絵画的に示されている。図４Ａでは、Ａｌ_xＧａ_yＩｎ_zＮ活性領域１８が、犠牲基板上に成長させられる。図４Bでは、第１のミラー・スタック１４が、Ａｌ_xＧａ_yＩｎ_zＮ活性領域１８に取り付けられる。図４Ｃでは、直接ウェーハ・ボンディング法または金属ボンディング法によって、ホスト基板１２が第１のミラー・スタック１４に取り付けられる。ウェーハ・ボンド界面は、光学空洞の外部にあるため、ウェーハ・ボンディングによる損失がそれほど重要ではない。図４Ｄでは、犠牲基板が除去される。図４Ｅでは、オプションの第２のミラー・スタック２０が、Ａｌ_xＧａ_yＩｎ_zＮ活性領域１８に取り付けられる。図４Ｆでは、オプションの第２のミラー・スタック２０またはＡｌ_xＧａ_yＩｎ_zＮ活性領域１８に、電気的接触部２２a、２２bが付加される。プロセスの流れにおいて、デバイス領域を形成し、接触層を露出させるためのパターン形成を実施することも可能である。
【００１８】
直接ウェーハ・ボンディングのためのホスト基板１２の選択は、重要であり、質量輸送、コンプライアンス、及び、応力／歪み解放といった、いくつかの特性によって影響される。ホスト基板は、リン化ガリウム（ＧａＰ）、砒化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、または、シリコン（Ｓｉ）を含むグループから選択することが可能であり、Ｓｉの場合、基板の望ましい厚さは、１０nmと５０μｍの間である。
【００１９】
質量輸送は、直接ウェーハ・ボンディングにおいて重要な役割を果たす。標準的なＩＩＩ−Ｖ材とＩＩＩ−Ｖ材の直接ウェーハ・ボンディング、あるいはＩＩＩ−Ｖ材と誘電体の直接ウェーハ・ボンディングの場合、少なくとも１つの表面が、層の品質を保つのに十分な低温において、かなりの質量輸送を示す。対照的に、Ａｌ_xＧａ_yＩｎ_zＮ材料と大部分の誘電体材料は、Ｉｎを多く含むＡｌ_xＧａ_yＩｎ_zＮ活性層の完全性の維持に合わせた温度において、あまり質量輸送を示さない。ボンディング材料の一方または両方における質量輸送の不足は、ウェーハの接着を妨げる。これに関するモデルでは、ボンディング温度において、両方の材料がかなりの質量輸送を示す場合、両方の材料のボンドが、転位して、界面全域にわたって最強のボンドをなすことが可能である。一方の材料だけが、かなりの質量輸送を示す場合、この一方の材料だけのボンドは、もう一方の材料の表面ボンドとのアライメントをとることが可能である。この状況では、機械的強度の高いウェーハ・ボンドの形成は困難である。
【００２０】
コンプライアンスは、材料が原子的または微視的規模で形状を変化させて、歪み及び応力に適応する能力である。本発明のため、コンプライアンスは、ボンディング温度より低い融点を備える材料によって、あるいは、材料が、ボンディング温度未満で延性／脆性遷移を生じる場合、または、基板が約５０μｍより薄い場合に実現されるものと定義される。
【００２１】
ＧａＰ、ＧａＡｓ、及び、ＩｎＰの基板に関する標準的なＩＩＩ−Ｖ材のウェーハ・ボンディングは、一般に、両方の基板がコンプライアンスを示す４００〜１０００゜Ｃの温度で実施される。ボンディング材料は、微視的または巨視的規模で固有の表面粗さ及び／または平面性の不足を備えているので、ボンディング材料の少なくとも一方のコンプライアンスが、ウェーハ・ボンディングにとって不可欠である。１０００゜Ｃの温度で、Ｎ₂の雰囲気内において、２０分間にわたって、Ａｌ_xＧａ_yＩｎ_zＮ構造にアニーリングを施すと、ＰＬ強度が約２０％低下する。従って、ボンディング温度を１０００゜Ｃ未満に保つことが望ましい。Ａｌ₂Ｏ₃ＧａＮベースの材料は、１０００゜Ｃ未満のボンディング温度ではコンプライアンスを示さない。禁止帯幅の広い半導体用に反射率の高いＤ−ＤＢＲを組立てるために用いられる誘電体材料は、一般に、１０００゜Ｃ未満ではコンプライアンスを示さない。従って、ボンディング／支持基板及び／または中間ボンディングが該温度においてコンプライアンスを示すことが重要である。
【００２２】
融点Ｔ_mが、材料のコンプライアンスを決定する１つの特性である。例えば、ＧａＡｓ（Ｔ_m＝１５１９Ｋ）、ＧａＰ（Ｔ_m＝１７５０Ｋ）、及び、ＩｎＰ（Ｔ_m＝１３３０Ｋ）といった材料の場合、明らかに、コンプライアンスの相対順序は、ＩｎＰ、ＧａＡｓ、ＧａＰで、ＩｎＰが最も高いコンプライアンスを備えている。材料は、一般に、融点未満において延性／脆性遷移を被る。高温におけるこれらの材料のコンプライアンスは、元素の１つの脱着とバランスがとれなければならない。ＩｎＰが１０００゜Ｃでコンプライアンスを示すとしても、リンの脱着のため、その温度において材料の激しい分解を生じることになる。こうした材料とのボンディングは、ボンディング中の周囲圧力における脱着温度の約２倍未満の温度に制限されるべきである。従って、材料の選択は、必要とされるコンプライアンス及びボンディング温度の両方の条件を満足しなければならない。
【００２３】
極めて薄い基板も、コンプライアンスを備えることが可能である。例えば、５０μｍより薄いシリコンは、曲率半径が大きくても、基板が薄ければ、応力が弱くなるので、コンプライアンスを備えている。この技法は、例えば、シリコン（１１２７０Ｎ／ｍｍ²）またはＡｌ_xＧａ_yＩｎ_zＮのような、破壊硬度の高い材料に有効に働く。しかし、例えば、ＧａＡｓ（２５００Ｎ／ｍｍ²）のような破壊硬度の低い材料は、取扱い時に簡単に壊れる可能性がある。厚さが５０μｍを超えるシリコンの場合、曲率半径が小さくても、材料に強い応力が生じて、材料を破壊する可能性がある。同じことが、可能性のある基板候補である他の材料にも当てはまる。
【００２４】
応力及び歪みの解放は、Ａｌ₂Ｏ₃上に成長させられるＧａＮにおける大きい不整合歪み、並びに、Ａｌ_xＧａ_yＩｎ_zＮと他の大部分の適合する支持基板材料との間における熱膨張率（ＣＴＥ）の不整合によって悪化する。ウェーハ・ボンディングを施される他の半導体材料と対比すると、Ａｌ_xＧａ_yＩｎ_zＮと他の半導体材料の間におけるＣＴＥの不整合はより大きく、ウルツ鉱材料のａ平面及びｃ平面に沿った異なるＣＴＥ不整合によって、応力がいっそう大きくなる。ホスト基板のＣＴＥ不整合は、両方のＧａＮ平面のＣＴＥ不整合とほぼ一致するのが望ましいので、異なる基板（ＧａＡｓ： ＣＴＥ＝５．８×１０^-6／゜Ｃ、ＧａＰ： ＣＴＥ＝６．８×１０^-6／゜Ｃ、ＩｎＰ： ＣＴＥ＝４．５×１０^-6／°Ｃ）に対してウェーハ・ボンディングを施されるＧａＮ（ＣＴＥ＝５．５９×１０^-6／゜Ｃ、ａ平面／３．１７×１０^-6／゜Ｃ、ｃ平面）の応力は、局部的応力解放を必要とする。この応力については、ボンディング温度で、ボンディング界面におけるコンプライアンス材料、すなわち、軟質の中間ボンディング層または液体によって、あるいは、例えば、ボンド界面の少なくとも一方にパターン形成を施すといったように、局部的歪み解放部分を設けることによって、適応することが可能である。中間ボンディング層は、誘電体、及び、ハロゲン化物（例えば、ＣａＦ₂）、ＺｎＯ、インジウム（Ｉｎ）、スズ（Ｓｎ）、クロム（Ｃｒ）、金（Ａｕ）、ニッケル（Ｎｉ）、及び、銅（Ｃｕ）とＩＩ−ＶＩ材料を含有する合金を含むグループから選択される。
【００２５】
電流拡散は、ＧａＮベースのデバイスのもう１つの主たる問題である。ｐタイプ材料における側方電流拡散は、ｎタイプ材料の場合の約３０分の１である。良好な空洞を得るには、活性層の両側に高反射率のミラーを組立てることが必要になるが、Ｄ−ＤＢＲが絶縁性のため、側方電流拡散問題は悪化する。ｐ層における電流拡散を改善する方法の１つは、導電性の透明な半導体及び誘電体のスタックから複合ＤＢＲを組立てることである。スタックの半導体部分は、ｐタイプ層の厚みを増すことによって電流拡散を改善し、一方、誘電体スタックは、半導体の低反射率を改善して、ミラーの全反射率が９９％を超えるようにする。ｎタイプのミラーに対して、この同じ手順を適用することは可能であるが、ｎタイプ層の導電率はｐタイプ層より高いので、それほど重要ではない。
【００２６】
電流収斂層を追加すると、電流を空洞だけに送り込むことによって、電流拡散がいっそう改善されるので、電流収斂層はＶＣＳＥＬにとって必要になる場合がある。これは、複合半導体／誘電体ＤＢＲを備える垂直空洞光電子構造にも、あるいは、備えない垂直空洞光電子構造にも適用可能であり、複合ミラーの半導体部分に組み込むことが可能である。電流収斂層は、閉じ込め層のｐタイプ層とｎタイプ層の両方に含むことが可能であるが、導電率が低いので、ｐタイプ閉じ込め層における場合が最も有効である。
【００２７】
活性領域の両側にＤ−ＤＢＲを取り付けるべき場合には、もとのホスト基板を除去しなければならないので、支持基板が必要になる。一般に、成長基板として用いられる、サファイア基板を除去するための方法がいくつか存在する。以下で概要を示す方法は、サファイア以外の材料とすることも可能な、成長基板の除去に用いることができる技法のいくつかを例示する。
【００２８】
レーザ融解において、サファイア基板は透過するが、基板に隣接した半導体層は透過しない波長を備えたレーザを用いる、Ｗｏｎｇ他及びＫｅｌｌｅｙ他によって開示の技法では、構造の背面（サファイア側）を照射する。レーザ・エネルギは、隣接する半導体層を貫通することができない。レーザ・エネルギが十分であれば、サファイア基板に隣接した半導体層は、その分解点まで加熱される。ＧａＮが、サファイア基板に隣接した層である場合、界面における層が、ＧａとＮに分解し、界面にはＧａが残されることになる。次に、金属Ｇａが融解され、サファイア基板が層構造の残りの部分から除去される。サファイア基板に隣接した層の分解は、レーザ・エネルギ、波長、材料の分解温度、及び、材料の吸収によって決まる。この技法によってサファイア基板を除去することが可能であり、この結果、活性領域のもう一方の側にＤ−ＤＢＲを取り付けることが可能になる。しかし、ＶＣＳＥＬ界面は、空洞の共振特性を最大にするため、損失が０．５％を超えないよう、極めて平滑であることが不可欠である。このレーザ融解技法には、レーザ融解界面をＶＣＳＥＬに必要な平坦さに欠けるものにする可能性のある多くの設計変数がある。さらに、ＶＣＳＥＬには、極めて厳しい厚さの制約がある。レーザ融解を用いて、これらの問題を両方とも軽減することが可能な方法がいくつか存在する。
【００２９】
犠牲成長基板に隣接した層は、その厚さが、レーザによって、層が完全に分解されるほどのものであれば、犠牲層であると定義される。文献（Ｗｏｎｇ他）において発表された結果によれば、完全に分解される層厚は、約５００Åということであるが、この値は、レーザのエネルギ、レーザ波長、及び、材料の分解温度、さらに、基板に隣接した層の吸収によって左右される。犠牲層に隣接した（基板に向かい合った）層、すなわち、阻止層は、レーザ波長において、犠牲層よりも分解温度が高くなるか、あるいは、吸収が少なくなるように選択される。阻止層は、分解温度が高いか、あるいは、吸収が少ないので、レーザ・エネルギによって大きく影響されることはない。この構造の場合、犠牲層は、レーザによって分解され、分解温度が高いか、あるいは、吸収が少ない阻止層に階段界面が残される。さらに、阻止層も、エネルギ及び波長の異なるレーザを用いて、後で、エッチング、酸化及びエッチング、または、分解を施すことが可能である。
【００３０】
望ましい層の組み合わせは、ＧａＮ／Ａｌ_xＧａ_1-xＮ、ＩｎＧａＮ／Ａｌ_xＧａ_1-xＮ、及び、ＩｎＧａＮ／ＧａＮである。ＧａＮ／Ａｌ_xＧａ_1-xＮの場合、ＧａＮ犠牲層は、レーザによって分解するが、Ａｌ_xＧａ_1-xＮ阻止層が影響を受けることはない。次に、平滑なＡｌ_xＧａ_yＩｎ_zＮで阻止される選択的な湿式化学エッチングを利用して、Ａｌ_xＧａ_1-xＮをエッチングで除去することが可能である。あるいはまた、上述のＧａＮ層が完全に分解されない場合には、残りのＧａＮをエッチングで除去することが可能である。制御された厚さを備え、極めて平滑であることが必要とされるＧａＮ成長層とＶＣＳＥＬ層の界面の開始時において、厚い緩衝層が必要になるので、この技法は特に重要になる可能性がある。
【００３１】
特定の層または空洞の厚さは、１つ以上の犠牲層及び阻止層を用いて調整することが可能である。レーザ融解及び選択的湿式化学エッチングによって、所望の厚さに達するまで、順次、層対を分解し、エッチングを施すことが可能である。望ましい層の組み合わせは、ＧａＮ／Ａｌ_xＧａ_1-xＮであるが、この場合、ＧａＮは犠牲層であり、Ａｌ_xＧａ_1-xＮ阻止層には、湿式化学エッチングを選択的に施すことが可能である。
【００３２】
成長基板を除去する他の代替方法も存在する。それらの方法の１つは、湿式化学エッチングを用いて、選択的にエッチングを施すことが可能なＡｌＮを利用することである。ＡｌＮは、犠牲層として用いることが可能であり、この場合、ＡｌＮ選択的エッチングを利用して、構造にアンダーカットを施すことによって、ホスト基板からＡｌ_xＧａ_yＩｎ_zＮ層を除去することができる。あるいはまた、高温において、湿式酸化プロセスを利用し、ＡｌＮ層を酸化させることも可能である。次に、例えば、ＨＦのようなエッチング液を用いて、ＡｌＮ酸化物をエッチングで除去することができる。もう１つのアプローチでは、例えば、材料に光イオンを注入することによって、基板を剥離させることが可能である。これによると、所定の深さに欠陥が生じる。基板を加熱すると、材料が、転位によって選択的に劈開し、基板が活性層から分離される。化学エッチング液を介してＺｎＯまたは他の誘電体緩衝層に対するアンダーカットを用いることによって、Ａｌ_xＧａ_yＩｎ_zＮ層から基板を除去することも可能である。この技法は、Ａｌ_xＧａ_yＩｎ_zＮ層が基板全域にわたって、または、パターン形成された領域に限って連続している、２Ｄまたは３Ｄ成長技法（例えば、ＥＬＯＧに用いられるＳｉＯ₂または他の誘電体）に適用することが可能である。
【００３３】
誘電体ＤＢＲは、サファイア基板上に成長させたＡｌ_xＧａ_yＩｎ_zＮ活性領域上に堆積させられてきた。次に、ホスト基板に対して、ＤＢＲ／Ａｌ_xＧａ_yＩｎ_zＮ活性領域構造のウェーハ・ボンディングが施されていた。事例１の場合、ＧａＰホスト基板に対して、ＤＢＲ／Ａｌ_xＧａ_yＩｎ_zＮ活性領域構造の直接ウェーハ・ボンディングが施された（図４Ａ〜図４Ｆを参照されたい）。事例２の場合、ＧａＰホスト基板に対して、ＣａＦ₂中間層を介して、ＤＢＲ／Ａｌ_xＧａ_yＩｎ_zＮ活性領域構造のウェーハ・ボンディングが施された（図４Ａ〜図４Ｆ、中間層は不図示）。事例３の場合、ホスト基板（ＧａＰ）上にＤ−ＤＢＲが堆積させられ、Ａｌ_xＧａ_yＩｎ_zＮ活性領域に対して、Ｄ−ＤＢＲの直接ウェーハ・ボンディングが施された（図３Ａ〜図３Ｆ）。事例１及び３の場合、中間層を利用しないので、ボンド領域は事例２の場合に比べてはるかに小さかった。図５には、事例１の構造に関するボンド界面の走査電子顕微鏡（ＳＥＭ）による断面画像が示されている。界面は平滑であり、この倍率では、ボイドが見えない。事例４の場合、ＣｒＡｕＮｉＣｕ合金から構成される金属中間層を介して、ホスト基板に対するＡｌ_xＧａ_yＩｎ_zＮ活性領域構造のボンディングが施された。図６には、除去された事例４のサファイア基板と、Ａｌ_xＧａ_yＩｎ_zＮ活性領域構造の第１のＤ−ＤＢＲとは反対の側に堆積させられた第２のＤ−ＤＢＲのＳＥＭ断面画像が示されている。全てのデバイスについて、ＤＢＲスタックは、ＳｉＯ₂／ＨｆＯ₂であり、サファイア基板は、レーザ融解技法を用いて除去された。図７には、図６に解説のデバイスからの４００〜５００ｎｍの発光スペクトルが示されている。モード・ピークは、垂直空洞構造の特性を示している。
【００３４】
本発明の広範囲な実施の参考に供するため、本発明の実施態様の一部を以下に列記する。
（実施態様１）
Ａｌ_xＧａ_yＩｎ_zＮ構造の組立方法であって、
ホスト基板を第１のミラー・スタックに取り付けるステップと、
犠牲成長基板上にＡｌ_xＧａ_yＩｎ_zＮ構造を組立てるステップと、
ウェーハ・ボンド界面を形成するステップと、
レーザ融解によって前記犠牲成長基板を除去するステップと、
前記Ａｌ_xＧａ_yＩｎ_zＮ構造に電気接触部を堆積させるステップが含まれている、
方法。
【００３５】
（実施態様２）
レーザ融解によって犠牲成長基板を除去する前記ステップには、
前記Ａｌ_xＧａ_yＩｎ_zＮ構造と前記犠牲成長基板の間にある分解温度を有する犠牲層を成長させるステップと、
分解温度が前記犠牲層よりも高い阻止層を付け加えるステップと選択されたレーザ波長のレーザを使用するステップとをM（ここで、Mは１以上の自然数）回反復するステップとが含まれ、前記犠牲成長基板がそのレーザ波長に対して透明であることを特徴とする、
実施態様１に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
【００３６】
（実施態様３）
前記M個の犠牲層が、分解されるほどの厚さを有していることを特徴とする、実施態様２に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
（実施態様４）
さらに、前記M個の阻止層にエッチングを施すステップが含まれることを特徴とする、実施態様３に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
（実施態様５）
前記犠牲層が、窒化ガリウムであり、前記阻止層がＡｌ_xＧａ_yＩｎ_zＮであることを特徴とする、実施態様２に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
【００３７】
（実施態様６）
前記レーザ融解によって犠牲成長基板を除去するステップに、
前記Ａｌ_xＧａ_yＩｎ_zＮ構造と前記犠牲成長基板の間に犠牲層を成長させるステップと阻止層を付け加えるステップとを前記M回繰り返すステップと、
選択されたレーザ波長のレーザを使用するステップが含まれ、
前記阻止層が、選択されたレーザ波長においてある吸収レベルを備えることと、前記犠牲成長基板がそのレーザ波長に対して透明であることを特徴とする、
実施態様１に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
【００３８】
（実施態様７）
前記M個の犠牲層が、分解されるほどの厚さを有していることを特徴とする、実施態様６に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
（実施態様８）
さらに、前記Mの阻止層にエッチングを施すステップが含まれることを特徴とする、実施態様７に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
（実施態様９）
前記犠牲層が、窒化ガリウムであり、前記阻止層がＡｌ_xＧａ_yＩｎ_zＮであることを特徴とする、実施態様６に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
【００３９】
（実施態様１０）
Ａｌ_xＧａ_yＩｎ_zＮ構造の組立方法であって
犠牲成長基板にＡｌ_xＧａ_yＩｎ_zＮ構造を組立てるステップと、
前記Ａｌ_xＧａ_yＩｎ_zＮ構造の上に第１のミラー・スタックを堆積させるステップと、
第１のミラー・スタックにホスト基板のウェーハ・ボンディングを施して、ウェーハ・ボンド界面を形成するステップと、
レーザ融解によって前記犠牲成長基板を除去するステップと、
前記Ａｌ_xＧａ_yＩｎ_zＮ構造に電気接触部を堆積させるステップが含まれている、
方法。
【００４０】
（実施態様１１）
前記レーザ融解によって犠牲成長基板を除去するステップに、
前記Ａｌ_xＧａ_yＩｎ_zＮ構造と前記犠牲成長基板の間にある分解温度を有する犠牲層を成長させるステップと分解温度が該犠牲層よりも高い阻止層を付け加えるステップとをM(ここで、Mは１以上の自然数である)回繰り返すステップと、
選択された波長のレーザを使用するステップが含まれ、前記犠牲成長基板がそのレーザ波長に対して透明であることを特徴とする、
実施態様１０に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
（実施態様１２）
前記M個の犠牲層が、分解されるほどの厚さを有していることを特徴とする、実施態様１１に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
（実施態様１３）
さらに、前記Ｎ個の阻止層にエッチングを施すステップが含まれることを特徴とする、実施態様１２に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
（実施態様１４）
前記犠牲層が窒化ガリウムであり、前記阻止層がＡｌ_xＧａ_yＩｎ_zＮであることを特徴とする、実施態様１１に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
【００４１】
（実施態様１５）
前記レーザ融解によって犠牲成長基板を除去するステップに、
前記Ａｌ_xＧａ_yＩｎ_zＮ構造と前記犠牲成長基板の間に犠牲層を成長させるステップと阻止層を付け加えるステップとをM（ここで、Mは１以上の自然数）回繰り返すステップと、
選択されたレーザ波長のレーザを使用するステップが含まれ、前記阻止層が選択されたレーザ波長においてある吸収レベルを備えることと、前記犠牲成長基板がそのレーザ波長に対して透明であることを特徴とする、
実施態様１０に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
【００４２】
（実施態様１６）
前記M個の犠牲層が、分解されるほどの厚さを有していることを特徴とする、実施態様１５に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
（実施態様１７）
さらに、前記M個の阻止層にエッチングを施すステップが含まれることを特徴とする、実施態様１６に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
（実施態様１８）
前記犠牲層が窒化ガリウムであり、前記阻止層がＡｌ_xＧａ_yＩｎ_zＮであることを特徴とする、実施態様１５に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
【図面の簡単な説明】
【図１】ＡｌＮ／ＧａＮ及びＡｌ_.30Ｇａ_.70Ｎ／ＧａＮ／ＧａＮ ＤＢＢＲに関する理論反射率を波長に対してを示す図である。
【図２】本発明の望ましい実施態様を示す図である。
【図３Ａ】本発明のに対応するフローチャートを説明するための図である。
【図３Ｂ】本発明のに対応するフローチャートを説明するための図である。
【図３Ｃ】本発明のに対応するフローチャートを説明するための図である。
【図３Ｄ】本発明のに対応するフローチャートを説明するための図である。
【図３Ｅ】本発明のに対応するフローチャートを説明するための図である。
【図３Ｆ】本発明のに対応するフローチャートを説明するための図である。
【図４Ａ】本発明に対応する代替フローチャートを説明するための図である。
【図４Ｂ】本発明に対応する代替フローチャートを説明するための図である。
【図４Ｃ】本発明に対応する代替フローチャートを説明するための図である。
【図４Ｄ】本発明に対応する代替フローチャートを説明するための図である。
【図４Ｅ】本発明に対応する代替フローチャートを説明するための図である。
【図４Ｆ】本発明に対応する代替フローチャートを説明するための図である。
【図５】ＧａＮ／Ａｌ₂Ｏ₃構造に堆積させられたＤ−ＤＢＲ構造とＧａＰホスト基板との間における直接ウェーハ・ボンディングを施された界面の走査電子顕微鏡（ＳＥＭ）断面画像を示す図である。
【図６】ホスト基板に対して金属ボンディングを施された堆積Ｄ−ＤＢＲを備える、活性領域のＳＥＭ断面画像を示す図である。
【図７】図６に示されたデバイスからの４００〜５００ｎｍの発光スペクトルを示す図である。
【符号の説明】
１２ ホスト基板
１４ 第１のミラー・スタック
１６ ウェーハ・ボンド界面
１８ Ａｌ_xＧａ_yＩｎ_zＮ構造
２０ 第２のミラー・スタック
２２ａ ｐ接触部
２２ｂ ｎ接触部

Claims (18)

1. Ａｌ_xＧａ_yＩｎ_zＮ構造の組立方法であって、
   ホスト基板を第１のミラー・スタックに取り付けるステップと、
   犠牲成長基板上にＡｌ_xＧａ_yＩｎ_zＮ構造を組立てるステップと、
   前記第１のミラー・スタックと前記Ａｌ_xＧａ_yＩｎ_zＮ構造の間に、前記Ａｌ_xＧａ_yＩｎ_zＮ構造のＡｌ_xＧａ_yＩｎ_zＮ活性領域に隣接してウェーハ・ボンド界面を形成するステップと、
   レーザ融解によって前記犠牲成長基板を除去するステップと、
   前記Ａｌ_xＧａ_yＩｎ_zＮ構造に電気接触部を堆積させるステップが含まれており、
   レーザ融解によって犠牲成長基板を除去する前記ステップには、
   前記Ａｌ _x Ｇａ _y Ｉｎ _z Ｎ構造と前記犠牲成長基板の間にある分解温度を有する犠牲層を成長させるステップと分解温度が前記犠牲層よりも高い阻止層を付け加えるステップとをM（ここで、Mは１以上の自然数）回反復するステップと、
   選択されたレーザ波長のレーザを使用するステップと、
   前記M個の阻止層にエッチングを施すステップと、が含まれ、前記犠牲成長基板が前記レーザ波長に対して透明であることを特徴とする、
   方法。
2. 前記M個の犠牲層が、分解されるほどの厚さを有していることを特徴とする、請求項１に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
3. 前記犠牲層が、窒化ガリウムであり、前記阻止層がＡｌ_xＧａ_1-xＮであることを特徴とする、請求項１に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
4. 前記Ａｌ_xＧａ_yＩｎ_zＮ活性領域に隣接する第１のミラー・スタックの層は、導電性であることを特徴とする、請求項１に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
5. Ａｌ_xＧａ_yＩｎ_zＮ構造の組立方法であって、
   ホスト基板を第１のミラー・スタックに取り付けるステップと、
   犠牲成長基板上にＡｌ_xＧａ_yＩｎ_zＮ構造を組立てるステップと、
   前記第１のミラー・スタックと前記Ａｌ_xＧａ_yＩｎ_zＮ構造の間に、前記Ａｌ_xＧａ_yＩｎ_zＮ構造のＡｌ_xＧａ_yＩｎ_zＮ活性領域に隣接してウェーハ・ボンド界面を形成するステップと、
   レーザ融解によって前記犠牲成長基板を除去するステップと、
   前記Ａｌ_xＧａ_yＩｎ_zＮ構造に電気接触部を堆積させるステップが含まれており、
   前記レーザ融解によって犠牲成長基板を除去するステップに、
   前記Ａｌ _x Ｇａ _y Ｉｎ _z Ｎ構造と前記犠牲成長基板の間に犠牲層を成長させるステップと阻止層を付け加えるステップとをM回繰り返すステップと、
   選択されたレーザ波長のレーザを使用するステップと、
   前記Mの阻止層にエッチングを施すステップと、が含まれ、前記阻止層が、選択されたレーザ波長においてある吸収レベルを備えることと、前記犠牲成長基板がそのレーザ波長に対して透明であることを特徴とする、
   方法。
6. 前記M個の犠牲層が、分解されるほどの厚さを有していることを特徴とする、請求項５に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
7. 前記犠牲層が、窒化ガリウムであり、前記阻止層がＡｌ_xＧａ_1-xＮであることを特徴とする、請求項５に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
8. 前記Ａｌ_xＧａ_yＩｎ_zＮ活性領域に隣接する第１のミラー・スタックの層は、導電性であることを特徴とする、請求項５に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
9. Ａｌ_xＧａ_yＩｎ_zＮ構造の組立方法であって
   犠牲成長基板にＡｌ_xＧａ_yＩｎ_zＮ構造を組立てるステップと、
   前記Ａｌ_xＧａ_yＩｎ_zＮ構造の上に、前記Ａｌ_xＧａ_yＩｎ_zＮ構造のＡｌ_xＧａ_yＩｎ_zＮ活性領域に隣接して第１のミラー・スタックを堆積させるステップと、
   第１のミラー・スタックにホスト基板のウェーハ・ボンディングを施して、ウェーハ・ボンド界面を形成するステップと、
   レーザ融解によって前記犠牲成長基板を除去するステップと、
   前記Ａｌ_xＧａ_yＩｎ_zＮ構造に電気接触部を堆積させるステップが含まれており、
   前記レーザ融解によって犠牲成長基板を除去するステップに、
   前記Ａｌ _x Ｇａ _y Ｉｎ _z Ｎ構造と前記犠牲成長基板の間にある分解温度を有する犠牲層を成長させるステップと分解温度が該犠牲層よりも高い阻止層を付け加えるステップとをM(ここで、Mは１以上の自然数である)回繰り返すステップと、
   選択された波長のレーザを使用するステップと、
   前記Ｍ個の阻止層にエッチングを施すステップと、が含まれ、前記犠牲成長基板が前記レーザ波長に対して透明であることを特徴とする、
   方法。
10. 前記M個の犠牲層が、分解されるほどの厚さを有していることを特徴とする、請求項９に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
11. 前記犠牲層が窒化ガリウムであり、前記阻止層がＡｌ_xＧａ_1-xＮであることを特徴とする、請求項９に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
12. 前記Ａｌ_xＧａ_yＩｎ_zＮ活性領域に隣接する第１のミラー・スタックの層は、導電性であることを特徴とする、請求項９に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
13. Ａｌ_xＧａ_yＩｎ_zＮ構造の組立方法であって
    犠牲成長基板にＡｌ_xＧａ_yＩｎ_zＮ構造を組立てるステップと、
    前記Ａｌ_xＧａ_yＩｎ_zＮ構造の上に、前記Ａｌ_xＧａ_yＩｎ_zＮ構造のＡｌ_xＧａ_yＩｎ_zＮ活性領域に隣接して第１のミラー・スタックを堆積させるステップと、
    第１のミラー・スタックにホスト基板のウェーハ・ボンディングを施して、ウェーハ・ボンド界面を形成するステップと、
    レーザ融解によって前記犠牲成長基板を除去するステップと、
    前記Ａｌ_xＧａ_yＩｎ_zＮ構造に電気接触部を堆積させるステップが含まれており、
    前記レーザ融解によって犠牲成長基板を除去するステップに、
    前記Ａｌ _x Ｇａ _y Ｉｎ _z Ｎ構造と前記犠牲成長基板の間に犠牲層を成長させるステップと阻止層を付け加えるステップとをM（ここで、Mは１以上の自然数）回繰り返すステップと、
    選択されたレーザ波長のレーザを使用するステップと、
    前記M個の阻止層にエッチングを施すステップと、が含まれ、前記阻止層が選択されたレーザ波長においてある吸収レベルを備えることと、前記犠牲成長基板がそのレーザ波長に対して透明であることを特徴とする、
    方法。
14. 前記M個の犠牲層が、分解されるほどの厚さを有していることを特徴とする、請求項１３に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
15. 前記犠牲層が窒化ガリウムであり、前記阻止層がＡｌ_xＧａ_1-xＮであることを特徴とする、請求項１３に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
16. 前記Ａｌ_xＧａ_yＩｎ_zＮ活性領域に隣接する第１のミラー・スタックの層は、導電性であることを特徴とする、請求項１３に記載のＡｌ_xＧａ_yＩｎ_zＮ構造の組立方法。
17. Ａｌ_xＧａ_yＩｎ_zＮ構造の組立方法であって、
    ホスト基板を第１のミラー・スタックに取り付けるステップと、
    少なくとも２つの犠牲層と犠牲層の間の阻止層とを含む犠牲成長基板上にＡｌ_xＧａ_yＩｎ_zＮ構造を組立てるステップと、
    ウェーハ・ボンド界面を形成するステップと、
    レーザ融解によって前記犠牲成長基板を除去するステップであって、１つ又はそれ以上の犠牲層及び阻止層を選択的に除去して、前記Ａｌ_xＧａ_yＩｎ_zＮ構造上に残した犠牲層及び阻止層の所望の厚さを達成することを含む上記ステップと、
    前記Ａｌ_xＧａ_yＩｎ_zＮ構造に電気接触部を堆積させるステップが含まれている、
    方法。
18. Ａｌ_xＧａ_yＩｎ_zＮ構造の組立方法であって
    少なくとも２つの犠牲層と犠牲層の間の阻止層とを含む犠牲成長基板にＡｌ_xＧａ_yＩｎ_zＮ構造を組立てるステップと、
    前記Ａｌ_xＧａ_yＩｎ_zＮ構造の上に第１のミラー・スタックを堆積させるステップと、
    第１のミラー・スタックにホスト基板のウェーハ・ボンディングを施して、ウェーハ・ボンド界面を形成するステップと、
    レーザ融解によって前記犠牲成長基板を除去するステップであって、１つ又はそれ以上の犠牲層及び阻止層を選択的に除去して、前記Ａｌ_xＧａ_yＩｎ_zＮ構造上に残した犠牲層及び阻止層の所望の厚さを達成することを含む上記ステップと、
    前記Ａｌ_xＧａ_yＩｎ_zＮ構造に電気接触部を堆積させるステップが含まれている、
    方法。

Images