JP2000215680A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2000215680A5 JP2000215680A5 JP1999013449A JP1344999A JP2000215680A5 JP 2000215680 A5 JP2000215680 A5 JP 2000215680A5 JP 1999013449 A JP1999013449 A JP 1999013449A JP 1344999 A JP1344999 A JP 1344999A JP 2000215680 A5 JP2000215680 A5 JP 2000215680A5
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- control circuit
- data
- sense amplifier
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
【００１６】
【課題を解決するための手段】
この発明に係るメモリ制御回路は、所定の処理を実行するＣＰＵと、上記ＣＰＵが実行する所定の処理に必要なデータを格納する第１のメモリセルと、上記第１のメモリセルに格納されたデータを、第１のしきい値に基づき読み出す第１のセンスアンプと、上記第１のメモリセルに対し、データの書き込み、読み出し、消去を制御する書き込み／読み出し／消去制御回路とを備えたものにおいて、所定のデータを格納する第２のメモリセルと、上記第２のメモリセルに格納されたデータを、上記第１のしきい値より高い第２のしきい値に基づき読み出し、データ揮発を検出する第２のセンスアンプと、上記第２のセンスアンプがデータ揮発を検出した場合、上記ＣＰＵが実行している所定の処理を停止するための割り込み信号を、上記ＣＰＵに出力する割り込み制御回路と、上記第１のメモリセルのアドレスを順次発生するアドレス自動生成回路と、上記第２のセンスアンプがデータ揮発を検出した場合、上記アドレス自動生成回路に上記第１のメモリセルのアドレスを順次発生させ、上記書き込み／読み出し／消去制御回路に指示して、発生した上記第１のメモリセルのアドレスごとに、上記第１のセンスアンプが読み出したデータを同一アドレスに書き込ませ、上記割り込み制御回路による割り込み信号を解除させ、上記ＣＰＵによる所定の処理を再開させるメモリ上書き制御回路とを備えたものである。
【課題を解決するための手段】
この発明に係るメモリ制御回路は、所定の処理を実行するＣＰＵと、上記ＣＰＵが実行する所定の処理に必要なデータを格納する第１のメモリセルと、上記第１のメモリセルに格納されたデータを、第１のしきい値に基づき読み出す第１のセンスアンプと、上記第１のメモリセルに対し、データの書き込み、読み出し、消去を制御する書き込み／読み出し／消去制御回路とを備えたものにおいて、所定のデータを格納する第２のメモリセルと、上記第２のメモリセルに格納されたデータを、上記第１のしきい値より高い第２のしきい値に基づき読み出し、データ揮発を検出する第２のセンスアンプと、上記第２のセンスアンプがデータ揮発を検出した場合、上記ＣＰＵが実行している所定の処理を停止するための割り込み信号を、上記ＣＰＵに出力する割り込み制御回路と、上記第１のメモリセルのアドレスを順次発生するアドレス自動生成回路と、上記第２のセンスアンプがデータ揮発を検出した場合、上記アドレス自動生成回路に上記第１のメモリセルのアドレスを順次発生させ、上記書き込み／読み出し／消去制御回路に指示して、発生した上記第１のメモリセルのアドレスごとに、上記第１のセンスアンプが読み出したデータを同一アドレスに書き込ませ、上記割り込み制御回路による割り込み信号を解除させ、上記ＣＰＵによる所定の処理を再開させるメモリ上書き制御回路とを備えたものである。
Claims (1)
- 所定の処理を実行するＣＰＵと、
上記ＣＰＵが実行する所定の処理に必要なデータを格納する第１のメモリセルと、
上記第１のメモリセルに格納されたデータを、第１のしきい値に基づき読み出す第１のセンスアンプと、
上記第１のメモリセルに対し、データの書き込み、読み出し、消去を制御する書き込み／読み出し／消去制御回路とを
備えたメモリ制御回路において、
所定のデータを格納する第２のメモリセルと、
上記第２のメモリセルに格納されたデータを、上記第１のしきい値より高い第２のしきい値に基づき読み出し、データ揮発を検出する第２のセンスアンプと、
上記第２のセンスアンプがデータ揮発を検出した場合、上記ＣＰＵが実行している所定の処理を停止するための割り込み信号を、上記ＣＰＵに出力する割り込み制御回路と、
上記第１のメモリセルのアドレスを順次発生するアドレス自動生成回路と、
上記第２のセンスアンプがデータ揮発を検出した場合、上記アドレス自動生成回路に上記第１のメモリセルのアドレスを順次発生させ、上記書き込み／読み出し／消去制御回路に指示して、発生した上記第１のメモリセルのアドレスごとに、上記第１のセンスアンプが読み出したデータを同一アドレスに書き込ませ、上記割り込み制御回路による割り込み信号を解除させ、上記ＣＰＵによる所定の処理を再開させるメモリ上書き制御回路とを
備えたことを特徴とするメモリ制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1344999A JP2000215680A (ja) | 1999-01-21 | 1999-01-21 | メモリ制御回路 |
| US09/330,220 US6075731A (en) | 1999-01-21 | 1999-06-11 | Memory control apparatus having data retention capabilities |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1344999A JP2000215680A (ja) | 1999-01-21 | 1999-01-21 | メモリ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000215680A JP2000215680A (ja) | 2000-08-04 |
| JP2000215680A5 true JP2000215680A5 (ja) | 2005-11-04 |
Family
ID=11833460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1344999A Pending JP2000215680A (ja) | 1999-01-21 | 1999-01-21 | メモリ制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6075731A (ja) |
| JP (1) | JP2000215680A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7211044B2 (en) * | 2001-05-29 | 2007-05-01 | Ethicon Endo-Surgery, Inc. | Method for mapping temperature rise using pulse-echo ultrasound |
| JP3692418B2 (ja) * | 2002-10-09 | 2005-09-07 | 沖電気工業株式会社 | 半導体装置の誤動作防止回路 |
| US20080123430A1 (en) * | 2006-06-29 | 2008-05-29 | Applied Intellectual Property Co., Ltd. | Non-volatile memory unit and array |
| US20090027942A1 (en) * | 2004-04-26 | 2009-01-29 | Applied Interllectual Properties | Semiconductor memory unit and array |
| US7334182B2 (en) * | 2004-11-24 | 2008-02-19 | Northrop Grumman Corporation | Serial data preservation method |
| JP5731730B2 (ja) * | 2008-01-11 | 2015-06-10 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体記憶装置及びその半導体記憶装置を含むデータ処理システム |
| JP5495885B2 (ja) * | 2010-03-26 | 2014-05-21 | 三菱電機株式会社 | データ記憶装置 |
| US8422303B2 (en) * | 2010-12-22 | 2013-04-16 | HGST Netherlands B.V. | Early degradation detection in flash memory using test cells |
| CN109935252B (zh) * | 2017-12-15 | 2021-03-30 | 旺宏电子股份有限公司 | 存储器装置及其操作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62128097A (ja) * | 1985-11-27 | 1987-06-10 | Mitsubishi Electric Corp | 不揮発生メモリ装置 |
| US5276856A (en) * | 1989-09-28 | 1994-01-04 | Pixel Semiconductor, Inc. | Memory controller flexible timing control system and method |
| JPH08297987A (ja) * | 1995-04-26 | 1996-11-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP3789542B2 (ja) * | 1996-04-04 | 2006-06-28 | 富士通株式会社 | メモリ制御回路 |
| JPH09320300A (ja) * | 1996-05-28 | 1997-12-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5901103A (en) * | 1997-04-07 | 1999-05-04 | Motorola, Inc. | Integrated circuit having standby control for memory and method thereof |
-
1999
- 1999-01-21 JP JP1344999A patent/JP2000215680A/ja active Pending
- 1999-06-11 US US09/330,220 patent/US6075731A/en not_active Expired - Lifetime
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080259708A1 (en) | Memory controller | |
| KR970071274A (ko) | 개서 가능한 불휘발성 메모리를 갖는 마이크로컴퓨터 | |
| KR930020467A (ko) | 불휘발성 반도체 기억장치 | |
| KR960032175A (ko) | 데이타처리장치 | |
| KR960009220A (ko) | 불휘발성 메모리 및 그것을 이용한 메모리카드와 정보처리장치 및 불휘발성 메모리의 소프트웨어 라이트 프로텍트 제어방법 | |
| KR940001166A (ko) | 반도체 기억장치 | |
| TW200715291A (en) | Semiconductor storage device having memory cell for storing data by using difference in threshold voltage | |
| KR930022379A (ko) | 메모리 카드 장치 | |
| JP2000215680A5 (ja) | ||
| JP2005222383A5 (ja) | ||
| KR950001291B1 (ko) | 불휘발성 메모리 | |
| KR100598907B1 (ko) | 연속적 읽기/쓰기가 가능한 플래쉬 메모리 | |
| JP4701807B2 (ja) | メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム | |
| JP2006216099A5 (ja) | ||
| KR960030428A (ko) | 반도체 비휘발성 기억장치 | |
| JP3778774B2 (ja) | データ処理装置 | |
| KR950006870A (ko) | 노어형 불 휘발성 메모리 제어회로 | |
| CN108614666B (zh) | 基于NAND flash的数据块处理方法和装置 | |
| JPH08306192A (ja) | 不揮発性メモリ書き込み装置 | |
| JP5174561B2 (ja) | 半導体装置及びその制御方法 | |
| JPH103434A (ja) | 半導体ディスク装置及びその書き込み方式 | |
| EP1011105A3 (en) | One-chip microcomputer | |
| JP2006277736A5 (ja) | ||
| JP3028567B2 (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JP2005078489A (ja) | マイクロコントローラ装置及びその制御方法 |