JP2000209302A - Ａｔコマンド解析装置 - Google Patents
Ａｔコマンド解析装置Info
- Publication number
- JP2000209302A JP2000209302A JP11006119A JP611999A JP2000209302A JP 2000209302 A JP2000209302 A JP 2000209302A JP 11006119 A JP11006119 A JP 11006119A JP 611999 A JP611999 A JP 611999A JP 2000209302 A JP2000209302 A JP 2000209302A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- bit
- speed
- command
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 49
- 230000001360 synchronised effect Effects 0.000 claims abstract description 4
- 230000005540 biological transmission Effects 0.000 claims description 8
- 238000005259 measurement Methods 0.000 abstract description 9
- 230000002093 peripheral effect Effects 0.000 abstract description 7
- 238000004891 communication Methods 0.000 description 35
- 238000000034 method Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0262—Arrangements for detecting the data rate of an incoming signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 この発明は、ＡＴコマンドの速度解析にあた
り、周辺回路の規模および複雑さを軽減することを目的
とする。 【解決手段】 ＤＴＥからの調歩同期式シリアルデータ
をボーレートクロックに基づいて受信するＵＡＲＴ６
と、ＭＰＵ９の指示によりＵＡＲＴ６に出力するボーレ
ートクロックを生成するボーレート生成部８と、ＡＴコ
マンドのスタートビットの幅を計測する第１カウンタ１
と、第１カウンタ１の結果を受けて第１キャラクタのサ
ンプリングするクロックを生成するための分周データを
出力するとともに前記スタートビットがあらかじめ設定
された以上の速度であればそのことを示すフラグを出力
するデコーダ２と、前記フラグの有無によりデコーダ２
或いはＭＰＵ９からの分周データを選択しサンプリング
クロックを生成する第２カウンタ３及びフリップフロッ
プ４と、フラグもしくはＭＰＵ９の指示によりフリップ
フロップ４からのクロックに基づいてスタートビットに
続くデータ受信して保持し、ＭＰＵ９に送出するシフト
レジスタ５と、を具備する。
り、周辺回路の規模および複雑さを軽減することを目的
とする。 【解決手段】 ＤＴＥからの調歩同期式シリアルデータ
をボーレートクロックに基づいて受信するＵＡＲＴ６
と、ＭＰＵ９の指示によりＵＡＲＴ６に出力するボーレ
ートクロックを生成するボーレート生成部８と、ＡＴコ
マンドのスタートビットの幅を計測する第１カウンタ１
と、第１カウンタ１の結果を受けて第１キャラクタのサ
ンプリングするクロックを生成するための分周データを
出力するとともに前記スタートビットがあらかじめ設定
された以上の速度であればそのことを示すフラグを出力
するデコーダ２と、前記フラグの有無によりデコーダ２
或いはＭＰＵ９からの分周データを選択しサンプリング
クロックを生成する第２カウンタ３及びフリップフロッ
プ４と、フラグもしくはＭＰＵ９の指示によりフリップ
フロップ４からのクロックに基づいてスタートビットに
続くデータ受信して保持し、ＭＰＵ９に送出するシフト
レジスタ５と、を具備する。
Description
【０００１】
【発明の属する技術分野】この発明はパーソナルコンピ
ュータ用モデム装置に用いられるＡＴコマンドの解析装
置に関する。
ュータ用モデム装置に用いられるＡＴコマンドの解析装
置に関する。
【０００２】
【従来の技術】従来のパーソナルコンピュータ用モデム
装置に用いられているＡＴコマンドは、ＤＴＥ（ユーザ
端末装置：Ｄａｔａ Ｔｅｒｍｉｎａｌ Ｅｑｕｉｐｕ
ｍｅｎｔ）とＤＣＥ（回線装置：Ｄａｔａ Ｃｉｒｃｕ
ｉｔ Ｔｅｒｍｉｎａｔｅｉｎｇ Ｅｑｕｉｐｕｍｅｎ
ｔ）間の通信速度及び通信パラメータを自動的に認識応
答するものである。
装置に用いられているＡＴコマンドは、ＤＴＥ（ユーザ
端末装置：Ｄａｔａ Ｔｅｒｍｉｎａｌ Ｅｑｕｉｐｕ
ｍｅｎｔ）とＤＣＥ（回線装置：Ｄａｔａ Ｃｉｒｃｕ
ｉｔ Ｔｅｒｍｉｎａｔｅｉｎｇ Ｅｑｕｉｐｕｍｅｎ
ｔ）間の通信速度及び通信パラメータを自動的に認識応
答するものである。
【０００３】まず、ＡＴコマンドは、コマンドの先頭の
文字を「ＡＴ」または「ａｔ」の２種類に限定してお
り、ＡＴコマンドという名称はこの２文字に由来してい
る。ＡＴコマンドで自動認織、応答するものには通信速
度と通信パラメータがあり、以下それぞれの自動認織方
法を説明する。
文字を「ＡＴ」または「ａｔ」の２種類に限定してお
り、ＡＴコマンドという名称はこの２文字に由来してい
る。ＡＴコマンドで自動認織、応答するものには通信速
度と通信パラメータがあり、以下それぞれの自動認織方
法を説明する。
【０００４】通信速度について説明する。コマンド先頭
のＡまたはａはＡＳＣＩＩコードで表すと１６進表示で
それぞれ４１ｈと６１ｈである。両方とも最下位ビット
（ＬＳＢ）が１なので、これをシリアルインターフエー
スのＬＳＢフアーストのビット列に直すと、通信の始め
に必ず１ビット分のスペース（スタートビット）が出現
する。通信速度はこのスペース時間を計測することによ
って求められる。
のＡまたはａはＡＳＣＩＩコードで表すと１６進表示で
それぞれ４１ｈと６１ｈである。両方とも最下位ビット
（ＬＳＢ）が１なので、これをシリアルインターフエー
スのＬＳＢフアーストのビット列に直すと、通信の始め
に必ず１ビット分のスペース（スタートビット）が出現
する。通信速度はこのスペース時間を計測することによ
って求められる。
【０００５】ＡＴコマンドによるパソコン通信が開始さ
れた時代は通信速度は３００ｂｐｓであったが、その後
の速度上昇は目覚ましく、１４４００ｂｐｓから３３６
００ｂｐｓ、さらに最近では５６０００ｂｐｓが採用さ
れている。しかもこの５６０００ｂｐｓはＤＣＥ−ＤＣ
Ｅ間の通信速度で、この間のデータは最大で１／４に圧
縮されている可能性があり、ＤＣＥとＤＴＥ間はこの圧
縮を復元した４倍の２３０．４ｋｂｐｓの通信速度を満
たす必要がある。使用されるボーレートの種類は、２３
０４００、１１５２００、５７６００、３８４００、１
９２００、９６００、４８００、２４００、１２００、
３００ｂｐｓが標準的である。非同期通信のため送信側
と受信側とのクロックのずれが生じるが、標準の周波数
に対して規定では＋２．５％、−１．０％までの周波数
備差が許容されている。そのため、速度の自動設定を行
う場合、相手からの受信速度を検出してその速度に最も
近いサポートするボーレートの周波数に設置する必要が
ある。
れた時代は通信速度は３００ｂｐｓであったが、その後
の速度上昇は目覚ましく、１４４００ｂｐｓから３３６
００ｂｐｓ、さらに最近では５６０００ｂｐｓが採用さ
れている。しかもこの５６０００ｂｐｓはＤＣＥ−ＤＣ
Ｅ間の通信速度で、この間のデータは最大で１／４に圧
縮されている可能性があり、ＤＣＥとＤＴＥ間はこの圧
縮を復元した４倍の２３０．４ｋｂｐｓの通信速度を満
たす必要がある。使用されるボーレートの種類は、２３
０４００、１１５２００、５７６００、３８４００、１
９２００、９６００、４８００、２４００、１２００、
３００ｂｐｓが標準的である。非同期通信のため送信側
と受信側とのクロックのずれが生じるが、標準の周波数
に対して規定では＋２．５％、−１．０％までの周波数
備差が許容されている。そのため、速度の自動設定を行
う場合、相手からの受信速度を検出してその速度に最も
近いサポートするボーレートの周波数に設置する必要が
ある。
【０００６】上記通信パラメータにつき説明する。通信
パラメータは、はじめに８ビット（スタートビットとデ
ータビットの７ビット）、パリティビットなしで設定し
ておき、１文字目（Ａまたはａ）で求めた通信速度でコ
マンドの２文字目（Ｔまたはｔ）を受信する。そして、
１文字目と２文字日のそれぞれのパリティビット（Ｄ
７）と、文字がＡＴかａｔかのいずれかによりＩＴＵ−
ＴのＶ．２５ｔｅｒでサポートする通信パラメータが求
められる。図７はこの通信パラメータを示す。なお、パ
リティビットを表すＤ７は、データビットが７ビットで
その次にくるパリティビットを含め８ビットとしたと
き、ＬＳＢファーストで各ビットをＤＯ〜Ｄ７で表した
時の８番目のビットを表す。なお、通信パラメータはデ
ータフォーマットとも呼ばれる。
パラメータは、はじめに８ビット（スタートビットとデ
ータビットの７ビット）、パリティビットなしで設定し
ておき、１文字目（Ａまたはａ）で求めた通信速度でコ
マンドの２文字目（Ｔまたはｔ）を受信する。そして、
１文字目と２文字日のそれぞれのパリティビット（Ｄ
７）と、文字がＡＴかａｔかのいずれかによりＩＴＵ−
ＴのＶ．２５ｔｅｒでサポートする通信パラメータが求
められる。図７はこの通信パラメータを示す。なお、パ
リティビットを表すＤ７は、データビットが７ビットで
その次にくるパリティビットを含め８ビットとしたと
き、ＬＳＢファーストで各ビットをＤＯ〜Ｄ７で表した
時の８番目のビットを表す。なお、通信パラメータはデ
ータフォーマットとも呼ばれる。
【０００７】ＡＴコマンドは、従来は中央処理演算部
（ＭＰＵ）を用いて解析していたが、上記のように通信
速度が高速化されたこと及び各種機能が増加してきたこ
とにより、ＭＰＵの負担が大きくなってきた。ＭＰＵの
負担を軽減し、ＡＴコマンドによる通信速度の自動認識
のための技術が特開平９−１５３９２３号公報に開示さ
れている。
（ＭＰＵ）を用いて解析していたが、上記のように通信
速度が高速化されたこと及び各種機能が増加してきたこ
とにより、ＭＰＵの負担が大きくなってきた。ＭＰＵの
負担を軽減し、ＡＴコマンドによる通信速度の自動認識
のための技術が特開平９−１５３９２３号公報に開示さ
れている。
【０００８】特開平９−１５３９２３号公報において、
開示されている従来のＡＴコマンド解析装置を図６に示
し、この装置につき説明する。
開示されている従来のＡＴコマンド解析装置を図６に示
し、この装置につき説明する。
【０００９】図６において、ＲＸＤ１００はＤＴＥとの
シリアルインターフエースの入力データ信号であり、解
析開始判断部１０１は後述するＭＰＵ１０９の通信速度
解析開始の指示を受けてＲＸＤ１０を監視し、速度測定
開始のＳｔａｒｔ信号を送出する。速度解析部１０２は
このＳｔａｒｔ信号によりスタートビットの通信速度を
解析する。シリアルデータ制御部１０３は速度解析部１
０２より出力されるｇａｔｅ信号がＯＦＦの間、後述す
るＵＡＲＴ（調歩同期式シリアルデータ送受信回路）１
０８へのＲＸＤ１００の入力を停止する。
シリアルインターフエースの入力データ信号であり、解
析開始判断部１０１は後述するＭＰＵ１０９の通信速度
解析開始の指示を受けてＲＸＤ１０を監視し、速度測定
開始のＳｔａｒｔ信号を送出する。速度解析部１０２は
このＳｔａｒｔ信号によりスタートビットの通信速度を
解析する。シリアルデータ制御部１０３は速度解析部１
０２より出力されるｇａｔｅ信号がＯＦＦの間、後述す
るＵＡＲＴ（調歩同期式シリアルデータ送受信回路）１
０８へのＲＸＤ１００の入力を停止する。
【００１０】デコーダ１０４は速度解析部１０２がスタ
ートビットの通信期間をカウントしたカウント値から速
度データとボーレートクロックを発生させるための分周
データを生成する。速度レジスタ１０５はデコーダ１０
４の速度データを保持する。シフトレジスタ部１０６は
８ビットのシフトレジスタからなり、ＡＴコマンドの第
１キャラクタを受信して保持する。ボーレートクロック
生成部１０７はデコーダ１０４からの分周データによ
り、コマンドを受信するボーレートクロックを生成し、
シフトレジスタ部１０６とＵＡＲＴ１０８に供給する。
ＵＡＲＴ１０８は調歩同期式シリアルデータであるＲＸ
Ｄ１００を送受信する送受信回路である。
ートビットの通信期間をカウントしたカウント値から速
度データとボーレートクロックを発生させるための分周
データを生成する。速度レジスタ１０５はデコーダ１０
４の速度データを保持する。シフトレジスタ部１０６は
８ビットのシフトレジスタからなり、ＡＴコマンドの第
１キャラクタを受信して保持する。ボーレートクロック
生成部１０７はデコーダ１０４からの分周データによ
り、コマンドを受信するボーレートクロックを生成し、
シフトレジスタ部１０６とＵＡＲＴ１０８に供給する。
ＵＡＲＴ１０８は調歩同期式シリアルデータであるＲＸ
Ｄ１００を送受信する送受信回路である。
【００１１】ＭＰＵ１０９はｉｎｄｉｃａｔｅ信号を解
析開始判断部１０１に出力して通信速度開始を指示し、
シフトレジスタ部１０６から第１キャラクタを入力して
「Ａ」を判断し、ＵＡＲＴ１０８から第２キャラクタ以
降の受信データを入力して解析する。解析開始判断部１
０１はＭＰＵ１０９からのｉｎｄｉｃａｔｅ信号のＯＮ
を速度測定開始指示として受け付け、あらかじめ監視し
ていたＲＸＤｌ００にスタートビット（Ｌまたは０）の
逆の論理（Ｈまたは１）が続く定常状態がシフトレジス
タクロックの１０周期分（スタート、ストップビット、
パリティビットの各１ビットとデータビットの７ビット
の合計１０ビットに相当）以上続けば、コマンドが発行
されていない状態であると判断して、速度解析部１０２
に対してｓｔａｒｔ信号をＯＮにし通信測度解析を開始
させる。
析開始判断部１０１に出力して通信速度開始を指示し、
シフトレジスタ部１０６から第１キャラクタを入力して
「Ａ」を判断し、ＵＡＲＴ１０８から第２キャラクタ以
降の受信データを入力して解析する。解析開始判断部１
０１はＭＰＵ１０９からのｉｎｄｉｃａｔｅ信号のＯＮ
を速度測定開始指示として受け付け、あらかじめ監視し
ていたＲＸＤｌ００にスタートビット（Ｌまたは０）の
逆の論理（Ｈまたは１）が続く定常状態がシフトレジス
タクロックの１０周期分（スタート、ストップビット、
パリティビットの各１ビットとデータビットの７ビット
の合計１０ビットに相当）以上続けば、コマンドが発行
されていない状態であると判断して、速度解析部１０２
に対してｓｔａｒｔ信号をＯＮにし通信測度解析を開始
させる。
【００１２】速度解析部１０２はｇａｔｅ信号をＯＦＦ
にし、ＲＸＤｌ００を監視しスタートビットを待つ。シ
リアルデータ制御部１０３はｇａｔｅ信号がＯＦＦの
間、ＵＡＲＴ１０８とＲＸＤｌ００を切り離すことによ
り速度設定前のＵＡＲＴ１０８が誤った通信速度でＡＴ
コマンドの第１キャラクタを受信することを防止する。
速度解析部１０２はＲＸＤｌ００にスタートビットが表
れたら内部のカウンタをスタートさせスタートビットの
時間を計測し、スタートビットが終了すると内部カウン
タを停止させｌｏａｄ信号をＯＮにし、ＭＰＵ１０９へ
速度測定終了割り込み信号を発行する。
にし、ＲＸＤｌ００を監視しスタートビットを待つ。シ
リアルデータ制御部１０３はｇａｔｅ信号がＯＦＦの
間、ＵＡＲＴ１０８とＲＸＤｌ００を切り離すことによ
り速度設定前のＵＡＲＴ１０８が誤った通信速度でＡＴ
コマンドの第１キャラクタを受信することを防止する。
速度解析部１０２はＲＸＤｌ００にスタートビットが表
れたら内部のカウンタをスタートさせスタートビットの
時間を計測し、スタートビットが終了すると内部カウン
タを停止させｌｏａｄ信号をＯＮにし、ＭＰＵ１０９へ
速度測定終了割り込み信号を発行する。
【００１３】速度データは速度解析部１０２のカウント
値より算出した速度の値と速度測定が失敗した場合にこ
れを知らせるエラービットとから成る。速度レジスタ１
０５はデコーダ１０４からの速度データを速度解析部１
０２からのｌｏａｄ信号がＯＮになったタイミングで保
持する。ボーレートクロック生成部１０７は速度解析部
１０２からのｌｏａｄ信号がＯＮになったタイミングで
デコーダ１０４の分周データをロードし、この分周デー
タに基づく新たなボーレートクロックを生成しＵＡＲＴ
１０８へ供給する。これによりＵＡＲＴ１０８は通信速
度に適合したクロックを絶えず供給される。またボーレ
ートクロック生成部１０７はシフトレジスタ部１０６に
ボーレートクロックと同じ周波数のシフトレジスタクロ
ックを８周期分供給する。
値より算出した速度の値と速度測定が失敗した場合にこ
れを知らせるエラービットとから成る。速度レジスタ１
０５はデコーダ１０４からの速度データを速度解析部１
０２からのｌｏａｄ信号がＯＮになったタイミングで保
持する。ボーレートクロック生成部１０７は速度解析部
１０２からのｌｏａｄ信号がＯＮになったタイミングで
デコーダ１０４の分周データをロードし、この分周デー
タに基づく新たなボーレートクロックを生成しＵＡＲＴ
１０８へ供給する。これによりＵＡＲＴ１０８は通信速
度に適合したクロックを絶えず供給される。またボーレ
ートクロック生成部１０７はシフトレジスタ部１０６に
ボーレートクロックと同じ周波数のシフトレジスタクロ
ックを８周期分供給する。
【００１４】シフトレジスタ部１０６はボーレートクロ
ック生成部１０７から供給されるシフトレジスタクロッ
クのタイミングでコマンドの第１キャラクタのスタート
ビットの次に始まるデータビットの７ビットとパリティ
ビットの８ビットを受信し、８ビットを終了したところ
で第１のキャラクタの受信終了信号をＯＮにしてＭＰＵ
１０９に割込みを発生させる。速度解析部１０２はこの
受信終了信号がＯＮになったらｇａｔｅ信号をＯＮにす
る。ｇａｔｅ信号がＯＮになるとＵＡＲＴ１０８にＲＸ
ＤｌＯ０が入力される。これによりＵＡＲＴ１０８は第
１キャラクタの影響を受けないので、ＡＴコマンドの第
２キャラクタおよびこれに続くキャラクタをＵＡＲＴ１
０８で確実に受信することができる。
ック生成部１０７から供給されるシフトレジスタクロッ
クのタイミングでコマンドの第１キャラクタのスタート
ビットの次に始まるデータビットの７ビットとパリティ
ビットの８ビットを受信し、８ビットを終了したところ
で第１のキャラクタの受信終了信号をＯＮにしてＭＰＵ
１０９に割込みを発生させる。速度解析部１０２はこの
受信終了信号がＯＮになったらｇａｔｅ信号をＯＮにす
る。ｇａｔｅ信号がＯＮになるとＵＡＲＴ１０８にＲＸ
ＤｌＯ０が入力される。これによりＵＡＲＴ１０８は第
１キャラクタの影響を受けないので、ＡＴコマンドの第
２キャラクタおよびこれに続くキャラクタをＵＡＲＴ１
０８で確実に受信することができる。
【００１５】ＵＡＲＴ１０８はボーレートクロック生成
部１０７から供給されるボーレートクロックでＲＸＤｌ
Ｏ０のＡＴコマンドの第２キャラクタ以降を順次受信
し、キャラクタ毎にＭＰＵ１０９に受信割り込みを発生
させる。ＭＰＵ１０９は速度解析部１０２からの速度測
定終了割り込み信号を受けると、速度レジスタ１０５の
速度データをリードし、エラービットより速度測定か成
功したか否かを判断し、成功した場合測定した結果の速
度の値を確認する。
部１０７から供給されるボーレートクロックでＲＸＤｌ
Ｏ０のＡＴコマンドの第２キャラクタ以降を順次受信
し、キャラクタ毎にＭＰＵ１０９に受信割り込みを発生
させる。ＭＰＵ１０９は速度解析部１０２からの速度測
定終了割り込み信号を受けると、速度レジスタ１０５の
速度データをリードし、エラービットより速度測定か成
功したか否かを判断し、成功した場合測定した結果の速
度の値を確認する。
【００１６】次に、ＭＰＵ１０９はシフトレジスタ部１
０６からの受信終了割込みを受けるとシフトレジスタ部
１０６よりコマンドの第１キャラクタとそのパリティビ
ットをリードし、キャラクタがＡまたはａであることを
確認する。速度測定がエラーになったとき、および第１
キャラクタがＡまたはａでないときはｉｎｄｉｃａｔｅ
信号を再びＯＮにして速度解析を初めからやり直す。Ａ
Ｔコマンドの第２キャラクタとこれに続くキャラクタは
ＵＡＲＴ１０８により受信する。ＭＰＵ１０９はＵＡＲ
Ｔ１０８からの受信割込みを受けた後、受信データをリ
ードし、第２ビットがＴまたはｔならば第１キャラクタ
のパリティビットと第２キャラクタのパリティビットか
ら、受信データのデータフォーマットを決定する。ＭＰ
Ｕ１０９はＵＡＲＴ１０８をこのデータフォーマットに
設定し、ＵＡＲＴ１８はＡＴコマンドの第３キャラクタ
とこれに続くキャラクタを順次受信する。
０６からの受信終了割込みを受けるとシフトレジスタ部
１０６よりコマンドの第１キャラクタとそのパリティビ
ットをリードし、キャラクタがＡまたはａであることを
確認する。速度測定がエラーになったとき、および第１
キャラクタがＡまたはａでないときはｉｎｄｉｃａｔｅ
信号を再びＯＮにして速度解析を初めからやり直す。Ａ
Ｔコマンドの第２キャラクタとこれに続くキャラクタは
ＵＡＲＴ１０８により受信する。ＭＰＵ１０９はＵＡＲ
Ｔ１０８からの受信割込みを受けた後、受信データをリ
ードし、第２ビットがＴまたはｔならば第１キャラクタ
のパリティビットと第２キャラクタのパリティビットか
ら、受信データのデータフォーマットを決定する。ＭＰ
Ｕ１０９はＵＡＲＴ１０８をこのデータフォーマットに
設定し、ＵＡＲＴ１８はＡＴコマンドの第３キャラクタ
とこれに続くキャラクタを順次受信する。
【００１７】上記した従来のＡＴコマンド解析装置は、
送受信手段（ＵＡＲＴ）１０８と制御手段（ＭＰＵ）１
０９に追加して、ＭＰＵ１０９の指示により通信速度を
解析する速度解析部１０２と、解析した通信速度により
ボーレートクロックを生成し、ＵＡＲＴ１０８に伝送
し、通信速度を知らせるボーレートクロック生成部１０
７と、このボーレートクロックを入力して第１キャラク
タを受信するシフトレジスタ１０６とを設け、通信速度
の解析、通信速度のＵＡＲＴ１０８への通知、第１キャ
ラクタの受信といった従来ＭＰＵ１０９が行っていた役
割を速度解析部１０２ボーレートクロック生成部１０
７、シフトレジスタ１０６などの周辺回路が全て行うよ
うにして、ＭＰＵ１０９の負担を軽減している。
送受信手段（ＵＡＲＴ）１０８と制御手段（ＭＰＵ）１
０９に追加して、ＭＰＵ１０９の指示により通信速度を
解析する速度解析部１０２と、解析した通信速度により
ボーレートクロックを生成し、ＵＡＲＴ１０８に伝送
し、通信速度を知らせるボーレートクロック生成部１０
７と、このボーレートクロックを入力して第１キャラク
タを受信するシフトレジスタ１０６とを設け、通信速度
の解析、通信速度のＵＡＲＴ１０８への通知、第１キャ
ラクタの受信といった従来ＭＰＵ１０９が行っていた役
割を速度解析部１０２ボーレートクロック生成部１０
７、シフトレジスタ１０６などの周辺回路が全て行うよ
うにして、ＭＰＵ１０９の負担を軽減している。
【００１８】
【発明が解決しようとする課題】上記したように、この
従来技術によれば、ＡＴコマンドを認識してモデムを制
御するＭＰＵの負担を軽減させるために、ハードにより
ボーレートの生成までをすべて行っている。
従来技術によれば、ＡＴコマンドを認識してモデムを制
御するＭＰＵの負担を軽減させるために、ハードにより
ボーレートの生成までをすべて行っている。
【００１９】このように通信速度が高速化されたこと
で、ＭＰＵによらない周辺ハード回路によるＡＴコマン
ドの速度解析とボーレートの設定を行う方法を取らざる
得ないが、サポートする速度は、３００〜２３０．５Ｋ
ｂｐｓまでの多くの速度をサポートしなければならず、
ＭＰＵのソフトを用いた制御方法に比べて、ＡＴコマン
ド解析のための回路制御やボーレートを決定するデコー
ド回路などが増え、回路も複雑になるとともに、規模も
大きくなる。
で、ＭＰＵによらない周辺ハード回路によるＡＴコマン
ドの速度解析とボーレートの設定を行う方法を取らざる
得ないが、サポートする速度は、３００〜２３０．５Ｋ
ｂｐｓまでの多くの速度をサポートしなければならず、
ＭＰＵのソフトを用いた制御方法に比べて、ＡＴコマン
ド解析のための回路制御やボーレートを決定するデコー
ド回路などが増え、回路も複雑になるとともに、規模も
大きくなる。
【００２０】また、ＵＡＲＴ１０８のボーレートは、ボ
ーレートクロック生成部１０７から出力されており、Ａ
Ｔコマンドの速度解析後にしか再設定されないようにな
っている。これでは、ＡＴコマンドを受信しない場合、
たとえば、電話のリングが来た場合モデムは、それを検
出すると、リングのキャラクタをＤＴＥへ送出する必要
がある。その場合、ＭＰＵ１０９は、内部パラメータで
設定されたボーレートにＵＡＲＴ１０８を設定して動作
させる必要があるが、それが上述した従来の方法ではで
きない。
ーレートクロック生成部１０７から出力されており、Ａ
Ｔコマンドの速度解析後にしか再設定されないようにな
っている。これでは、ＡＴコマンドを受信しない場合、
たとえば、電話のリングが来た場合モデムは、それを検
出すると、リングのキャラクタをＤＴＥへ送出する必要
がある。その場合、ＭＰＵ１０９は、内部パラメータで
設定されたボーレートにＵＡＲＴ１０８を設定して動作
させる必要があるが、それが上述した従来の方法ではで
きない。
【００２１】また、第１キャラクタは８ビットをサンプ
リングした後にキャラクタをＭＰＵがチェックするが、
これがＡ、ａで無い場合、次のキャラクタを第１キャラ
クタとして受信する必要があるが、高速度なデータの場
合、この判定がソフトの介在で遅れて、受信できない可
能性がある。また、非同期通信においては、ストップビ
ットのない不正フレームキャラクタが発生したとき、こ
の従来の技術では、ストップビットをチェックしていな
いためエラーであるキャラクタと認織できない。
リングした後にキャラクタをＭＰＵがチェックするが、
これがＡ、ａで無い場合、次のキャラクタを第１キャラ
クタとして受信する必要があるが、高速度なデータの場
合、この判定がソフトの介在で遅れて、受信できない可
能性がある。また、非同期通信においては、ストップビ
ットのない不正フレームキャラクタが発生したとき、こ
の従来の技術では、ストップビットをチェックしていな
いためエラーであるキャラクタと認織できない。
【００２２】この発明は、上述の問題点に鑑みてなされ
たもので、ＡＴコマンドの速度解析にあたり、周辺回路
の規模および複雑さを軽減することを目的とする。ま
た、第１キャラクタが“Ａ”、“ａ”以外であるエラー
を直ぐに検出できるエラー検出機能を強化することを目
的とする。
たもので、ＡＴコマンドの速度解析にあたり、周辺回路
の規模および複雑さを軽減することを目的とする。ま
た、第１キャラクタが“Ａ”、“ａ”以外であるエラー
を直ぐに検出できるエラー検出機能を強化することを目
的とする。
【００２３】さらに、この発明は、ＡＴコマンドの速度
解析に使用する回路をモデムの別の機能を実現する回路
にも適用できるようにして、全体の回路規模の増大を防
ぐことを目的とする。
解析に使用する回路をモデムの別の機能を実現する回路
にも適用できるようにして、全体の回路規模の増大を防
ぐことを目的とする。
【００２４】
【課題を解決するための手段】この発明のＡＴコマンド
解析装置は、ＤＴＥからの調歩同期式シリアルデータを
ボーレートクロックに基づいて受信する送受信手段と、
前記送受信手段の受信データを解析する制御手段と、前
記制御手段の指示により前記送受信手段に出力するボー
レートクロックを生成するボーレート生成手段と、前記
制御手段からの指示に基づきＤＴＥから送出されるＡＴ
コマンドの第１キャラクタのスタートビットの幅を計測
する計測手段と、前記計測手段の結果を受けて第１キャ
ラクタのサンプリングするクロックを生成するための分
周データを出力するとともに前記スタートビットがあら
かじめ設定された以上の速度であればそのことを示すフ
ラグを出力する速度解析手段と、前記フラグの有無によ
り前記速度解析手段或いは前記制御手段からの分周デー
タを選択しサンプリングクロックを生成するサンプリン
グクロック生成手段と、前記フラグもしくは前記制御手
段の指示により前記サンプリングクロック生成手段から
のクロックに基づいて第１キャラクタのスタートビット
に続くデータ受信して保持し前記制御手段に送出するシ
フトレジスタ部と、を具備することを特徴とする。
解析装置は、ＤＴＥからの調歩同期式シリアルデータを
ボーレートクロックに基づいて受信する送受信手段と、
前記送受信手段の受信データを解析する制御手段と、前
記制御手段の指示により前記送受信手段に出力するボー
レートクロックを生成するボーレート生成手段と、前記
制御手段からの指示に基づきＤＴＥから送出されるＡＴ
コマンドの第１キャラクタのスタートビットの幅を計測
する計測手段と、前記計測手段の結果を受けて第１キャ
ラクタのサンプリングするクロックを生成するための分
周データを出力するとともに前記スタートビットがあら
かじめ設定された以上の速度であればそのことを示すフ
ラグを出力する速度解析手段と、前記フラグの有無によ
り前記速度解析手段或いは前記制御手段からの分周デー
タを選択しサンプリングクロックを生成するサンプリン
グクロック生成手段と、前記フラグもしくは前記制御手
段の指示により前記サンプリングクロック生成手段から
のクロックに基づいて第１キャラクタのスタートビット
に続くデータ受信して保持し前記制御手段に送出するシ
フトレジスタ部と、を具備することを特徴とする。
【００２５】上記したシフトレジスタ部は、第１キャラ
クタが“Ａ”、“ａ”（１６進表示で４１Ｈもしくは６
１Ｈ）であることかどうかをビットをサンプルする毎に
チェックし、異なったビットをサンプルした場合にはサ
ンプル動作を中止し、エラーを表すフラグを前記制御手
段へ出力するように構成すると良い。
クタが“Ａ”、“ａ”（１６進表示で４１Ｈもしくは６
１Ｈ）であることかどうかをビットをサンプルする毎に
チェックし、異なったビットをサンプルした場合にはサ
ンプル動作を中止し、エラーを表すフラグを前記制御手
段へ出力するように構成すると良い。
【００２６】また、上記のシフトレジスタ部は、スター
トビットに続くビットをサンプリングする前にそのビッ
トがハイからローへ変化した場合にはサンプル動作を中
止し、エラーを表すフラグを前記制御手段へ出力するよ
うに構成すると良い。
トビットに続くビットをサンプリングする前にそのビッ
トがハイからローへ変化した場合にはサンプル動作を中
止し、エラーを表すフラグを前記制御手段へ出力するよ
うに構成すると良い。
【００２７】更に、上記のシフトレジスタ部は、スター
トビットに続く８ビットをサンプリングした後に続くス
トップビットをサンプルし、その結果ストップビットが
検出できなければエラーを表すフラグを前記制御手段へ
出力するように構成すると良い。
トビットに続く８ビットをサンプリングした後に続くス
トップビットをサンプルし、その結果ストップビットが
検出できなければエラーを表すフラグを前記制御手段へ
出力するように構成すると良い。
【００２８】また、この発明は、前記シフトレジスタ部
にクロックを供給するクロック生成手段は１ショットパ
ルス出力動作モードを持ち、前記制御手段の指示により
クロック生成モードと１ショットパルス出力動作モード
が変更でき１ショットパルスを前記制御手段の割込み信
号として出力するように構成することができる。
にクロックを供給するクロック生成手段は１ショットパ
ルス出力動作モードを持ち、前記制御手段の指示により
クロック生成モードと１ショットパルス出力動作モード
が変更でき１ショットパルスを前記制御手段の割込み信
号として出力するように構成することができる。
【００２９】上記したように、この発明のＡＴコマンド
解析装置では、ＡＴコマンドの速度解析後の送受信手段
（ＵＡＲＴ）のボーレート設定などは制御手段（ＭＰ
Ｕ）が行い、スタートビットの幅を測定したカウント値
を基に、ＡＴコマンドの第１キャラクタをサンプリング
するためのクロック速度を決定する部分は、周辺回路に
よる自動設定と制御手段（ＭＰＵ）による設定とを用意
し、ＡＴコマンドの速度によりどちらかが選択される。
解析装置では、ＡＴコマンドの速度解析後の送受信手段
（ＵＡＲＴ）のボーレート設定などは制御手段（ＭＰ
Ｕ）が行い、スタートビットの幅を測定したカウント値
を基に、ＡＴコマンドの第１キャラクタをサンプリング
するためのクロック速度を決定する部分は、周辺回路に
よる自動設定と制御手段（ＭＰＵ）による設定とを用意
し、ＡＴコマンドの速度によりどちらかが選択される。
【００３０】この発明によれば、従来すべてを回路制御
で行ってきた方法から、制御手段（ＭＰＵ）のソフトに
よる制御で十分に間に合う低速のＡＴコマンドの速度解
析とその後のクロック生成の設定は制御手段（ＭＰＵ）
のソフトで行い、制御手段（ＭＰＵ）ソフトで制御でき
ない高速のＡＴコマンドの速度解析やクロック生成の設
定は周辺回路により行うこととし、全体の回路規模や複
雑さを軽減することができる。
で行ってきた方法から、制御手段（ＭＰＵ）のソフトに
よる制御で十分に間に合う低速のＡＴコマンドの速度解
析とその後のクロック生成の設定は制御手段（ＭＰＵ）
のソフトで行い、制御手段（ＭＰＵ）ソフトで制御でき
ない高速のＡＴコマンドの速度解析やクロック生成の設
定は周辺回路により行うこととし、全体の回路規模や複
雑さを軽減することができる。
【００３１】 〔発明の詳細な説明〕以下、この発明の実施の形態につ
き図に従い説明する。図１は、この発明の実施の形態に
係るＡＴコマンド解析装置を示すブロック図である。
き図に従い説明する。図１は、この発明の実施の形態に
係るＡＴコマンド解析装置を示すブロック図である。
【００３２】この実施の形態においては、第１カウンタ
１、第２カウンタ３及びボーレート生成部８は、クロッ
ク周波数３．６８６４ＭＨｚで動作している。
１、第２カウンタ３及びボーレート生成部８は、クロッ
ク周波数３．６８６４ＭＨｚで動作している。
【００３３】計測手段としての第１カウンタ１は、ＲＸ
Ｄ１０（シリアルライン）の受信データからＡＴコマン
ドの第１キャラクタのスタートビットのロー期間の幅を
計測するカウンタであり、ＲＸＤ１０が立ち下がってか
らのロー期間をカウントし、そのカウント値をＭＰＵデ
ータバスとデコーダ２に出力し、ＭＰＵ９に対してはカ
ウント終了の割り込み信号を出力する。最も高いボーレ
ートの２３０．４Ｋｂｐｓの場合、第１カウンタ１のス
タートビットのカウンタ値は１０Ｈとなるが周波数誤差
の許容範囲を考えると ０ＦＨ〜１１Ｈまで変化する可
能性がある。また、使用する回路の立ち上がり、立ち下
がりの特性や回路遅延などの諸条件を考えた場合そのカ
ウント値の範囲を０ＥＨ〜１２Ｈまで変化すると考えて
おく必要がある。
Ｄ１０（シリアルライン）の受信データからＡＴコマン
ドの第１キャラクタのスタートビットのロー期間の幅を
計測するカウンタであり、ＲＸＤ１０が立ち下がってか
らのロー期間をカウントし、そのカウント値をＭＰＵデ
ータバスとデコーダ２に出力し、ＭＰＵ９に対してはカ
ウント終了の割り込み信号を出力する。最も高いボーレ
ートの２３０．４Ｋｂｐｓの場合、第１カウンタ１のス
タートビットのカウンタ値は１０Ｈとなるが周波数誤差
の許容範囲を考えると ０ＦＨ〜１１Ｈまで変化する可
能性がある。また、使用する回路の立ち上がり、立ち下
がりの特性や回路遅延などの諸条件を考えた場合そのカ
ウント値の範囲を０ＥＨ〜１２Ｈまで変化すると考えて
おく必要がある。
【００３４】速度解析手段としてのデコーダ２は第１カ
ウンタ１のカウント値が６ＦＨ以下のカウント値であれ
ば高速度フラグをセットし、そのカウント値からサンプ
リングクロックを発生させるための分周データを出力す
る。分周データは、受信データのボーレートに最も近い
サポートボーレートの倍のクロックを生成するための分
周データとなる。
ウンタ１のカウント値が６ＦＨ以下のカウント値であれ
ば高速度フラグをセットし、そのカウント値からサンプ
リングクロックを発生させるための分周データを出力す
る。分周データは、受信データのボーレートに最も近い
サポートボーレートの倍のクロックを生成するための分
周データとなる。
【００３５】また、デーコーダ２は、カウント値が０Ｅ
Ｈ〜１２Ｈの範囲にあれば、２３０．４Ｋｂｐｓの倍の
周波数を生成するため０８Ｈを出力するように、ある範
囲に値があればその値を一定の値に丸めて出力する丸め
機能を持っている。ある範囲に値がある時に一定の値を
出力するには、丸め機能以外にテーブルを使用する方法
も考えられる。この実施の形態では、カウンタ値に＋６
を行いその値の下位３ビットを０にし、そのデータを１
／２することで丸めを行っている。この丸め方法の場
合、テーブル参照に比べて回路量が少なく容易に実現で
きる利点がある。上記の例では、カウント値がＯＡＨ〜
１９Ｈであれば、０８Ｈが出力され、２３０．４Ｋｂｐ
ｓの倍の周波数のクロックに分周する値となる。また、
カウンタ値が５ＡＨ〜６９Ｈの時には８０Ｈ（４８）が
出力され、３８．４Ｋｂｐｓの倍の周波数のクロックに
分周する値となる。尚、３．６８６４ＭＨｚを４８分周
すると７６．８ＫＨｚとなる。
Ｈ〜１２Ｈの範囲にあれば、２３０．４Ｋｂｐｓの倍の
周波数を生成するため０８Ｈを出力するように、ある範
囲に値があればその値を一定の値に丸めて出力する丸め
機能を持っている。ある範囲に値がある時に一定の値を
出力するには、丸め機能以外にテーブルを使用する方法
も考えられる。この実施の形態では、カウンタ値に＋６
を行いその値の下位３ビットを０にし、そのデータを１
／２することで丸めを行っている。この丸め方法の場
合、テーブル参照に比べて回路量が少なく容易に実現で
きる利点がある。上記の例では、カウント値がＯＡＨ〜
１９Ｈであれば、０８Ｈが出力され、２３０．４Ｋｂｐ
ｓの倍の周波数のクロックに分周する値となる。また、
カウンタ値が５ＡＨ〜６９Ｈの時には８０Ｈ（４８）が
出力され、３８．４Ｋｂｐｓの倍の周波数のクロックに
分周する値となる。尚、３．６８６４ＭＨｚを４８分周
すると７６．８ＫＨｚとなる。
【００３６】一方、１９．２Ｋｂｐｓの低速度の場合、
第１カウンタ１のカウント値が６ＦＨを越えるため、高
速度フラグはセットされない。また、低速度の場合の丸
め処理は、許容誤差に対応していないため、分周データ
として使用できない。全サポートボーレートまでを対象
としたデコーダ回路は当然可能であるが、回路が複雑お
よび大きくなることは避けれない。
第１カウンタ１のカウント値が６ＦＨを越えるため、高
速度フラグはセットされない。また、低速度の場合の丸
め処理は、許容誤差に対応していないため、分周データ
として使用できない。全サポートボーレートまでを対象
としたデコーダ回路は当然可能であるが、回路が複雑お
よび大きくなることは避けれない。
【００３７】サンプリングクロック生成手段としての第
２カウンタ３は、上記したようにクロック周波数３．６
８６４ＭＨｚで動作しており、第１カウンタ１からのカ
ウント終了信号が来て、デコーダ２からの高速度フラグ
がセットされているとデコーダ２からの分周データをロ
ードし、自動的に動作し、クロックを分周する。分周さ
れたクロックは、結果的に、測定したボーレートの速度
の２倍のクロックとなる。２倍のクロックを出力させる
のは、フリップフロツプ４で２分周し、受信データのビ
ットの中心でサンプリングするためのクロックを作成す
るためである。受信データ速度は、前述したように、そ
の周波数の許容誤差があるため、受信ビットの端方でサ
ンプリングすると８ビットサンプリングしていく間に受
信周波数とサンプリング周波数との誤差が蓄積して誤っ
た位置でサンプリングする可能性がある。そのため、サ
ンプリングの位置はなるべくビットの中心で行う必要が
あるためである。
２カウンタ３は、上記したようにクロック周波数３．６
８６４ＭＨｚで動作しており、第１カウンタ１からのカ
ウント終了信号が来て、デコーダ２からの高速度フラグ
がセットされているとデコーダ２からの分周データをロ
ードし、自動的に動作し、クロックを分周する。分周さ
れたクロックは、結果的に、測定したボーレートの速度
の２倍のクロックとなる。２倍のクロックを出力させる
のは、フリップフロツプ４で２分周し、受信データのビ
ットの中心でサンプリングするためのクロックを作成す
るためである。受信データ速度は、前述したように、そ
の周波数の許容誤差があるため、受信ビットの端方でサ
ンプリングすると８ビットサンプリングしていく間に受
信周波数とサンプリング周波数との誤差が蓄積して誤っ
た位置でサンプリングする可能性がある。そのため、サ
ンプリングの位置はなるべくビットの中心で行う必要が
あるためである。
【００３８】もし、デコーダ２からの速度フラグがセッ
トされていなければ、第２カウンタ３は動作せず、制御
手段（ＭＰＵ）９からの指示で分周データが設定され、
動作を開始する。フリップフロツプ４は、第２カウンタ
３からの分周クロックを１／２に分周してシフトレジス
タ５のサンプルクロックを出力する。
トされていなければ、第２カウンタ３は動作せず、制御
手段（ＭＰＵ）９からの指示で分周データが設定され、
動作を開始する。フリップフロツプ４は、第２カウンタ
３からの分周クロックを１／２に分周してシフトレジス
タ５のサンプルクロックを出力する。
【００３９】図２に受信データ、第２カウンタ３の出力
とフリップフロツプ４の出力タイミングを示す。
とフリップフロツプ４の出力タイミングを示す。
【００４０】この図２に示すように、第２カウンタ３か
らの分周クロックがフリップフロップ４により分周さ
れ、その出力がシフトレジスタ５のサンプルクロックと
して与えられ、シフトレジスタ５にＲＸＤ１０ラインの
信号をサンプリングする。
らの分周クロックがフリップフロップ４により分周さ
れ、その出力がシフトレジスタ５のサンプルクロックと
して与えられ、シフトレジスタ５にＲＸＤ１０ラインの
信号をサンプリングする。
【００４１】第２カウンタ３は、通常の分周カウントモ
ードと指定カウント値をカウントした後に１ショットパ
ルスを出力する１ショットパルス出力モードの２つの動
作モードを持っている。ＡＴコマンドの解析を行う場合
は、ＭＰＵ９は、クロックを分周する動作モードに設定
し、その後のＡＴコマンドのコマンド処理動作を行う場
合には、１ショットパルス動作モードにすることによ
り、第２カウンタ３を他の目的に使用することが出来
る。たとえば、パルスダイヤリング処理は、パルスのデ
ューティを正確に保つ必要があるため、１ショットパル
ス動作にて割り込み信号を出力させ、オンフック、オフ
フックの時間管理を行うことが可能となる。
ードと指定カウント値をカウントした後に１ショットパ
ルスを出力する１ショットパルス出力モードの２つの動
作モードを持っている。ＡＴコマンドの解析を行う場合
は、ＭＰＵ９は、クロックを分周する動作モードに設定
し、その後のＡＴコマンドのコマンド処理動作を行う場
合には、１ショットパルス動作モードにすることによ
り、第２カウンタ３を他の目的に使用することが出来
る。たとえば、パルスダイヤリング処理は、パルスのデ
ューティを正確に保つ必要があるため、１ショットパル
ス動作にて割り込み信号を出力させ、オンフック、オフ
フックの時間管理を行うことが可能となる。
【００４２】シフトレジスタ５は、ＲＸＤ１０ラインの
信号をフリップフロツプ４からのサンプルクロックで８
ビットのデータとしてサンプリングしデータを保持す
る。また、ビット毎に”Ａ”、”ａ”が，（１６進表示
で４１Ｈもしくは６１Ｈ）のキャラクタかどうかをチェ
ックし、もし、ビットが異なっていればサンプリングを
中止しエラーフラグをセットする。例えば、図４に示す
ように、シフトレジスタ５にサンプリングされるデータ
のビット２が１と認識すると、ビットが異なっているの
で、キャラクタエラーと判断し、エラー（ＥＥＲＲ）ビ
ットをセットし、エラーフラグをＭＰＵ９に与える。ま
た、この動作と同時に、割り込み信号（ＡＳＰＩＮＴ）
を出力し、ＭＰＵ９に割り込み信号を与え、シフト動作
を停止させる。
信号をフリップフロツプ４からのサンプルクロックで８
ビットのデータとしてサンプリングしデータを保持す
る。また、ビット毎に”Ａ”、”ａ”が，（１６進表示
で４１Ｈもしくは６１Ｈ）のキャラクタかどうかをチェ
ックし、もし、ビットが異なっていればサンプリングを
中止しエラーフラグをセットする。例えば、図４に示す
ように、シフトレジスタ５にサンプリングされるデータ
のビット２が１と認識すると、ビットが異なっているの
で、キャラクタエラーと判断し、エラー（ＥＥＲＲ）ビ
ットをセットし、エラーフラグをＭＰＵ９に与える。ま
た、この動作と同時に、割り込み信号（ＡＳＰＩＮＴ）
を出力し、ＭＰＵ９に割り込み信号を与え、シフト動作
を停止させる。
【００４３】また、シフトレジスタ５は、第２カウンタ
からの出力に基づく最初のサンプルクロックが到達する
前に受信信号がハイレベルからローレベルへ変化すると
エラーフラグをセットし、サンプリングを中止する。即
ち、最初のサンプリングクロックが来る前に、ＲＸＤ１
０のラインが変化することは正常動作ではないので、図
５に示すように、サンプリングクロックが来る前に、Ｒ
ＸＤライン１０がローに変化すると、エラー（ＤＬＩＮ
Ｅ）ビットし、エラーフラグをＭＰＵ９に与える。ま
た、この動作と同時に、割り込み信号（ＡＳＰＩＮＴ）
を出力し、ＭＰＵ９に割り込み信号を与え、シフト動作
を停止させる。
からの出力に基づく最初のサンプルクロックが到達する
前に受信信号がハイレベルからローレベルへ変化すると
エラーフラグをセットし、サンプリングを中止する。即
ち、最初のサンプリングクロックが来る前に、ＲＸＤ１
０のラインが変化することは正常動作ではないので、図
５に示すように、サンプリングクロックが来る前に、Ｒ
ＸＤライン１０がローに変化すると、エラー（ＤＬＩＮ
Ｅ）ビットし、エラーフラグをＭＰＵ９に与える。ま
た、この動作と同時に、割り込み信号（ＡＳＰＩＮＴ）
を出力し、ＭＰＵ９に割り込み信号を与え、シフト動作
を停止させる。
【００４４】更に、シフトレジスタ５は、８ビットのサ
ンプリングが終了した後のストップビットをチェック
し、もし、ストップビットが検出されなければエラーと
して同様の処理を行う。サンプリングが終了（エラーで
の終了も含む）すれば、ＭＰＵ９に対して割り込み信号
を出力する。
ンプリングが終了した後のストップビットをチェック
し、もし、ストップビットが検出されなければエラーと
して同様の処理を行う。サンプリングが終了（エラーで
の終了も含む）すれば、ＭＰＵ９に対して割り込み信号
を出力する。
【００４５】受信開始制御回路（ＵＡＲＴ）７は、高速
度フラグがセットされている場合は、サンプリング終了
割り込み信号発生時にシフトレジスタ５からのエラーフ
ラグがセットされていなければＵＡＲＴ６の受信動作を
イネーブルにする。もし、高速度フラグがセットされて
いなければ、ＭＰＵ９からの受信開始指示でＵＡＲＴ６
は受信イネーブルとなる。
度フラグがセットされている場合は、サンプリング終了
割り込み信号発生時にシフトレジスタ５からのエラーフ
ラグがセットされていなければＵＡＲＴ６の受信動作を
イネーブルにする。もし、高速度フラグがセットされて
いなければ、ＭＰＵ９からの受信開始指示でＵＡＲＴ６
は受信イネーブルとなる。
【００４６】ボーレート生成部８は、ＭＰＵ９の指示の
みによりボーレートを生成し、ＵＡＲＴ６に供給する。
これは、ボーレートはＡＴコマンドの第１キャラクタを
サンプリング終了までに設定すればよいので、ＭＰＵ９
の割り込み処理で十分に対応できる。そのため、デコー
ダ２はボーレートデータを出力する必要はないため、回
路規模は、従来のものより小さくできる。
みによりボーレートを生成し、ＵＡＲＴ６に供給する。
これは、ボーレートはＡＴコマンドの第１キャラクタを
サンプリング終了までに設定すればよいので、ＭＰＵ９
の割り込み処理で十分に対応できる。そのため、デコー
ダ２はボーレートデータを出力する必要はないため、回
路規模は、従来のものより小さくできる。
【００４７】上記したＵＡＲＴ６は、ＲＸＤ１０からＡ
Ｔコマンドの第２キャラクタ以降を受信開始制御回路７
もしくはＭＰＵ９からの指示により受信開始する。
Ｔコマンドの第２キャラクタ以降を受信開始制御回路７
もしくはＭＰＵ９からの指示により受信開始する。
【００４８】実際の動作を図３を参照してＡＴコマンド
の速度が高速（１９．２Ｋｂｐｓ〜２３０．４Ｋｂｐ
ｓ）の場合とそれ以下の速度の場合とで説明を行う。図
３は正常に動作を行ったときの状態を示すタイミングチ
ャートである。
の速度が高速（１９．２Ｋｂｐｓ〜２３０．４Ｋｂｐ
ｓ）の場合とそれ以下の速度の場合とで説明を行う。図
３は正常に動作を行ったときの状態を示すタイミングチ
ャートである。
【００４９】まず、高速度の場合につき説明する。ＭＰ
Ｕ９は、第１カウンタ１、第２カウンタ３などの回路を
初期設定しておき、カウント１に対してカウントの開始
を指示する。第１カウンタ１は、ＲＸＤ１０のデータを
チェックし、スタートビットの幅をカウントし、カウン
タ値とカウント終了信号を出力する。デコーダ２は、第
１カウンタ１からのカウント値から分周データを出力
し、高速フラグをセットする。図３に示す例において
は、デコーダ３より１．８４３２ＭＨｚの分周データが
出力され、第２カウンタ３のカウンタ値が０００８の場
合である。
Ｕ９は、第１カウンタ１、第２カウンタ３などの回路を
初期設定しておき、カウント１に対してカウントの開始
を指示する。第１カウンタ１は、ＲＸＤ１０のデータを
チェックし、スタートビットの幅をカウントし、カウン
タ値とカウント終了信号を出力する。デコーダ２は、第
１カウンタ１からのカウント値から分周データを出力
し、高速フラグをセットする。図３に示す例において
は、デコーダ３より１．８４３２ＭＨｚの分周データが
出力され、第２カウンタ３のカウンタ値が０００８の場
合である。
【００５０】第２カウンタ３は、高速度フラグがセット
されているため、デコーダ２からの分周データを自動的
にロードし、分周動作を行い、分周クロックをフリップ
フロップ４に出力する。そして、フリップフロツプ４に
て２分周されたサンプルクロックがシフトレジスタ５に
出力される。
されているため、デコーダ２からの分周データを自動的
にロードし、分周動作を行い、分周クロックをフリップ
フロップ４に出力する。そして、フリップフロツプ４に
て２分周されたサンプルクロックがシフトレジスタ５に
出力される。
【００５１】シフトレジスタ５は、受信データ８ビット
をサンプリングし、ストップビットを検出すると、ＣＥ
ＮＤビットをセットし、サンプリング動作を停止し、そ
の結果をシフトレジスタ５に格納する。図３の例では、
シフトレジスタ５は４１Ｈとなる。そして、次のシフト
クロック、図３の例では、９発目のシフトクロック時点
でＲＸＤ１０がハイの場合にはサンプリング終了信号
（ＳＦＥＮＤ）をセットし、ＭＰＵ９へサンプル終了信
号を出力する。尚、もし、ＲＸＤ１０がローであれば、
以降のシフトクロックでＲＸＤ１０のハイがサンプリン
グされるまで、サンプリング終了信号はセットされな
い。
をサンプリングし、ストップビットを検出すると、ＣＥ
ＮＤビットをセットし、サンプリング動作を停止し、そ
の結果をシフトレジスタ５に格納する。図３の例では、
シフトレジスタ５は４１Ｈとなる。そして、次のシフト
クロック、図３の例では、９発目のシフトクロック時点
でＲＸＤ１０がハイの場合にはサンプリング終了信号
（ＳＦＥＮＤ）をセットし、ＭＰＵ９へサンプル終了信
号を出力する。尚、もし、ＲＸＤ１０がローであれば、
以降のシフトクロックでＲＸＤ１０のハイがサンプリン
グされるまで、サンプリング終了信号はセットされな
い。
【００５２】受信開始制御回路７は、高速度フラグがセ
ットされて、サンプリング終了信号が出力され、サンプ
リングのエラーがない場合ＵＡＲＴ６の受信開始動作を
イネーブルにする。
ットされて、サンプリング終了信号が出力され、サンプ
リングのエラーがない場合ＵＡＲＴ６の受信開始動作を
イネーブルにする。
【００５３】ＭＰＵ９は、第１カウンタ１からのカウン
ト終了の割り込み信号を受けると、割り込みルーチンの
中で高速度フラグがセットされているかどうかをチェッ
クする。セットされていれば、第１カウンタ１のカウン
ト値からボーレートを判定し、ボーレート生成部８にボ
ーレートを設定し、ＵＡＲＴ６に対してボーレートクロ
ックを供給する。シフトレジスタ５からのサンプリング
終了の割り込み信号を受け取ると、割り込みルーチンの
中でサンプリングのエラーフラグがセットされていない
場合、正常に終わったことを確認する。もし、エラーが
発生していた場合には、初期設定を再度行い、ＡＴコマ
ンドの第１キャラクタを待つ。
ト終了の割り込み信号を受けると、割り込みルーチンの
中で高速度フラグがセットされているかどうかをチェッ
クする。セットされていれば、第１カウンタ１のカウン
ト値からボーレートを判定し、ボーレート生成部８にボ
ーレートを設定し、ＵＡＲＴ６に対してボーレートクロ
ックを供給する。シフトレジスタ５からのサンプリング
終了の割り込み信号を受け取ると、割り込みルーチンの
中でサンプリングのエラーフラグがセットされていない
場合、正常に終わったことを確認する。もし、エラーが
発生していた場合には、初期設定を再度行い、ＡＴコマ
ンドの第１キャラクタを待つ。
【００５４】次に、低速度の場合につき説明する。ＭＰ
Ｕ９は、第１カウンタ１、第２カウンタ３などの回路を
初期設定しておき、第１カウンタ１に対してカウントの
開始を指示する。第１カウンタ１は、ＲＸＤ１０のデー
タをチェックし、スタートビットの幅をカウントしてカ
ウンタ値とカウント終了の割り込み信号を出力する。デ
コーダ２は、第１カウンタ１からのカウント値から分周
データを出力し、高速フラグをセットしない。第２カウ
ンタ３は、高速度フラグがセットされていないため、動
作は行わず、ＭＰＵ９からの指示による分周データで分
周動作を行う。ＭＰＵ９からの分周データに基づきフリ
ップフロツプ４を通してシフトレジスタ５のサンプリン
グクロックが出力される。レジスタ５は、受信データ８
ビットをサンプリングし、ストップビットを検出すると
サンプリング動作を停止し、サンプリング終了信号をＭ
ＰＵ９へ出力する。受信開始制御回路７は、高速度フラ
グがセットされていないため動作しない。
Ｕ９は、第１カウンタ１、第２カウンタ３などの回路を
初期設定しておき、第１カウンタ１に対してカウントの
開始を指示する。第１カウンタ１は、ＲＸＤ１０のデー
タをチェックし、スタートビットの幅をカウントしてカ
ウンタ値とカウント終了の割り込み信号を出力する。デ
コーダ２は、第１カウンタ１からのカウント値から分周
データを出力し、高速フラグをセットしない。第２カウ
ンタ３は、高速度フラグがセットされていないため、動
作は行わず、ＭＰＵ９からの指示による分周データで分
周動作を行う。ＭＰＵ９からの分周データに基づきフリ
ップフロツプ４を通してシフトレジスタ５のサンプリン
グクロックが出力される。レジスタ５は、受信データ８
ビットをサンプリングし、ストップビットを検出すると
サンプリング動作を停止し、サンプリング終了信号をＭ
ＰＵ９へ出力する。受信開始制御回路７は、高速度フラ
グがセットされていないため動作しない。
【００５５】ＭＰＵ９は、第１カウンタ１からのカウン
ト終了の割り込み信号を受けると、割り込みルーチンの
中で高速度フラグがセットされているかどうかをチェッ
クする。低速度の場合には、フラグは、セットされてい
ないため、第１カウンタ１のカウンタ値からボーレート
を判定し、第２カウンタ３へＭＰＵ９から分周データを
設定し、動作開始を指示する。また、ボーレート生成部
８にボーレートを設定し、ＵＡＲＴ６に対してボーレー
トクロックを供給する。シフトレジスタ５からのサンプ
リング終了の割り込み信号を受け取ると、割り込みルー
チンの中でサンプリングのエラーフラグがセットされて
いない場合、正常に終わったことを確認したらＵＡＲＴ
６の受信開始をイネーブルにする。もし、エラーが発生
していた場合には、初期設定を再度行い、ＡＴコマンド
の第１キャラクタを待つ。
ト終了の割り込み信号を受けると、割り込みルーチンの
中で高速度フラグがセットされているかどうかをチェッ
クする。低速度の場合には、フラグは、セットされてい
ないため、第１カウンタ１のカウンタ値からボーレート
を判定し、第２カウンタ３へＭＰＵ９から分周データを
設定し、動作開始を指示する。また、ボーレート生成部
８にボーレートを設定し、ＵＡＲＴ６に対してボーレー
トクロックを供給する。シフトレジスタ５からのサンプ
リング終了の割り込み信号を受け取ると、割り込みルー
チンの中でサンプリングのエラーフラグがセットされて
いない場合、正常に終わったことを確認したらＵＡＲＴ
６の受信開始をイネーブルにする。もし、エラーが発生
していた場合には、初期設定を再度行い、ＡＴコマンド
の第１キャラクタを待つ。
【００５６】
【発明の効果】以上説明したように、この発明によれ
ば、ＡＴコマンドの速度に応じて周辺回路により動作す
るモードと制御手段（ＭＰＵ）のソフトが制御するモー
ドの２つを備えることにより、すべてを回路により行う
場合に比べて全体の回路規模および複雑さを軽減でき
る。
ば、ＡＴコマンドの速度に応じて周辺回路により動作す
るモードと制御手段（ＭＰＵ）のソフトが制御するモー
ドの２つを備えることにより、すべてを回路により行う
場合に比べて全体の回路規模および複雑さを軽減でき
る。
【００５７】また、デコーダからの分周データは、一部
の高速度をサポートするボーレートのみに対応したもの
でよいため簡易な丸め回路で実現することができ回路規
模を軽減できる。
の高速度をサポートするボーレートのみに対応したもの
でよいため簡易な丸め回路で実現することができ回路規
模を軽減できる。
【００５８】さらに、ＡＴコマンド解析時のみに使用す
るカウンタは、他の動作モードを持たせることにより、
ＡＴコマンドのコマンド処理には同じカウンタを異なっ
た動作モードで使用することができ、全体の回路規模の
軽減が可能となる。
るカウンタは、他の動作モードを持たせることにより、
ＡＴコマンドのコマンド処理には同じカウンタを異なっ
た動作モードで使用することができ、全体の回路規模の
軽減が可能となる。
【００５９】また、この発明は、サンプリング時のエラ
ーチェックもビットごとに行うため８ビットサンプリン
グを行っている間にできるため、エラー発生の場合に
は、次のキャラクタ受信のための準備が無駄なくでき
る。しかも従来技術では、ストップビットがないキャラ
クタのエラー処理がなかったが、このようなエラーキャ
ラクタの検出も可能となり、不正キャラクタの誤受信動
作が減少する。
ーチェックもビットごとに行うため８ビットサンプリン
グを行っている間にできるため、エラー発生の場合に
は、次のキャラクタ受信のための準備が無駄なくでき
る。しかも従来技術では、ストップビットがないキャラ
クタのエラー処理がなかったが、このようなエラーキャ
ラクタの検出も可能となり、不正キャラクタの誤受信動
作が減少する。
【図１】この発明の実施の形態にかかるＡＴコマンド解
析装置の構成を示すブロック図である。
析装置の構成を示すブロック図である。
【図２】この発明における受信データ、第２カウンタと
フリップフロップの出力タイミングを示すタイミングチ
ャートである。
フリップフロップの出力タイミングを示すタイミングチ
ャートである。
【図３】この発明の実施の形態にかかるＡＴコマンド解
析装置の正常動作のときのタイミングチャートである。
析装置の正常動作のときのタイミングチャートである。
【図４】この発明の実施の形態にかかるＡＴコマンド解
析装置のキャラクターエラーのときのタイミングチャー
トである。
析装置のキャラクターエラーのときのタイミングチャー
トである。
【図５】この発明の実施の形態にかかるＡＴコマンド解
析装置のライン変化を検出したエラーのときのタイミン
グチャートである。
析装置のライン変化を検出したエラーのときのタイミン
グチャートである。
【図６】従来のＡＴコマンド解析装置の構成を示すブロ
ック図である。
ック図である。
【図７】ＡＴコマンドの通信パラメータを示す図であ
る。
る。
１ 第１カウンタ ２ デコーダ ３ 第２カウンタ ４ フリップフロップ ５ シフトレジスタ ６ ＵＡＲＴ ７ 受信開始制御回路 ８ ボーレート生成部 ９ ＭＰＵ １０ ＲＸＤ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木下 泉 東京都大田区中馬込１丁目３番６号 株式 会社リコー内 Ｆターム(参考） 5K034 AA11 FF13 HH02 HH03 HH07 HH09 HH24 KK02 KK05 MM08 PP03 5K047 AA16 GG02 HH03 HH12 JJ04 MM27 MM38 MM55 MM56
Claims (5)
- 【請求項１】 ＤＴＥからの調歩同期式シリアルデータ
をボーレートクロックに基づいて受信する送受信手段
と、前記送受信手段の受信データを解析する制御手段
と、前記制御手段の指示により前記送受信手段に出力す
るボーレートクロックを生成するボーレート生成手段
と、前記制御手段からの指示に基づきＤＴＥから送出さ
れるＡＴコマンドの第１キャラクタのスタートビットの
幅を計測する計測手段と、前記計測手段の結果を受けて
第１キャラクタのサンプリングするクロックを生成する
ための分周データを出力するとともに前記スタートビッ
トがあらかじめ設定された以上の速度であればそのこと
を示すフラグを出力する速度解析手段と、前記フラグの
有無により前記速度解析手段或いは前記制御手段からの
分周データを選択しサンプリングクロックを生成するサ
ンプリングクロック生成手段と、前記フラグもしくは前
記制御手段の指示により前記サンプリングクロック生成
手段からのクロックに基づいて第１キャラクタのスター
トビットに続くデータ受信して保持し前記制御手段に送
出するシフトレジスタ部と、を具備することを特徴とす
るＡＴコマンド解析装置。 - 【請求項２】 前記シフトレジスタ部は、第１キャラク
タが“Ａ”、“ａ”（１６進表示で４１Ｈもしくは６１
Ｈ）であることかどうかをビットをサンプルする毎にチ
ェックし、異なったビットをサンプルした場合にはサン
プル動作を中止し、エラーを表すフラグを前記制御手段
へ出力することを特徴とする請求項１に記載のＡＴコマ
ンド解析装置。 - 【請求項３】 前記シフトレジスタ部は、スタートビッ
トに続くビットをサンプリングする前にそのビットがハ
イからローへ変化した場合にはサンプル動作を中止し、
エラーを表すフラグを前記制御手段へ出力することを特
徴とする請求項１または２に記載のＡＴコマンド解析装
置。 - 【請求項４】 前記シフトレジスタ部は、スタートビッ
トに続く８ビットをサンプリングした後に続くストップ
ビットをサンプルし、その結果ストップビットが検出で
きなければエラーを表すフラグを前記制御手段へ出力す
ることを特徴とする請求項１ないし３のいずれかに記載
のＡＴコマンド解析装置。 - 【請求項５】 前記シフトレジスタ部にクロックを供給
するクロック生成手段は１ショットパルス出力動作モー
ドを持ち、前記制御手段の指示によりクロック生成モー
ドと１ショットパルス出力動作モードが変更でき１ショ
ットパルスを前記制御手段の割込み信号として出力する
ことができることを特徴とする請求項１に記載のＡＴコ
マンド解析装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00611999A JP3565730B2 (ja) | 1999-01-13 | 1999-01-13 | Ａｔコマンド解析装置 |
| US09/479,889 US6704350B1 (en) | 1999-01-13 | 2000-01-10 | AT-command analyzing device |
| US10/728,959 US7321615B2 (en) | 1999-01-13 | 2003-12-08 | At-command analyzing method |
| US11/987,349 US7548581B2 (en) | 1999-01-13 | 2007-11-29 | At-command analyzing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00611999A JP3565730B2 (ja) | 1999-01-13 | 1999-01-13 | Ａｔコマンド解析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000209302A true JP2000209302A (ja) | 2000-07-28 |
| JP3565730B2 JP3565730B2 (ja) | 2004-09-15 |
Family
ID=11629633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00611999A Expired - Fee Related JP3565730B2 (ja) | 1999-01-13 | 1999-01-13 | Ａｔコマンド解析装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6704350B1 (ja) |
| JP (1) | JP3565730B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009025074A1 (de) | 2008-06-17 | 2010-02-11 | Nec Electronics Corp., Kawasaki | Datenempfangsgerät und Verfahren zum Datenempfang |
| CN107968717A (zh) * | 2016-10-19 | 2018-04-27 | 中兴通讯股份有限公司 | 一种接口控制命令的处理方法及调制解调器 Modem 设备 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002252660A (ja) * | 2001-02-22 | 2002-09-06 | Mitsubishi Electric Corp | シリアルデータ通信装置及び通信エラー検出方法 |
| US6944248B2 (en) * | 2001-05-17 | 2005-09-13 | Bluebrook Associates Llc | Data rate calibration for asynchronous serial communications |
| US7113490B2 (en) * | 2001-12-17 | 2006-09-26 | Toshiba Tec Kabushiki Kaisha | Communication sequence, data circuit-terminating equipment, data terminal equipment, and storage medium storing communication control program |
| JP3523858B2 (ja) * | 2002-05-08 | 2004-04-26 | 沖電気工業株式会社 | シリアルデータ通信装置及びシリアルデータの送受信方法 |
| US20040259585A1 (en) * | 2003-06-04 | 2004-12-23 | Avi Yitzchak | Wireless device having dual bus archeticure for interfacing with cellular signals and short-range radio signals |
| JP4816123B2 (ja) | 2006-02-17 | 2011-11-16 | ソニー株式会社 | 無線通信装置及び無線通信方法 |
| US8176351B2 (en) * | 2006-08-21 | 2012-05-08 | National Instruments Corporation | Sampling mechanism for data acquisition counters |
| JP2008180946A (ja) * | 2007-01-25 | 2008-08-07 | Ricoh Co Ltd | 画像形成方法並びに画像形成装置、画像形成装置用のプログラム |
| US8645589B2 (en) | 2009-08-03 | 2014-02-04 | National Instruments Corporation | Methods for data acquisition systems in real time applications |
| US8639851B2 (en) * | 2012-05-02 | 2014-01-28 | Atmel Corporation | Serial bit processor |
| KR20190091929A (ko) * | 2018-01-30 | 2019-08-07 | 엘에스산전 주식회사 | Uart 통신속도 자동 전환 방법 |
| CN114077566B (zh) * | 2020-08-20 | 2023-10-13 | 富联精密电子(天津)有限公司 | 用于上位机与cpld之间数据处理的系统及方法 |
| US11973355B1 (en) * | 2022-09-13 | 2024-04-30 | Nucurrent, Inc. | Software based thermal mitigation for wireless power and data transfer systems |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5642350A (en) * | 1993-11-23 | 1997-06-24 | Ericsson Inc. | Peer to peer network for a mobile radio transceiver |
| EP0666529B1 (en) * | 1994-02-02 | 2004-10-06 | Advanced Micro Devices, Inc. | Power management in an asynchronus receiver/transmitter |
| JPH07321875A (ja) * | 1994-05-27 | 1995-12-08 | Mita Ind Co Ltd | データ受信制御装置 |
| US5654983A (en) * | 1994-06-10 | 1997-08-05 | Hayes Microcomputer Products, Inc. | Method and apparatus of operating data communications equipment in command mode and autobauding |
| JPH08161259A (ja) * | 1994-11-30 | 1996-06-21 | Mitsubishi Electric Corp | 直列データ受信装置及び直列データ転送装置 |
| JP3602233B2 (ja) | 1995-11-30 | 2004-12-15 | パナソニック コミュニケーションズ株式会社 | Ａｔコマンド解析装置 |
| US5923705A (en) * | 1996-07-18 | 1999-07-13 | Qualcomm Incorporated | UART based autobauding without data loss |
| US6198820B1 (en) * | 1996-12-18 | 2001-03-06 | Kyocera Corporation | Portable remote terminal apparatus |
| US6072827A (en) * | 1997-08-29 | 2000-06-06 | Xiox Corporation | Automatic baud rate detection |
| US6198785B1 (en) * | 1997-09-29 | 2001-03-06 | Lucent Technologies Inc. | Autobaud rate detection and adjustment |
| US6157689A (en) * | 1998-03-16 | 2000-12-05 | Ericsson Inc. | Automatic speed detection for asynchronous serial communications |
| US6167078A (en) * | 1998-03-30 | 2000-12-26 | Motorola | Conservation of power in a serial modem |
-
1999
- 1999-01-13 JP JP00611999A patent/JP3565730B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-10 US US09/479,889 patent/US6704350B1/en not_active Expired - Lifetime
-
2003
- 2003-12-08 US US10/728,959 patent/US7321615B2/en not_active Expired - Fee Related
-
2007
- 2007-11-29 US US11/987,349 patent/US7548581B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009025074A1 (de) | 2008-06-17 | 2010-02-11 | Nec Electronics Corp., Kawasaki | Datenempfangsgerät und Verfahren zum Datenempfang |
| US8369454B2 (en) | 2008-06-17 | 2013-02-05 | Renesas Electronics Corporation | Data receiving apparatus and data receiving method |
| CN107968717A (zh) * | 2016-10-19 | 2018-04-27 | 中兴通讯股份有限公司 | 一种接口控制命令的处理方法及调制解调器 Modem 设备 |
| CN107968717B (zh) * | 2016-10-19 | 2022-05-24 | 中兴通讯股份有限公司 | 一种接口控制命令的处理方法及调制解调器Modem设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7548581B2 (en) | 2009-06-16 |
| US6704350B1 (en) | 2004-03-09 |
| JP3565730B2 (ja) | 2004-09-15 |
| US20080144706A1 (en) | 2008-06-19 |
| US20040114679A1 (en) | 2004-06-17 |
| US7321615B2 (en) | 2008-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7548581B2 (en) | At-command analyzing device | |
| EP0281307B1 (en) | Asynchronous interface and method for coupling data between a data module and a serial asynchronous peripheral | |
| US6157689A (en) | Automatic speed detection for asynchronous serial communications | |
| JP2641999B2 (ja) | データ・フォーマット検出回路 | |
| AU743350B2 (en) | Baud rate detection in serial data transmission | |
| US6581100B1 (en) | System and method for communication parameter determination | |
| CN107771331B (zh) | 独立式uark brk检测 | |
| US5889817A (en) | Communication system with data comparison circuit | |
| US5206888A (en) | Start-stop synchronous communication speed detecting apparatus | |
| CN110535621B (zh) | 一种串口通讯波特率校正装置及其校正方法 | |
| JP3602233B2 (ja) | Ａｔコマンド解析装置 | |
| US8139696B2 (en) | Baud rate detection | |
| JPH07264263A (ja) | シリアル通信インターフェース装置 | |
| JP2983959B1 (ja) | シリアルインターフェイス、及びこれを用いたモデム装置 | |
| WO2003001738A1 (en) | Method for detecting communication speed of apparatus | |
| GB2324688A (en) | A modem in which bit rate is determined using the width of a start bit | |
| JP3305892B2 (ja) | スクランブル手段を備えたファクシミリ装置 | |
| KR920003835B1 (ko) | Rs-232c의 다중통로 제어장치 및 방법 | |
| WO2020140525A1 (zh) | Uart模块、uart模块传输参数的调节方法和系统级芯片 | |
| KR19980014452A (ko) | 자동 버드레이트 검출기 | |
| JPH11177543A (ja) | シリアル通信装置及びシリアル通信方法 | |
| JPH01305644A (ja) | データ転送速度自動認識方式 | |
| JPS59221055A (ja) | フラツグ検出方式 | |
| JPH06291785A (ja) | ディジタルデータの受信方法 | |
| JPH01276943A (ja) | データ通信制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040608 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |