KR920003835B1 - Rs-232c의 다중통로 제어장치 및 방법 - Google Patents

Rs-232c의 다중통로 제어장치 및 방법 Download PDF

Info

Publication number
KR920003835B1
KR920003835B1 KR1019890009179A KR890009179A KR920003835B1 KR 920003835 B1 KR920003835 B1 KR 920003835B1 KR 1019890009179 A KR1019890009179 A KR 1019890009179A KR 890009179 A KR890009179 A KR 890009179A KR 920003835 B1 KR920003835 B1 KR 920003835B1
Authority
KR
South Korea
Prior art keywords
line
data
address
message
path
Prior art date
Application number
KR1019890009179A
Other languages
English (en)
Other versions
KR910001574A (ko
Inventor
이영식
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR1019890009179A priority Critical patent/KR920003835B1/ko
Publication of KR910001574A publication Critical patent/KR910001574A/ko
Application granted granted Critical
Publication of KR920003835B1 publication Critical patent/KR920003835B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L13/00Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00

Abstract

내용 없음.

Description

RS-232C의 다중통로 제어장치 및 방법
제 1 도는 종래의 RS-232C 연결 구성도.
제 2 도는 본 발명에 따른 RS-232C의 다중통로 연결 구성도.
제 3 도는 직렬 전송데이타의 형태도.
제 4 도는 본 발명에 따른 DTE의 흐름도.
제 5 도는 본 발명에 따른 DCE의 흐름도.
* 도면의 주요부분에 대한 부호의 설명
DET : 제어장치 DCE : 단국장치
NG : RS-232C 구동부 IG : 인버터
B : 3상태버퍼 S : 스위치
ACIA : 비동기 입출력장치 MP : 마이크로 프로세서
OI : 외부 인터페이스 DPY : 표시부
KP : 키패드
본 발명은 데이타 단말장치와 데이타 통신장치와 통신시에 사용하는 RS-232C의 제어장치 및 방법에 관한 것으로, 특히 하나의 데이타 단말장치가 다수개의 데이타 통신장치와 통신하고자 할시 RS-232C의 다중통로를 제어할 수 있는 장치 및 방법에 관한 것이다.
일반적으로 데이타 터미널장치(Data Terminal Equipment : 이하 DTE라 칭함)와 데이타 통신장치(Data Communication Equipment : 이하 DCE라 칭함)간에 통신하는 경우에는 RS-232C방식으로 통신로를 형성하게 된다. 제 1 도는 DTE와 DCE간의 RS-232C 통신로 형성방법으로서, DTE의 마이크로 프로세서는 키패드를 통해 데이타 입력을 검사하며, 키 데이타 발생시 데이타를 비동시 입출력장치(Asynchronous communication Interface Adaptor : 이하 "ACIA"라 칭함)로 출력하며, 비동기 입출력장치(ACIA)로 입력된 병렬데이타를 직렬데이타로 변환하여 RS-232C 구동부(NG)를 통해 RS-232C 통신로로 출력한다. 그러면 DCE측의 마이크로 프로세는 RS-232C 수신부(IG) 및 비동기 입출력장치(ACIA)를 통해 상기 DTE에서 전송한 데이타를 받아 이를 분석 및 처리하며, 다시 약속한 데이타 형태로 외부 입출력장치(ACIA) 및 RS-232C 구동부를 통해 DTE로 출력한다. 이후 DTE의 마이크로 프로세서(MP)는 RS-232C 수신부와 외부 입출력장치(ACIA)를 통해 전송된 상기 DCE의 응답데이타를 분석한 후, 이를 표시부(DPY)에 표시함으로서 MMC(Man-Machine Communication)를 종료한다. 그러나 상기와 같은 통신방식은 DTE와 DCE간에 RS-232C 통신로를 1 : 1로 대응시켜 사용하므로, 한개의 DTE가 다수개의 DCE를 집중 감시하는데에 문제가 있었다. 즉, 한개의 DTE와 여러대의 DCE간에 RS-232C방식의 통신로 형성시, DTE는 각각의 DCE와 RS-232C 통신로를 형성해야 하므로 DCE수에 해당되는 비동기 입출력장치와 RS-232C 구동 및 수신부를 필요하였으며, 케이블의 연결이 복잡해졌고, RS-232C 방식의 통신은 거리의 제한을 받게되는데 DTE와 DCE의 거리가 멀시 RS-232C의 케이블 길이가 길어지므로 데이타 전송의 신뢰성이 나빠졌던 문제점등이 있었다.
따라서 본 발명의 목적은 RS-232C 방식의 통신로를 사용하는 시스템에서 RS-232C의 통신로를 다중 제어하여 1개의 DTE가 다수개의 DCE를 제어할 수 있는 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 DTE에서 데이타 전송시 각 DCE가 이를 수신하여 자기 데이타인가 검사한 후, 자기 데이타일시 자기보다 DTE에서 멀리 떨어진 RS-232C 통신로를 단절하고 해당 DCE의 데이타 통로를 형성하며, 자기 데이타가 아닐시 RS-232C 통신로 형성 유지할 수 있는 장치 및 방법을 제공함에 있다.
이하 본 발명을 도면을 참조하여 상세히 설명한다.
제 2 도는 본 발명에 따라 RS-232C 통신로를 형성하는 구성도로서, DTE의 Tx라인 및 Rx라인에 적어도 두개 이상의 DCE를 병렬 접속하며 상기 각 DCE가 상기 Tx 및 Rx라인에 RS-232C 레벨을 TTL레벨로 변환하는 RS232C 수신부(IGt, IGr) 및 TTL레벨을 RS-232C레벨로 변환하는 RS-232C 송신부(NGt, NGr)로 구성된 레벨 변환수단과, 상기 Tx라인의 TTL데이타를 수신하여 병렬 변환하여 MP에 8비트 병렬 데이타로 전달하며 MP에서 출력된 병렬데이타를 직렬 변환하여 상기 Rx라인으로 출력하는 비동기 입출력장치(ACIA)와 해당 DCE의 고유어드레스를 발생하는 수단(S1-Sn)과, 상기 비동기 입출력장치(ACIA)를 통한 수신데이타와 상기 어드레스를 비교하여 자기데이타일시 이를 처리하여 응답데이타를 발생하는 동시에 제 1 제어신호를 발생하고 어드레스가 상이할시 제 2 제어신호를 발생하는 마이크로 프로세서(MP)와, 상기 TTL레벨의 Rx라인 사이 및 상기 비동기 입출력장치의 응답데이타 Rx라인 사이에 각각 3상태버퍼(Br, B)를 연결하여 제 1 제어신호 발생시 다음의 DCE와의 Rx라인을 단절하고 응답데이타 통로를 형성하며, 제 2 제어신호 발생시 응답데이타의 통로를 차단하고 다음 DCE와의 Rx라인을 연결하는 라인제어 수단으로 구성된다.
제 3 도는 DTE에서 DCE로 전송되는 데이타의 전송 형태도로서, 최초 데이타를 전송하고자 하는 DTE의 어드레스를 전송하고, 마지막 데이타는 EOT(End of Text)를 전송한다.
제 4 도는 지능 DTE(Intellegent DTE)의 흐름도로서, 사용자의 명령에 의해 작성된 데이타를 편집하여 RS-232C의 Tx라인으로 전송하는 제 1 과정과, Rx라인을 통해 데이타 수신시 마지막 데이타를 수신할때까지 저장하는 제 2 과정과, 상기 제 2 과정 수행후 전송데이타와 동일한 어드레스의 DCE가 송신한 데이타인가 검사하며 해당 상태를 표시하는 제 3 과정으로 이루어진다.
제 5 도는 DCE의 흐름도로서, RS-232C 포트를 초기화 하는 제 1 과정과, Tx라인을 통해 데이타 수신시 마지막 데이타가 입력될때까지 데이타를 저장하는 제 2 과정과, 상기 제 2 과정에서 데이타 저장완료시 전송데이타의 어드레스를 비교하여 자기 어드레스의 데이타 일시 Rx라인 차단신호를 발생하고 자신의 출력통로를 형성하는 제 3 과정과, 상기 제 3 과정 수행 후 수신데이타에 대한 응답데이타를 상기 Rx라인으로 출력하는 제 4 과정과, 상기 제 2 과정에서 자기 어드레스가 아닐시 자기 출력통로를 차단하고 Rx라인을 형성하는 제 5 과정으로 이루어진다. 상술한 구성에 의거 본 발명을 제 2, 3, 4, 5 도를 참조하여 상세히 설명한다.
일반적으로 RS-232C 인터페이스는 표준 인터페이스방식의 하나로써, 데이타를 직렬 전송하며 하나의 인터페이스에 대하여 하나의 단말장치 밖에 접속할 수 없다. 그러나 배선수가 적고 접속이 용이하며, RS-232C 레벨을 사용하므로 TTL레벨 보다 훨씬 더 긴 케이블을 사용하여도 되는 이점이 있다. 또한 RS-232C 인터페이스 규격을 데이타 단말장치와 모뎀을 접속하기 위한 것이나, 본 발명에서는 DTE를 일반 데이타 단말장치(지능 또는 무지능) 또는 제어부(cantroller)로 가정하고, DCE는 상기 DTE의 제어를 필요로 하는 단국장치로 가정하며, 각각의 DCE는 상기 DTE의 Tx 및 Rx라인에 병렬로 접속되도록 구성한다. 또한 DTE에서 각 DCE로 출력되는 데이타 형태는 직렬데이타로 비동기방식과, 메시지의 처음과 마지막에 동기 캐릭터를 부가하여 통신하는 동기방식이 있다.
비동기방식은 조보(START-STOP) 동기방식으로 1비트의 스타트트(START VIT), 7-8비트의 데이타비트, 1비트의 패리티비트(parity bit), 그리고 1-2 비트의 스톱비트(stop bit)를 전송함으로써 하나의 캐릭터 전송을 완료하는 방식을 말한다. 또한 동기방식은 메시지 프레임의 처음과 끝부분에 동기 캐릭터를 부가하고 일정크기의 프레임 단위의 데이타를 연속하여 전송하는 방식을 말한다. 본 발명에서는 제 3 도와 같이 전체적으로 비동기방식(조보동기)를 취하고 있으며, 메시지의 마지막을 알리는 EOT(End of Text)를 부가하여 일부 동기방식을 응용하고 있다. 이때 상기 EOT캐릭터는 데이타(M1-Mn)에서 정의하지 않은 캐릭터이어야 한다.
먼저 운용자는 DTE의 보오레이트(baud rate)를 전송하고자 하는 DCE의 보오레이트와 동일한 속도로 지정해야 하는데, DTE에는 보오레이트 선택회로를 가지고 있어 110, 300, 600, 1200, 2400, 4800, 9600, 19200 bps 중 하나를 선택할 수 있다.
또한 키패드(KP)는 DCE와 운용자간의 직접적인 인터페이스부로서 운용자가 키패드(KP)를 통해 컴맨드(command)를 발생하면, 마이크로프로세서(MPm)는 표시부(DSY)를 통해 디스플레이 하여줌으로 운용자는 명령 입력과정 및 결과를 확인할 수 있다. 이때 표시부(DSY)는 LCD, 7-세그먼트 또는 일반 모니터중 어느것에도 무방하다. 또한 DTE, DCE 공기 TTL레벨(0- +5V)을 RS-232C 레벨로 변경하여 출력하는 RS-232C 구동부(NGm, NGt1-NGtn, NGr1-NGrn), RS-232C 레벨을 TTL레벨로 변경하는 RS-232C 수신부(IGm, IGt1-IGtn, IGr1-IGrn)를 갖으며, 마이크로 프로세서(MPm, MP1-MPn)에서 8비트 병렬데이타를 받아 스타트비트, 패리티비트 및 스톱비트등을 부가하여 직렬로 RS-232C 구동부측으로 송신하고 RS-232C 수신부에서 수신된 직렬데이타를 병렬 8비트 데이타로 변경하여 마이크로 프로세서(MPm, MP1-MPn)로 전달하여 주는 비동기입출력장치(ACIAm, ACIA1-ACIAn : Asyn Communication Interface Adaptor)가 있다.
상기 ACIA에는 인텔계열의 825IA, 모터로라 계열의 6850A, 자이로그의 Z80/SIO등이 있다. 또한 각각의 DCE에는 각 DCE가 소유한 고유어드레스를 지정하기 위한 스위치(S1-Sn)이 있는데, 고유지정 어드레스는 시스템 운용전에 미리 설정되어야 하며 전 DCE를 통하여 동일한 어드레스가 없어야 한다. 지정할 수 있는 어드레스수는 제 3 도의 데이타 형태중 어드레스에 의해 결정되는데, (1byte시→28=256개, 2byte시→216=64000개 본 발명에서는 한 바이트의 어드레스 길이를 갖는다고 가정한다. 3상태버퍼(Br1-Brn)는 DTE를 기준한 수신데이타(RxD)가 기타 어드레스를 갖는 DCE에서 DTE쪽으로 진행할 수 있도록 유도하고, 3상태버퍼(B1-Bn)는 자신의 어드레스에서 수신데이타가 DTE쪽으로 전송되도록 한다. 상기 수신데이타 방향은 마이크로 프로세서(MP1-MPn) "DIR"에 의해 결정한다. 즉 "DIR"이 "하이"상태이면 자신의 송신통로(RxD)는 막고 다른 어드레스의 DCE에서 Rx라인을 통해 데이타를 전송할 수 있도록 하고, "로우"상태이면 자신의 어드레스에서 Rx라인을 통해 데이타를 전송할 수 있도록 데이타 통로를 연결한다. 저항(R1-Rn)은 파워온리세트(power on reset)나 마이크로 프로세서(MP1-MPn) 고장시 자신의 송신통로(Tx통로)를 막고 다른 DCE의 통로를 연결하는 역할을 한다. 여기서 DTE가 데이타를 전송하고, 이에 해단 DCE가 응답하여 DTE로 데이타를 전송하는 흐름을 살펴본다.
먼저 DTE의 마이크로 프로세서(MPm)는 (A1)단계에서 키패드(KP)를 스캐닝하여 키데이타의 입력유무를 검사하며, 키데이타 입력시 이를 표시부(DSY)를 통해 표시한다. 이때 키패드(KP)를 통해 입력되는 메시지 형태는 전송하고자 하는 DCE의 어드레스, 데이타, 그리고 메시지의 끝을 알리는 EOT 캐릭터 순으로 입력된다.
따라서 상기 마이크로 프로세서(MPm)는 입력되는 메시지를 (A2) (A3) (A4)단계를 통해 비동기 입출력 장치(ACIAm)로 출력한다. 그러면 상기 비동기 입출력장치(ACIAm)는 마이크로 프로세서(MPm)에서 출력하는 8비트 병렬데이타를 직렬데이타로 변환한 후 스타트비트, 패리트비트 및 스톱비트등을 부가하여 TxD단자를 통해 제 3 도와 같은 형태로 출력한다.
이때 상기 비동기 입출력장치(ACIAm)를 출력하는 데이타는 TTL레벨의 데이타이므로 RS-232C 구동부(NGm)은 이를 RS-232C 레벨로 변환하여 Tx라인으로 출력한다. 이후 마이크로 프로세서(MPm)는 (A5)단계에서 상기 비동기 단말장치(ACIAm)을 통해 해당 DCE로부터 전송되는 데이타의 수신여부를 검사한다.
이때 각각의 DCE는 상기 Tx라인 및 Rx라인에 병렬 접속되어 있으며, Tx라인의 전송데이타는 RS232C수신부(IGt1-IG1n)를 통해 TTL레벨로 변환된 후 다시 RS-232C 구동부(NGt1-NGtn)를 통해 RS-232C 레벨로 변환되어 다음단의 DCE로 인가된다.
상기 각 DCE는 먼저 (B1)단계를 수행하여 주변회로 및 RS-232C 포트를 초기화 한다. 상기 DCE도 내부에 보오레이트 선택부를 갖고 있어 상기 DTE와 동일한 전송속도를 갖도록 지정하며, 비동기 입출력장치(ACIA)를 초기화하여 데이타 형식을 결정한다.
상기 Tx라인을 통해 데이타는 TTL레벨로 변환 각 DCE구간에서 비동기 입출력장치(ACIA1-ACIAn)로 동시에 입력되며, 상기 비동기 입출력장치(ACIA1-ACIAn)는 입력되는 직렬데이터를 8비트 병렬데이타로 변환한 후 마이크로 프로세서(MP1-MPn)로 인가한다.
이때 상기 마이크로 프로세서(MP1-MPn)은 (B2)단계에서 비동기 입출력장치(ACIA1-ACIAn)의 수신 데이타 비트(Receive Data Full Bit)를 검색하므로서 DTE로부터 전송된 데이타가 있는가 검사하는데, 데이타 입력이 확인되면(B2) (B3) (B4)단계를 수행하여 제 3 도와 같은 메시지 형태중 메시지의 마지막임을 나타내는 EOT 캐릭터가 검출될때까지 수신되는 데이타를 순서대로 수신메시지 버퍼에 저장한다.
이때 상기 (B4)단계에서 EOT캐릭터가 검출되면, 마이크로 프로세서(MP1-MPn)는 스위치(S1-Sn)에서 저장한 해당 DCE의 고유어드레스와 수신된 제 3 도와 같은 메시지의 어드레스가 동일한가를 검사한다.
상기 (B5)단계에서 어드레스가 동일할시에는 DCE가 전송한 메시지가 자기 메세지임을 인식하고 메시지처리 및 Rx라인의 통로를 제어하게 되는데, 여기서 DTE가 전송한 메시지가 DCE1으로 전송한 것이라고 가정한다. 그러면 마이크로 프로세서(MP1) 는 (B6)단계에서 RS-232C 통로를 제어하기 위해 DIR단자로 로우상태의 제 1 제어신호를 발생한다. 따라서 3상태버퍼(B1)는 인에이블 상태로 되며, Rx라인에 연결된 3상태버퍼(Br1)는 인버터(IG1)를 통해 "하이"신호가 인가되므로 디스에이블 상태가 된다. 따라서 비동기 입출력장치(ACIA1)의 Rx데이타 출력통로를 형성하고 뒷단의 DCE들(DCE2-DCEn)의 Rx라인을 단절한 상태가 된다. 상기와 같이 RS-232C의 통로를 형성한 후 마이크로 프로세서(MP1)는 (B7)단계에서 수신메시지에 대한 해석 및 처리를 수행한 후 (B8)단계에서 비동기 입출력장치(ACIA1)로 인가한다. 이때 DCE측에서 응답하는 데이타는 DTE가 기능을 갖는 DTE(intelligent DTE)일 경우 제 3 도와 동일한 메시지 형태가 되며, 무지능의 DTE일 경우에는 제 3 도의 메시지 형태에서 어드레스와 EOT 캐릭터가 없게된다.
여기서 (B8)단계에서 응답하는 데이타는 상기 DTE가 지능을 갖는 DTE로 간주하여 제 3 도와 같은 형태로 출력한다고 가정한다. 이후 마이크로 프로세서(MP1)는 응답데이타 출력완료 후(B9)단계에서 수신메시지 버퍼를 초기화 시킨다.
이때 상기 비동기 입출력장치(ACIA1)는 데이타를 직렬데이타로 변환한 후 다시 스타트비트, 패리티비트 및 스톱비트를 부가하여 출력하며, 이 데이타는 3상태버퍼(B1)를 통해 TTL레벨의 Rx라인으로 인가된다.
상기 Rx라인의 TTL레벨 데이타는 다시 RS-232C 송신부(NGr1)을 통해 RS-232C 레벨로 변환되어 DTE로 인가된다. 그러나 상기 (B5)단계에서 어드레스가 상이 할시에는 (B10)단계에서 DIR단자로 "하이"상태의 제 2 제어신호를 발생한다. 그러면 버퍼(B1)가 디스에이블되어 비동기 입출력장치(ACIA1)의 자신의 RxD통로를 차단하게 되면, 인버터(IG1)를 통해 버퍼(Br1)이 인에이블 되어 RX라인을 연결시켜 놓은 형태가 된다. 따라서 Rx라인으로는 DTE에서 전송한 어드레스의 DCE가 응답한 데이타가 통과하게 된다.
상기와 같은 방법에 의해 임의의 DCE가 Rx라인을 통해 응답데이타를 발생하면 RS232C수신(IGm)을 통해 상기 데이타는 TTL레벨로 변환되며, 비동기 입출력장치(ACIAm)의 Rx단자를 인가된다. 그러면 상기 비동기 입출력장치(ACIAm)은 수신 직렬 데이타를 8비트 병렬데이타로 변환한 후 마이크로 프로세서(MPm)로 인가한다.
이때 상기 DTE가 지능을 갖는 DTE이면, (A5) (A6) (A7) 단계를 수행하여 응답메시지의 EOT캐릭터가 수신될때까지 수신메시지 버퍼영역에 응답데이타를 저정한다. 이때 상기 (A7)단계에서 EOT캐릭터를 수신하면, (A8)단계에서 자기가 전송한 DCE의 어드레스와 동일한가 검사한다. 이때 상기 (A8)단계에서 어드레스가 동일하면 (A9)단계에서 표시부(DSY)에 응답데이타를 표시하고 수신메시지 버퍼영역을 초기화시키며, 상이 할시에는 (A10)단계에서 RS-232C 에러상태를 표시부(DSY)에 표시하고 수신메시지 버퍼를 초기화 시킨다. 이때 상기 RS-232C 에러메시지에는 RS-232C 통로 및 각 DCE의 에러여부를 확인할 수 있으므로 RS-232C 및 DCE의 고장지점을 검색할 수 있다.
상술한 바와 같이 1개의 DTE의 RS-232C 포트를 다중화하여 두개 이상의 RS-232C 통로를 제어할 수 있으며, 상기 RS-232C가 지능화면 터미널이거나 단국 장치들을 제어하기 위한 제어장치일 경우에는 RS-232C 통로와 DCE의 고장 지점을 진단 검색할 수 있는 이점이 있다.

Claims (2)

  1. RS-232C 인터페이스의 다중통로 제어장치에 있어서, RS-232C 인터페이스 규격을 사용하는 제어장치의 Tx 및 Rx라인에 적어도 2개 이상의 단국장치를 병렬 저속하며, 상기 단국장치들이 상기 Tx 및 Rx라인에 RS-232C 레벨을 TTL레벨로 변환하는 RS-232C 수신부 및 TTL 레벨을 RS-232C 레벨로 변환하는 RS-232C 전송부로 구성된 레벨 변환수단과, 상기 Tx라인의 TTL데이타를 수신하여 병렬변환이며, 병렬데이타를 직렬변환하여 상기 Rx라인으로 출력하는 비동기 입출력장치와, 해당 단국장치의 고우어드레스를 발생하는 수단과, 상기 비동기 입출력장치를 통한 수신데이타중의 어드레스와 상기 어드레스를 비교하여 자기 데이타일시 이를 처리하여 응답데이타를 발생하는 동시에 제 1 제어신호를 발생하고 어드레스가 상이할시 제 2 제어신호를 발생하는 마이크로 프로세서(MP)와, 상기 TTL레벨의 Rx라인 사이 및 상기 비동기단말의 응답데이타와 Rx라인 사이에 각각 연결되어 제 1 제어신호 발생시 다음의 단국장치와 Rx라인을 단절하고 상기 응답데이타의 통로를 형성하고, 제 2 제어신호 발생시 응답데이타의 통로를 차단하고 Rx라인을 연결하는 라인 제어수단으로 구성됨을 특징으로 하는 RS-232C 인터페이스의 다중통로 제어장치.
  2. 제어장치와, 상기 제어장치의 Tx 및 Rx라인에 적어도 두개 이상의 단국장치들이 병렬 접속되어 RS 인터페이스 규격으로 통신하는 RS-232C 인터페이스의 다중통로 제어방법에 있어서, 사용자의 명령에 의해 제어장치에서 전송하고자 하는 단국장치의 어드레스, 메시지 및 메시지의 끝을 나타내는 EOT 캐릭터를 RS-232C 인터페이스의 Tx라인으로 출력하는 제 1 과정과, 상기 제 1 과정에서 전송한 Tx라인의 메시지를 단국장치에서 EOT 캐릭터를 수신할때까지 내부 버퍼에 저장하는 제 2 과정과, 상기 제 2 과정 수행 후 단국장치가 자신의 고유어드레스와 전송메시지의 어드레스를 비교하여 동일할시 다음 단국장치와의 Rx라인을 차단하고 자신의 응답데이타 통로를 Rx라인으로 연결하는 제 3 과정과, 상기 제 3 과정 수행 후 자국의 어드레스를 포함한 응답데이타를 상기 Rx라인으로 송출하고 메시지 버퍼를 초기화하는 제 4 과정과, 상기 제 3 과정에서 어드레스가 상이할시 자신의 출력통로 차단하고 다음 단국장치와의 Rx라인을 연결한 후 메시지 버퍼를 초기화하는 제 5 과정과, 상기 제 1 과정 수행후 Rx라인을 통해 응답데이타 수신 제어장치가 전송한 메시지의 어드레스와 응답메시지의 어드레스가 동일한가 검사하며, 동일할시 그 결과를 표시하고 종료하는 제 6 과정과, 상기 제 6 과정에서 어드레스가 상이할 시 RS-232C 통로 및 해당 단국장치의 에러상태를 표시하고 종료하는 제 7 과정으로 이루어짐을 특징으로 하는 RS-232C 인터페이스의 다중통로 제어방법.
KR1019890009179A 1989-06-30 1989-06-30 Rs-232c의 다중통로 제어장치 및 방법 KR920003835B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890009179A KR920003835B1 (ko) 1989-06-30 1989-06-30 Rs-232c의 다중통로 제어장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890009179A KR920003835B1 (ko) 1989-06-30 1989-06-30 Rs-232c의 다중통로 제어장치 및 방법

Publications (2)

Publication Number Publication Date
KR910001574A KR910001574A (ko) 1991-01-31
KR920003835B1 true KR920003835B1 (ko) 1992-05-15

Family

ID=19287638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890009179A KR920003835B1 (ko) 1989-06-30 1989-06-30 Rs-232c의 다중통로 제어장치 및 방법

Country Status (1)

Country Link
KR (1) KR920003835B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100463533B1 (ko) * 2002-02-06 2004-12-29 엘지전자 주식회사 네트워크 시스템

Also Published As

Publication number Publication date
KR910001574A (ko) 1991-01-31

Similar Documents

Publication Publication Date Title
US5884096A (en) Interconnection system for viewing and controlling remotely connected computers with on-screen video overlay for controlling of the interconnection switch
CA1145476A (en) Diagnostic display terminal system
JPS6113846A (ja) データフオーマツト検出装置
JP2000209302A (ja) Atコマンド解析装置
KR920003835B1 (ko) Rs-232c의 다중통로 제어장치 및 방법
Cisco Changing Terminal Parameters
Cisco Changing Terminal Parameters
Cisco Changing Terminal Parameters
US4282399A (en) Shared maintenance terminal system
EP0181880B1 (en) Apparatus for interfacing with x21 equipment
KR20000059936A (ko) 근거리 디지털 가입자 선로장치
KR920004770B1 (ko) 컴퓨터용 프로토콜(protocol)컨버터의 시스템
JPH06311569A (ja) 通信回線用中継装置及び通信システム
KR100252917B1 (ko) 데이터전송장치의 변환인터페이스
JP2545952B2 (ja) 通信制御装置
JPH0646069A (ja) ループバックテスト装置
JPS6395751A (ja) デ−タ伝送システム
Beale Remarks on standard fibre‐optic LANs
JPH09321753A (ja) 通信端末装置
JPS5948584B2 (ja) デ−タ・フレ−ム送受信制御方式
JPS61231648A (ja) シリアルインタフエ−ス方式
JPH0364144A (ja) データバスシステムにおける信号補強装置
JPS6016045A (ja) 端末機と処理装置間の相互連絡方法およびシステム
JPH0453337A (ja) 通信装置
JPH0646040A (ja) 回線アダプタ

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970430

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee