JP2000208497A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000208497A
JP2000208497A JP11251218A JP25121899A JP2000208497A JP 2000208497 A JP2000208497 A JP 2000208497A JP 11251218 A JP11251218 A JP 11251218A JP 25121899 A JP25121899 A JP 25121899A JP 2000208497 A JP2000208497 A JP 2000208497A
Authority
JP
Japan
Prior art keywords
etching
semiconductor device
layer
manufacturing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11251218A
Other languages
English (en)
Other versions
JP3253604B2 (ja
Inventor
Katsumi Mori
克己 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP25121899A priority Critical patent/JP3253604B2/ja
Priority to US09/438,164 priority patent/US6417083B1/en
Publication of JP2000208497A publication Critical patent/JP2000208497A/ja
Application granted granted Critical
Publication of JP3253604B2 publication Critical patent/JP3253604B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 レジスト層の寸法を維持したままで、有機反
射防止膜をエッチングすることが可能な半導体装置の製
造方法を提供する。 【解決手段】 本発明の半導体装置の製造方法は、以下
の工程(a)〜(f)を含む。 (a)p型シリコン基板10上に酸化膜24を形成する
工程、(b)酸化膜24上に多結晶シリコン層26を形
成する工程、(c)多結晶シリコン層26の表面上に有
機反射防止膜30を形成する工程、(d)有機反射防止
膜30の表面上に所定のパターンのレジスト層Rを形成
する工程、(e)レジスト層Rをマスクとして、有機反
射防止膜30をエッチングする工程であって、エッチン
グガスは、少なくとも酸素系ガスおよび塩素系ガスを含
む工程、および(f)多結晶シリコン層26を所定のパ
ターンでエッチングし、ゲート電極を形成する工程。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、特に、シリコンを含む導電層のエッチン
グに関する。
【0002】
【背景技術】半導体装置の製造方法において、例えばゲ
ート電極の形成は、半導体基板上に絶縁膜を介して形成
された多結晶シリコン層などの導電層を一部分エッチン
グすることにより行っており、このエッチングは、所望
の形状、寸法を得るためにフォトリソグラフィ法により
形成された所望のレジストパターンをマスクとして行わ
れている。従って、所望のフォトパターンを得ることが
ゲート電極形成において重要な技術となっているが、近
年のゲート電極構造の微細化に伴い、レジストを露光す
る際、素子分離領域の端部における段差部において、次
のような現象が生じてきている。この現象について、図
10および図11を参照しながら説明をする。
【0003】図10は、半導体素子において素子分離部
付近にゲート電極を形成するときの素子断面図を示した
ものである。シリコン基板110上に形成された素子分
離領域112のゲート酸化膜124側の端部には、第1
の段差部130aが存在する。素子分離領域112とゲ
ート酸化膜124上に、多結晶シリコン層126を堆積
させると、第1の段差部130aの上方に位置する多結
晶シリコン層126の部分にも第2の段差部130bが
生じる。第2の段差部130bが存在すると、例えば、
以下のような問題が生じる。
【0004】多結晶シリコン層126を所定の形状にエ
ッチングするために、通常レジストで形成されたパター
ンを用いて、そのパターンをマスクにドライエッチング
などを行う。レジストのパターンニングは、レジストを
露光、現像することにより行われている。従って、図1
0に示すレジスト層R1のうち、鎖線Aから鎖線Bまで
の領域のレジスト層R1aを除去したい場合には、ポジ
型のレジストを用いた場合、そのレジスト層R1aのみ
を露光しなければならない。鎖線Aから鎖線Bまでの領
域のレジスト層R1aを露光すると、この露光光は、レ
ジスト層R1a中を進んでいき、レジスト層R1と多結
晶シリコン層126との界面において、反射する。この
ため、第1の露光光140aのように、多結晶シリコン
層126の表面が水平な部分のところで反射する光は、
入射光に対して反対の方向に反射する。一方、第2の露
光光140bのように、第2の段差部130bで反射す
る光は、第2の段差部130bの傾斜角に対応して種々
の方向に反射し、その反射光が、残存させたいレジスト
層R1b中に侵入し、そのレジスト層R1bを露光して
しまうことになる。これを現像すると、図11に示すよ
うに残存したレジスト層R1bの端部が欠けてしまい、
レジスト層の良好なパターンニングが達成されない。
【0005】このような問題を解消するために、特開平
8−153704においては多結晶シリコン層126と
レジスト層R1との間に有機反射防止膜を介在させる技
術が提案されている。このような有機反射防止膜を設け
ることにより、有機反射防止膜がレジスト層を透過した
露光光を吸収し、レジスト層と有機反射防止膜との界面
において、露光光が反射しなくなり、所望の寸法、形状
を持ったレジストマスクが得られることとなる。
【0006】しかしながら、このような有機反射防止膜
は、レジストマスク形成時に除去されることがなく、多
結晶シリコン層上に残る。このため、レジストマスクを
用いて、多結晶シリコン層をエッチングするためには、
レジストマスクを用いて有機反射防止膜を所望の寸法、
形状にエッチングする必要がある。
【0007】従って、有機反射防止膜を使用し、かつ、
フォトリソグラフィ法によるレジストマスクを用いたゲ
ート電極の加工においては、レジストマスクを用いるこ
とにより寸法および形状が制御された有機反射防止膜エ
ッチングと、レジスト及び有機反射防止膜とからなるマ
スクを用いることにより、寸法および形状が制御された
ゲート電極エッチングとの2つのエッチング方法が必要
となる。
【0008】
【発明が解決しようとする課題】そこで、本発明の目的
は、レジスト層の寸法を維持したままで、有機反射防止
膜をエッチングすることが可能な半導体装置の製造方法
を提供することにある。
【0009】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、以下の工程(a)〜(f)を含む。 (a)半導体基板上に絶縁膜を形成する工程、(b)前
記絶縁膜上にシリコンを含む導電層を形成する工程、
(c)前記導電層の上に有機反射防止膜を形成する工
程、(d)前記有機反射防止膜の上に所定のパターンの
レジスト層を形成する工程、(e)前記レジスト層をマ
スクとして、前記有機反射防止膜をエッチングする工程
であって、エッチングガスは、少なくとも酸素系ガスお
よび塩素系ガスを含む工程、および(f)前記導電層を
所定のパターンでエッチングし、ゲート電極を形成する
工程。
【0010】ここで、前記有機反射防止膜は、有機物を
主成分とする膜であって、所定の波長を有する光の反射
率が5%以下である。
【0011】本願発明者の研究によれば、有機反射防止
膜エッチングで、寸法および形状を制御することは非常
に難しいことが判明した。これは、レジストマスクを構
成する材料と有機反射防止膜を構成する材料とが似てお
り、有機反射防止膜をエッチングしている最中に、マス
クであるレジスト層もエッチングされ、形状および寸法
がエッチング中に変動しやすいためであった。
【0012】前記工程(e)における有機反射防止膜の
エッチングに用いられるエッチングガスは、少なくとも
酸素系ガスおよび塩素系ガスを含むことが、以下のよう
な理由で好ましい。
【0013】有機反射防止膜はその材質が有機物から構
成されており、酸素と反応しやすい。そのため、有機反
射防止膜のエッチングにおいては、一般に、酸素がエッ
チングガスに用いられる。また、酸素を用いたプラズマ
ドライエッチングは、プラズマドライエッチングで注意
されている物理的なダメージも少ないため、非常に効果
的に有機反射防止膜をエッチングできる。しかし、レジ
スト層をマスクにして有機反射防止膜をエッチングする
際には、レジスト層が有機反射防止膜と同様に有機物か
らなるため、酸素系ガスのみでエッチングを行うと有機
反射防止膜のエッチングの際に、レジスト層もエッチン
グされてしまう。このレジスト層のエッチングは等方的
に進むため、エッチングの前と後では、レジスト層の寸
法が異なってしまう。しかし、塩素系ガスを含むことで
プラズマ中の塩素イオンとレジスト層や有機反射防止膜
を構成している炭素が反応して、反応物を形成し、レジ
スト層の側壁にその反応物からなる保護膜が形成され
る。この保護膜形成が、プラズマ中の酸素イオンによる
エッチングと釣り合いを保ち、レジスト層の横方向への
エッチングが進まないことになる。従って、レジスト層
の寸法を変化させることなく、有機反射防止膜をエッチ
ングすることが可能となる。
【0014】エッチングガスが酸素系ガスと塩素系ガス
を含む場合には、エッチングガスの酸素原子の数に対す
る塩素原子の数の比(塩素原子の数/酸素原子の数)
(以下「モル比」という)は、0.5〜5であることが
好ましい。このモル比が0.5未満であるとプラズマ中
の酸素イオンおよび酸素ラジカルが多く、塩素と炭素の
反応物による保護膜形成量よりもエッチング量が多くな
り、レジストマスクの寸法が細ってしまう傾向がある。
また、有機反射防止膜をエッチングしやすいように、酸
素イオンおよび酸素ラジカルは基板側に進みやすくし、
レジスト側壁側には進みにくくしているため、反応速度
は基板側の方がはやく、従って、モル比が0.5以上あ
ればよい。一方、このモル比が5を超えると上記とは逆
にプラズマ中の塩素イオンが多くなり、レジスト層の側
壁に形成される保護膜が厚くなりすぎ、レジスト層の幅
が太り、所望の寸法を有するゲート電極を形成すること
ができにくくなる。
【0015】前記塩素系ガスは、Cl2 、CCl4 、H
ClおよびBCl3 から選択される少なくとも1種を含
むことが好ましい。この塩素系ガスによれば、良好な保
護膜を形成することができる。また、前記酸素系ガス
は、酸素、オゾンおよび一酸化炭素から選択される少な
くとも1種を含むことが好ましい。この酸素系ガスによ
れば、有機反射防止膜を良好にエッチングすることがで
きる。
【0016】前記工程(e)におけるエッチングガス
は、アルゴン、ヘリウムおよび窒素から選択される少な
くとも1種を含んでいてもよい。
【0017】前記工程(e)におけるエッチングは、ド
ライエッチングで行うことができる。
【0018】また、エッチングの圧力(以下「エッチン
グ圧力」という)は1〜10mTorrが好ましい。エ
ッチング圧力が1mTorr未満であると、安定したプ
ラズマを保つことが困難となる。一方、エッチング圧力
が10mTorrを超えると、等方的なプラズマエッチ
ングが強くなり、レジスト層の側壁に形成される保護膜
が厚くなりすぎ、レジスト層の幅が変化し、所望の寸法
を有するゲート電極を形成することができにくくなる。
【0019】前記(e)におけるエッチングは、上記1
〜10mTorrの範囲で、安定したプラズマを発生し
やすい、高密度プラズマエッチングによってなされるこ
とが好ましい。ここで、前記高密度プラズマは、イオン
密度が1×1011cm-3 以上であるプラズマをいう。
【0020】前記工程(e)と前記工程(f)とは、連
続して行うことができる。
【0021】
【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照しながら説明する。
【0022】(デバイスの製造プロセス)次に、図6に
示す半導体装置100の製造プロセスについて説明す
る。図1〜図6は、半導体装置100の製造工程を示し
たものである。
【0023】(1)まず、図1を参照しながら説明す
る。p型シリコン基板10の所定の表面に、公知の方法
によりシリコン酸化膜からなる素子分離領域12を形成
する。次いで、素子分離領域12により画定された素子
領域の上に、酸化膜24を形成する。この酸化膜24の
一部は、ゲート酸化膜16となる。この酸化膜24の膜
厚は所望の素子特性によって異なるが、たとえば30〜
80オングストローム(3〜8nm)である。素子分離
領域12及び酸化膜24の上にCVD法などによって、
多結晶シリコン層26を形成する。多結晶シリコン層2
6は、不純物がドーピングされ、低抵抗となっている。
多結晶シリコン層26の一部は、ゲート電極18とな
る。
【0024】(2)次に、図2を参照しながら説明す
る。多結晶シリコン層26の表面上に、ストッパ層28
を形成する。ストッパ層28の材質としては、たとえば
酸化シリコンが好ましく、酸化シリコンの他に、窒化シ
リコン、窒化チタン、チタン、タングステンなどをあげ
ることができる。このストッパ層28の機能は、後述の
工程(3)において説明する。ストッパ層28の膜厚
は、その機能を発揮できる程度であれば特に限定され
ず、好ましくは10〜100オングストローム(1〜1
0nm)である。ストッパ層28の膜厚が10オングス
トローム(1nm)以上であることにより、より確実に
ストッパ層28としての機能が発揮される。また、10
0オングストローム(10nm)以下であることが好ま
しい理由は、工程(4)で説明する。このストッパ層2
8の形成方法としては、特に限定されないが、簡便性、
制御性の良さなどからCVD法などをあげることができ
る。ストッパ層28が酸化シリコンからなる場合には、
酸素プラズマ処理法、熱酸化法なども適用することがで
きる。
【0025】ストッパ層28の上に、膜厚500〜15
00オングストローム(50〜150nm)の有機反射
防止膜30を形成する。ここで、有機反射防止膜30と
は、有機物を主成分とする膜であって、所定の波長を有
する光の反射率が5%以下、好ましくは3%以下である
膜をいう。有機反射防止膜30は、たとえばスピンコー
ト法により形成され、また膜厚は下地の反射率や所望の
レジスト寸法により最適化されている。有機反射防止膜
30は、レジスト材料と同様に有機ポリマー樹脂及び添
加剤などからなる。
【0026】有機反射防止膜30の上に、フォトレジス
トを塗布する。その後、フォトリソグラフィーにより、
フォトレジストをパターンニングする。これにより、図
2に示すように、所定のパターンのレジスト層Rが形成
される。
【0027】(3)次に、図3に示すように、レジスト
層Rをマスクとして、有機反射防止膜30をエッチング
する。このエッチングは、ドライエッチングにより行う
ことができ、好ましくは高密度プラズマエッチングによ
り行われる。ここで、高密度プラズマとは、イオン密度
が1×1011cm-3 以上であるプラズマをいう。
【0028】本実施の形態においては、多結晶シリコン
層26の表面上に、ストッパ層28を形成している。こ
のストッパ層28は、有機反射防止膜のエッチングの際
に、以下のような機能をする。
【0029】多結晶シリコン層26の表面上に設けられ
た有機反射防止膜30を、レジスト層Rをマスクとして
エッチングすると、レジスト層Rの周囲の多結晶シリコ
ン層26の上部にピンホール状のエッチング異常が生じ
る場合がある。しかし、多結晶シリコン層26と有機反
射防止膜30との間に、ストッパ層28を介在させるこ
とによって、多結晶シリコン層26が有機反射防止膜3
0をエッチングするためのエッチングガスと接触するの
を防ぐことができる。その結果、有機反射防止膜30を
エッチングする際、多結晶シリコン層26の上部にピン
ホール状のエッチング異常が生じるのを確実に防ぐこと
ができる。
【0030】有機反射防止膜30のエッチングにおいて
好適なエッチングは、高密度プラズマエッチングがよ
く、また以下の条件を満たして行われることが好まし
い。
【0031】1)プラズマエッチングガスは、特に限定
されないが、塩素系ガスと酸素系ガスとの混合ガスであ
ることが好ましい。ここで、塩素系ガスとしては、たと
えばCl2 、CCl4 、HCl、BCl3 などをあげる
ことができる。
【0032】酸素系ガスとしては、酸素、オゾン、一酸
化炭素などをあげることができる。
【0033】プラズマエッチングガスが塩素系ガスと酸
素系ガスとの混合ガスであることで、レジスト層Rをほ
とんどエッチングすることなく、有機反射防止膜30の
みを選択的にエッチングすることができる。その理由は
次のとおりである。
【0034】有機反射防止膜30は有機物からなる。こ
のため、酸素系ガスを用いたプラズマを利用することに
よって、有機反射防止膜30をエッチング除去すること
ができる。一方、レジスト層Rも有機反射防止膜30と
同様に有機物からなる。このため、プラズマエッチング
ガスとして酸素系ガスを使用し、かつ、マスクとしてレ
ジスト層Rを使用したプラズマエッチングにより、有機
反射防止膜30をエッチングしようとすると、レジスト
層Rも等方的にエッチングされてしまう。しかし、プラ
ズマエッチングガスを酸素系ガスと塩素系ガスとの混合
ガスにすることで、プラズマ中の塩素イオンがレジスト
層Rや有機反射防止膜30中の炭素と反応して、反応生
成物を生じる。この反応生成物は、レジスト層Rの表面
に付着する。レジスト層Rの側壁に付着した反応生成物
は、エッチング時のレジスト層Rの保護膜として機能す
る。以下、レジスト層Rの側壁に付着した反応生成物を
「保護膜」という。なお、レジスト層Rの上面に付着し
た反応生成物は、エッチング時において、プラズマ中の
イオンによる衝突で削られる。この保護膜形成が、プラ
ズマ中の酸素イオンおよび酸素ラジカルによるエッチン
グと釣り合いを保ち、レジスト層Rの横方向へのエッチ
ングが進まないことになる。その結果、エッチングガス
として酸素系ガスと塩素系ガスとの混合ガスを用いるこ
とで、レジスト層Rをほとんどエッチングすることな
く、有機反射防止膜30のみを選択的にエッチングする
ことが可能となる。
【0035】エッチングガスが塩素系ガスと酸素系ガス
との混合ガスからなる場合、モル比(塩素原子の数/酸
素原子の数)は好ましくは0.5〜5、より好ましくは
1〜3である。モル比が0.5未満であるとプラズマ中
の酸素イオンおよび酸素ラジカルが多く、塩素と炭素の
反応物による保護膜形成量よりもエッチング量が多くな
り、レジストマスクの寸法が細ってしまう傾向がある。
また、有機反射防止膜をエッチングしやすいように酸素
イオンおよび酸素ラジカルは基板側に進みやすくし、レ
ジスト側壁側には進みにくくしている。すなわち、エッ
チングの際に基板にバイアス電圧を印加していることに
より、酸素イオンは、レジスト層が形成されている基板
の面に対して垂直方向に引きずりこまれる。また、酸素
ラジカルも、引きずり込まれた酸素イオンなどのイオン
による影響で、レジスト層が形成されている基板の面に
対して垂直方向に引きずりこまれる。このため、有機反
射防止膜30のエッチング速度は、レジスト層Rの側壁
部分のエッチング速度よりはやい。従って、モル比は
0.5以上であればよい。一方、このモル比が5を超え
ると上記とは逆にプラズマ中の塩素イオンが多くなり、
レジスト層の側壁に形成される保護膜が厚くなりすぎ、
レジスト層の幅が太り、所望の寸法を有するゲート電極
を形成することができにくくなる。
【0036】また、上記の範囲内の混合ガスによる、有
機反射防止膜30とストッパ層28との選択比(有機反
射防止膜のエッチング速度/ストッパ層のエッチング速
度)は、ストッパ層28としての機能を発揮できるもの
であれば特に限定されず、好ましくは5以上、さらに好
ましくは10以上である。選択比が5以上であることに
より、有機反射防止膜30をオーバーエッチングした場
合においても、確実にストッパ層28の機能を発揮させ
ることができる。すなわち、有機反射防止膜30をオー
バーエッチングした際、ストッパ層28が厚さ方向に完
全に除去されず、多結晶シリコン層26が露出するのを
より確実に防止することができる。その結果、選択比が
5以上であれば、混合ガスによるエッチングガスが多結
晶シリコン層26に接触しない効果を確実に得ることが
できる。
【0037】なお、プラズマエッチングガスとして酸素
系ガスと塩素系ガスとの混合ガスを使用する場合におい
て、この混合ガスに種々のガスを添加して、プラズマエ
ッチングを行うことができる。添加ガスとしては、たと
えばアルゴン、ヘリウム、窒素などをあげることができ
る。これらは、プラズマの安定性向上のためやレジスト
パターンの粗密差改善のために使われる。
【0038】2)エッチング圧力としては、好ましくは
1〜10mTorr、より好ましくは3〜6mTorr
である。エッチング圧力が1mTorr未満であると、
安定したプラズマを保つことが困難となる。一方、エッ
チング圧力が10mTorrを超えると、等方的なプラ
ズマエッチングが強くなり、レジスト層の側壁に形成さ
れる保護膜が厚くなりすぎ、レジスト層の幅が変化し、
所望の寸法を有するゲート電極を形成することができに
くくなる。
【0039】なお、有機反射防止膜30のエッチングの
手法は、高密度プラズマエッチングに限定されず、公知
のドライエッチングなども適用できる。
【0040】(4)次に、図4を参照しながら説明す
る。まずストッパ層28をエッチングする。上記の工程
(3)において、有機反射防止膜30を高密度プラズマ
エッチングによりエッチングした場合には、ストッパ層
28のエッチングは、エッチングガスをフッ素系ガス、
たとえばフロロカーボンに代えることで、同一の装置内
で連続して、高密度プラズマエッチングにより行うこと
ができる。フロロカーボンとしては、たとえばCF4
26 ,CHF3 ,CH22を挙げることができる。
【0041】このストッパ層28のエッチングにおいて
も、エッチング中にレジスト層Rの形状の変化を最小限
に抑えることが好ましい。従って、ストッパ層28の厚
さはエッチングがすぐに完了する、薄い方が良く、10
0オングストローム(10nm)以下の厚さが好まし
い。
【0042】次に、多結晶シリコン層26をエッチング
する。このとき、ゲート酸化膜24をエッチングしない
ようなエッチング方法を実施する。公知の方法たとえば
エッチングガスとして、酸素、臭化水素を用いた反応性
イオンエッチングにより行うことができる。これによ
り、多結晶シリコン26がパターニングされ、ゲート電
極18が形成される。
【0043】また、上記すべてのエッチング、すなわち
有機反射防止膜30、ストッパ層28および多結晶シリ
コン層26のエッチングは、高密度プラズマエッチング
で実施可能であり、エッチングガスをエッチングごとに
代えることにより、同一装置で、連続してエッチングす
ることも可能である。
【0044】(5)次に、図5に示すように、ストッパ
層上の有機反射防止膜30およびレジスト層Rを、たと
えば酸素によるアッシングにより除去する。
【0045】(6)次に、図6を参照しながら説明す
る。まず、フォトレジストマスクを用いて、p型シリコ
ン基板10内の所望の領域にリンなどをイオン注入する
ことにより、ソース/ドレイン領域を構成する低濃度の
n型不純物拡散層20aを形成する。
【0046】次に、ゲート電極18の両サイドに、サイ
ドウォール絶縁膜22を次のようにして形成する。CV
D法などによって、例えばシリコン酸化膜またはシリコ
ン窒化膜などの絶縁層(図示しない)を前面に形成す
る。次いで、反応性イオンエッチングなどによって、絶
縁層を異方性エッチングすることにより、サイドウォー
ル絶縁膜22が形成される。
【0047】次に、ゲート電極18及びサイドウォール
絶縁膜22をマスクとして、砒素などの不純物をp型シ
リコン基板10内にイオン注入し、高濃度のn型不純物
拡散層20bを形成する。これにより、LDD構造を持
つn型不純物拡散層20が形成される。こうして、素子
分離領域12により画定された素子領域にMOS素子1
4が形成され、本実施の形態にかかる半導体装置100
が完成する。
【0048】(デバイスの構造)半導体装置100の断
面の模式図を図6に示す。この半導体装置100は、素
子分離領域12およびn型MOS素子14を含む。
【0049】素子分離領域12は、素子間を分離するた
めに形成され、素子領域を画定する。MOS素子14
は、ゲート酸化膜16、ゲート電極18およびn型不純
物拡散層20を有する。
【0050】ゲート酸化膜16は、p型シリコン基板1
0上に形成されている。このゲート酸化膜16上には、
ゲート電極18が形成されている。ゲート電極18は、
多結晶シリコン層からなり、不純物がドーピングされて
いる。さらに、ゲート電極18上には、ストッパ層28
が形成されている。そして、ゲート酸化膜16、ゲート
電極18およびストッパ層28の側壁を覆うようにし
て、サイドウォール絶縁膜22が形成されている。
【0051】n型不純物拡散層20は、ソース/ドレイ
ン領域を構成している。そしてn型不純物拡散層20
は、低濃度のn型不純物拡散層20aおよび高濃度のn
型不純物拡散層20bとからなり、LDD構造を有して
いる。
【0052】本実施の形態にかかる半導体装置100の
製造方法の主たる特徴点は、次の2点である。
【0053】(1)第1に、少なくとも酸素系ガスおよ
び塩素系ガスを含むエッチングガスにより、有機反射防
止膜30をエッチングしたことである。このエッチング
ガスは、塩素系ガスを含むことでプラズマ中の塩素イオ
ンとレジスト層Rや有機反射防止膜30を構成している
炭素とが反応して、反応物が生成する。その反応物はレ
ジスト層Rの表面に付着し、この反応物からなる保護膜
がレジスト層Rの側壁に形成される。この保護膜形成
が、プラズマ中の酸素イオンよるエッチングと釣り合い
を保ち、レジスト層Rの横方向へのエッチングが進まな
いことになる。その結果、レジスト層Rの寸法を変化さ
せることなく、有機反射防止膜30をエッチングするこ
とが可能となる。
【0054】(2)第2に、有機反射防止膜30と多結
晶シリコン層26との間にストッパ層28を介在させ
て、有機反射防止膜30をエッチングしたことである。
このストッパ層28は、多結晶シリコン層26が有機反
射防止膜エッチングの際のエッチングガスと接触するの
を防止する役割を有する。そのため、有機反射防止膜3
0をエッチング除去する際に、このエッチングによって
レジスト層Rの周囲の多結晶シリコン層26の上部にピ
ンホール状のエッチング異常が生じることを防ぐことが
できる。その結果、ゲート酸化膜16に貫通穴などの欠
陥が存在しない微細ゲート電極構造を得ることができ
る。
【0055】(変形例)次に、本実施の形態にかかる半
導体装置の製造方法の変形例について説明する。この変
形例は、ストッパ層が形成されていない点において、本
実施の形態にかかる半導体装置の製造方法と異なる。以
下、具体的に変形例を説明する。
【0056】図7を参照しながら説明する。本実施の形
態と同様にして、基板10上に素子分離領域12および
酸化膜24を形成し、素子分離領域12および酸化膜2
4の上に、多結晶シリコン層26を形成する。そして、
多結晶シリコン層26の上に、ストッパ層を形成するこ
となく、有機反射防止膜30を形成する。次に、有機反
射防止膜30の上に、所定のパターンでパターニングさ
れたレジスト層Rを形成する。この後の工程は、本実施
の形態かかる半導体装置の製造方法と同様であるため、
記載を省略する。また、この変形例においても、本実施
の形態にかかる半導体装置の製造方法における第1の特
徴点を有し、その特徴点による作用効果を奏することが
できる。
【0057】変形例の半導体装置の製造方法により得ら
れた半導体装置を図8に示す。この半導体装置は、ゲー
ト電極18の上にストッパ層がない点において、本実施
の形態にかかる半導体装置と異なる。
【0058】(実験例)有機反射防止膜のエッチングに
おけるCD(Critical Dimension)シフト量とエッチ
ング圧力との関係を調べたところ、以下のような知見を
得ることができた。ここで、CDシフト量とは、フォト
リソグラフィ工程で形成されたレジストマスクパターン
の所定部の寸法から有機反射防止膜をエッチングした後
の同一部分の寸法を引いたものである。なお、このエッ
チングは、高密度プラズマソースを有するエッチング装
置によって行われた。また、エッチングガスは、塩素と
酸素からなるガスを使用し、塩素と酸素の流量比は1:
1で行った。
【0059】図9は、CDシフト量とエッチング圧力と
の関係を表したグラフである。実線(符号a)は、幅が
0.25μmのレジスト層を0.25μmのスペースで
繰り返し形成している部分(密の部分)における実験結
果を示す。破線(符号b)は、幅が0.25μmのレジ
スト層を30μmのスペースで繰り返し形成している部
分(疎の部分)の実験結果を示す。
【0060】図9より、密の部分では、CDシフト量
は、エッチング圧力によってあまり影響を受けない。一
方、疎の部分では、CDシフト量は、エッチング圧力が
高くなるにしたがって低下し、密の部分に比べてエッチ
ング圧力の変化によって大きく影響を受けていることが
わかる。
【0061】現在、CDシフト量は、レジスト層の幅の
約10%の範囲内に収まることが好ましいとされてい
る。図9から、レジスト層がどのようなパターンをとっ
たとしてもこの範囲内に収まるためには、エッチング圧
力は10mTorr以下であることが望ましいことがわ
かった。
【0062】上記実施の形態において、ゲート電極上に
ストッパ層を残存させているが、必要に応じてストッパ
層を除去することができる。
【0063】また、上記実施の形態は、本発明の要旨を
越えない範囲において、種々の変更が可能であり、たと
えばp型MOSにも適用が可能である。またゲート電極
も多結晶シリコンに限らず、シリコン金属間化合物など
の場合でも適用可能である。
【図面の簡単な説明】
【図1】実施の形態に係る半導体装置の製造方法の工程
を模式的に示す断面図である。
【図2】実施の形態に係る半導体装置の製造方法の工程
を模式的に示す断面図である。
【図3】実施の形態に係る半導体装置の製造方法の工程
を模式的に示す断面図である。
【図4】実施の形態に係る半導体装置の製造方法の工程
を模式的に示す断面図である。
【図5】実施の形態に係る半導体装置の製造方法の工程
を模式的に示す断面図である。
【図6】実施の形態に係る半導体装置の製造方法の工程
を模式的に示す断面図である。
【図7】変形例に係る半導体装置の製造方法の工程を模
式的に示す断面図である。
【図8】変形例に係る半導体装置を模式的に示す断面図
である。
【図9】CDシフト量とエッチング圧力との関係を表す
グラフである。
【図10】段差部を有する多結晶シリコン層上に形成さ
れたレジスト層を露光した場合における露光光の反射の
態様を模式的に示す図である。
【図11】図8のレジスト層を現像した後の残存したレ
ジスト層を模式的に示す図である。
【符号の説明】
10 p型シリコン基板 12 素子分離領域 14 MOS素子 16 ゲート酸化膜 18 ゲート電極 20 n型不純物拡散層 20a 低濃度のn型不純物拡散層 20b 高濃度のn型不純物拡散層 22 サイドウォール絶縁膜 24 酸化膜 26 多結晶シリコン層 28 ストッパ層 30 有機反射防止膜 100 半導体装置 R レジスト
【手続補正書】
【提出日】平成12年4月7日(2000.4.7)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0009
【補正方法】変更
【補正内容】
【0009】
【課題を解決するための手段】本発明の第1の半導体装
置の製造方法は、(a)半導体基板上に絶縁膜を形成す
る工程、(b)前記絶縁膜上にシリコンを含む導電層を
形成する工程、(c)前記導電層の上に有機反射防止膜
を形成する工程、(d)前記有機反射防止膜の上に所定
のパターンのレジスト層を形成する工程、(e)前記レ
ジスト層をマスクとして、前記有機反射防止膜をエッチ
ングする工程であって、エッチングガスは、少なくとも
酸素系ガスおよび塩素系ガスを含む工程、および(f)
前記導電層を所定のパターンでエッチングし、ゲート電
極を形成する工程を含み、 前記工程(e)におけるエッチングは、高密度プラズマ
エッチングである
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0020
【補正方法】変更
【補正内容】
【0020】本発明の第2の半導体装置の製造方法は、
(a)半導体基板上に絶縁膜を形成する工程、(b)前
記絶縁膜上にシリコンを含む導電層を形成する工程、
(c)前記導電層の上に有機反射防止膜を形成する工
程、(d)前記有機反射防止膜の上に所定のパターンの
レジスト層を形成する工程、(e)前記レジスト層をマ
スクとして、前記有機反射防止膜をエッチングする工程
であって、エッチングガスは、少なくとも酸素系ガスお
よび塩素系ガスを含む工程、および(f)前記導電層を
所定のパターンでエッチングし、ゲート電極を形成する
工程を含み、 前記工程(e)と前記工程(f)とは、連続して行われ
る。

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 以下の工程(a)〜(f)を含む半導体
    装置の製造方法。 (a)半導体基板上に絶縁膜を形成する工程、(b)前
    記絶縁膜上にシリコンを含む導電層を形成する工程、
    (c)前記導電層の上に有機反射防止膜を形成する工
    程、(d)前記有機反射防止膜の上に所定のパターンの
    レジスト層を形成する工程、(e)前記レジスト層をマ
    スクとして、前記有機反射防止膜をエッチングする工程
    であって、エッチングガスは、少なくとも酸素系ガスお
    よび塩素系ガスを含む工程、および(f)前記導電層を
    所定のパターンでエッチングし、ゲート電極を形成する
    工程。
  2. 【請求項2】 請求項1において、 前記有機反射防止膜は、有機物を主成分とする膜であっ
    て、所定の波長を有する光の反射率が5%以下である、
    半導体装置の製造方法。
  3. 【請求項3】 請求項1または2において、 前記工程(e)におけるエッチングガスの酸素原子の数
    に対する塩素原子の数の比(塩素原子の数/酸素原子の
    数)は、0.5〜5である半導体装置の製造方法。
  4. 【請求項4】 請求項1〜3のいずれかにおいて、 前記塩素系ガスは、Cl2 、CCl4 、HClおよびB
    Cl3 から選択される少なくとも1種を含む、半導体装
    置の製造方法。
  5. 【請求項5】 請求項1〜3のいずれかにおいて、 前記酸素系ガスは、酸素、オゾンおよび一酸化炭素から
    選択される少なくとも1種を含む、半導体装置の製造方
    法。
  6. 【請求項6】 請求項1〜5のいずれかにおいて、 前記工程(e)におけるエッチングガスは、アルゴン、
    ヘリウムおよび窒素から選択される少なくとも1種を含
    む、半導体装置の製造方法。
  7. 【請求項7】 請求項1〜6のいずれかにおいて、 前記工程(e)におけるエッチングは、ドライエッチン
    グである、半導体装置の製造方法。
  8. 【請求項8】 請求項1〜7のいずれかにおいて、 前記工程(e)におけるエッチングの圧力は、1〜10
    mTorrである半導体装置の製造方法。
  9. 【請求項9】 請求項1〜8のいずれかにおいて、 前記工程(e)におけるエッチングは、高密度プラズマ
    エッチングである半導体装置の製造方法。
  10. 【請求項10】 請求項1〜9のいずれかにおいて、 前記高密度プラズマは、イオン密度が1×1011cm
    -3 以上である、半導体装置の製造方法。
  11. 【請求項11】 請求項1〜10のいずれかにおいて、 前記工程(e)と前記工程(f)とは、連続して行われ
    る、半導体装置の製造方法。
JP25121899A 1998-11-13 1999-09-06 半導体装置の製造方法 Expired - Fee Related JP3253604B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP25121899A JP3253604B2 (ja) 1998-11-13 1999-09-06 半導体装置の製造方法
US09/438,164 US6417083B1 (en) 1998-11-13 1999-11-11 Methods for manufacturing semiconductor devices

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP34110598 1998-11-13
JP10-341105 1998-11-13
JP25121899A JP3253604B2 (ja) 1998-11-13 1999-09-06 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000303320A Division JP2001144029A (ja) 1998-11-13 2000-10-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000208497A true JP2000208497A (ja) 2000-07-28
JP3253604B2 JP3253604B2 (ja) 2002-02-04

Family

ID=26540108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25121899A Expired - Fee Related JP3253604B2 (ja) 1998-11-13 1999-09-06 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6417083B1 (ja)
JP (1) JP3253604B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429143B1 (en) 2000-12-19 2002-08-06 Matsushita Electric Industrial Co., Ltd. Pattern formation method
US6794297B2 (en) 2001-08-10 2004-09-21 Oki Electric Industry Co., Ltd. Method for etching an antireflective coating and for fabricating a semiconductor device
KR100720473B1 (ko) * 2005-12-30 2007-05-22 동부일렉트로닉스 주식회사 반도체 트랜지스터의 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3883470B2 (ja) 2002-05-14 2007-02-21 沖電気工業株式会社 半導体装置の製造方法
DE10241990B4 (de) * 2002-09-11 2006-11-09 Infineon Technologies Ag Verfahren zur Strukturierung von Schichten auf Halbleiterbauelementen
JP2004235429A (ja) * 2003-01-30 2004-08-19 Renesas Technology Corp 半導体装置の製造方法
US7432209B2 (en) * 2006-03-22 2008-10-07 Applied Materials, Inc. Plasma dielectric etch process including in-situ backside polymer removal for low-dielectric constant material
US7276447B1 (en) * 2006-04-11 2007-10-02 Applied Materials, Inc. Plasma dielectric etch process including ex-situ backside polymer removal for low-dielectric constant material
JP6895600B2 (ja) * 2014-02-25 2021-06-30 東京エレクトロン株式会社 現像可能な底部反射防止コーティングおよび着色インプラントレジストのための化学増幅方法および技術

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017513A (en) 1989-01-18 1991-05-21 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
JPH05304167A (ja) 1992-04-28 1993-11-16 Mitsubishi Electric Corp レジストパターン形成方法
JPH0620943A (ja) 1992-07-02 1994-01-28 Nec Corp レジストパターンの形成方法
US5326727A (en) * 1992-12-30 1994-07-05 At&T Bell Laboratories Method for integrated circuit fabrication including linewidth control during etching
US5728508A (en) * 1994-03-14 1998-03-17 Shin-Etsu Chemical Co., Ltd. Method of forming resist pattern utilizing fluorinated resin antireflective film layer
JP3232878B2 (ja) 1994-06-09 2001-11-26 ソニー株式会社 半導体装置の製造方法
TW363220B (en) * 1996-07-15 1999-07-01 Applied Materials Inc Etching organic antireflective coating from a substrate
JP3917261B2 (ja) 1996-09-26 2007-05-23 松下電器産業株式会社 光吸収体およびこれを用いた光学機器
JP3316407B2 (ja) 1997-02-26 2002-08-19 シャープ株式会社 半導体装置の製造方法
JPH10303183A (ja) 1997-04-28 1998-11-13 Sony Corp パターンの形成方法
US5920796A (en) 1997-09-05 1999-07-06 Advanced Micro Devices, Inc. In-situ etch of BARC layer during formation of local interconnects
JP3003657B2 (ja) * 1997-12-24 2000-01-31 日本電気株式会社 半導体装置の製造方法
US6004722A (en) * 1998-04-06 1999-12-21 Chartered Semiconductor Manufacturing Ltd. Hydrolytically stable organic polymer material for organic polymer anti-reflective (ARC) layer
US6004853A (en) 1999-05-27 1999-12-21 Vanguard International Semiconductor Corporation Method to improve uniformity and the critical dimensions of a DRAM gate structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429143B1 (en) 2000-12-19 2002-08-06 Matsushita Electric Industrial Co., Ltd. Pattern formation method
US6794297B2 (en) 2001-08-10 2004-09-21 Oki Electric Industry Co., Ltd. Method for etching an antireflective coating and for fabricating a semiconductor device
KR100720473B1 (ko) * 2005-12-30 2007-05-22 동부일렉트로닉스 주식회사 반도체 트랜지스터의 제조 방법

Also Published As

Publication number Publication date
US6417083B1 (en) 2002-07-09
JP3253604B2 (ja) 2002-02-04

Similar Documents

Publication Publication Date Title
US7390750B1 (en) Method of patterning elements within a semiconductor topography
US7354847B2 (en) Method of trimming technology
US7018930B2 (en) Method for fabricating semiconductor device
US20050026345A1 (en) Process for forming dual metal gate structures
US6878646B1 (en) Method to control critical dimension of a hard masked pattern
JP2001308076A (ja) 半導体装置の製造方法
KR100277150B1 (ko) 반도체 장치 제조 방법
JP2004031944A (ja) 非常に幅の狭いトランジスタ・ゲート素子をフォトリソグラフィにより形成する方法
US6579809B1 (en) In-situ gate etch process for fabrication of a narrow gate transistor structure with a high-k gate dielectric
US5856239A (en) Tungsten silicide/ tungsten polycide anisotropic dry etch process
US6723652B1 (en) Dry etching method and method of manufacturing semiconductor apparatus
JP3253604B2 (ja) 半導体装置の製造方法
JP3316407B2 (ja) 半導体装置の製造方法
KR100225327B1 (ko) 폴리사이드 구조를 갖는 반도체장치 및 그의 제조방법
US6875559B2 (en) Method of etching materials patterned with a single layer 193nm resist
US6448179B2 (en) Method for fabricating semiconductor device
JP2000208767A (ja) 半導体装置の製造方法
KR100551071B1 (ko) 반도체소자 제조방법
US6828187B1 (en) Method for uniform reactive ion etching of dual pre-doped polysilicon regions
US7300883B2 (en) Method for patterning sub-lithographic features in semiconductor manufacturing
JP2001144029A (ja) 半導体装置の製造方法
JPH0346252A (ja) 半導体集積回路の製造方法
JPH10261628A (ja) 半導体素子のコンタクトホール製造方法
US7199034B1 (en) Flash memory device and method for fabricating the same
JP2001077087A (ja) 半導体装置の製造方法およびエッチング方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000808

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071122

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees