JP2000165275A - ラジオ受信機 - Google Patents
ラジオ受信機Info
- Publication number
- JP2000165275A JP2000165275A JP10340504A JP34050498A JP2000165275A JP 2000165275 A JP2000165275 A JP 2000165275A JP 10340504 A JP10340504 A JP 10340504A JP 34050498 A JP34050498 A JP 34050498A JP 2000165275 A JP2000165275 A JP 2000165275A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference value
- data
- frequency
- radio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 23
- 230000010355 oscillation Effects 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
- Circuits Of Receivers In General (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 外部ＣＰＵからのデータによって基準電圧を
作成するラジオ受信機において、信号線の引き回しを削
減する。 【解決手段】 外部ＣＰＵ１からの第１及び第２基準値
データは、ＰＬＬ制御回路１９の入力部２０に取り込ま
れた後、ラッチ回路２１にラッチされる。ラッチされた
データはＤ／Ａ変換器２３及び２４でアナログ値の基準
値に変換される。基準値はラジオ受信回路２に転送さ
れ、ラジオ受信回路２内ではそれぞれ１本の信号線で比
較回路１６及び１８に印加される。
作成するラジオ受信機において、信号線の引き回しを削
減する。 【解決手段】 外部ＣＰＵ１からの第１及び第２基準値
データは、ＰＬＬ制御回路１９の入力部２０に取り込ま
れた後、ラッチ回路２１にラッチされる。ラッチされた
データはＤ／Ａ変換器２３及び２４でアナログ値の基準
値に変換される。基準値はラジオ受信回路２に転送さ
れ、ラジオ受信回路２内ではそれぞれ１本の信号線で比
較回路１６及び１８に印加される。
Description
【０００１】
【発明の属する技術分野】本発明は、外部ＣＰＵ（中央
演算処理装置）に応じて特性の設定が可能なラジオ受信
機に関する。
演算処理装置）に応じて特性の設定が可能なラジオ受信
機に関する。
【０００２】
【従来の技術】一般に、ラジオ受信機は、ＲＦ信号レベ
ルに応じてＲＦ信号のレベルを一定レベルにするＲＦ−
ＡＧＣ回路、ＩＦ信号レベルに応じてＲＦ信号のレベル
を一定にするＩＦ−ＡＧＣ回路、受信電界強度が一定レ
ベル以上になると放送局があると検出する局検出回路等
の機能を有している。これらの機能は、制御対象となる
信号レベルと基準値とを比較し、その比較結果で駆動さ
れるものである。このように比較結果で駆動される機能
は、上記の回路に限らない。
ルに応じてＲＦ信号のレベルを一定レベルにするＲＦ−
ＡＧＣ回路、ＩＦ信号レベルに応じてＲＦ信号のレベル
を一定にするＩＦ−ＡＧＣ回路、受信電界強度が一定レ
ベル以上になると放送局があると検出する局検出回路等
の機能を有している。これらの機能は、制御対象となる
信号レベルと基準値とを比較し、その比較結果で駆動さ
れるものである。このように比較結果で駆動される機能
は、上記の回路に限らない。
【０００３】図３は、外部ＣＰＵの制御回路から発生す
る基準値データを受け、基準値データに応じて基準電圧
を設定する回路を含むラジオ受信機を示している。外部
ＣＰＵ１からラジオ受信回路２に基準値データがシリア
ル形態で転送されると、基準値データはデータ入出力回
路３に取り込まれ、さらにデータに応じて制御信号が例
えば局検出回路４に印加される。局検出回路４は、比較
回路５と、抵抗値がそれぞれＲ、２Ｒ、４Ｒ及び８Ｒで
ある抵抗と、抵抗にそれぞれ接続されるトランジスタＴ
Ｒ１〜ＴＲ４とを含む。制御信号に応じてトランジスタ
ＴＲ１〜ＴＲ４がオンまたはオフすることによって、抵
抗Ｒ〜８Ｒの組み合わせを変更させることができ、組み
合わせに応じて基準電圧が変更される。
る基準値データを受け、基準値データに応じて基準電圧
を設定する回路を含むラジオ受信機を示している。外部
ＣＰＵ１からラジオ受信回路２に基準値データがシリア
ル形態で転送されると、基準値データはデータ入出力回
路３に取り込まれ、さらにデータに応じて制御信号が例
えば局検出回路４に印加される。局検出回路４は、比較
回路５と、抵抗値がそれぞれＲ、２Ｒ、４Ｒ及び８Ｒで
ある抵抗と、抵抗にそれぞれ接続されるトランジスタＴ
Ｒ１〜ＴＲ４とを含む。制御信号に応じてトランジスタ
ＴＲ１〜ＴＲ４がオンまたはオフすることによって、抵
抗Ｒ〜８Ｒの組み合わせを変更させることができ、組み
合わせに応じて基準電圧が変更される。
【０００４】
【発明が解決しようとする課題】ところで、図３の回路
では、基準値を定めるための制御信号は局検出回路４に
印加されるのに限ったことではなく、他にも利用回路６
として示されるようなＲＦ−ＡＧＣ回路やＩＦ−ＡＧＣ
回路等にも基準電圧を設定するために制御信号がデータ
入出力回路３から発生する。よって、基準電圧を必要と
する回路が増大すると、局検出回路４の如き抵抗やトラ
ンジスタの素子が増大する。その為、前記トランジスタ
を制御するための制御信号の本数が増え、その結果ラジ
オ受信回路２内で制御信号の信号線の引き回しが増える
という問題があった。
では、基準値を定めるための制御信号は局検出回路４に
印加されるのに限ったことではなく、他にも利用回路６
として示されるようなＲＦ−ＡＧＣ回路やＩＦ−ＡＧＣ
回路等にも基準電圧を設定するために制御信号がデータ
入出力回路３から発生する。よって、基準電圧を必要と
する回路が増大すると、局検出回路４の如き抵抗やトラ
ンジスタの素子が増大する。その為、前記トランジスタ
を制御するための制御信号の本数が増え、その結果ラジ
オ受信回路２内で制御信号の信号線の引き回しが増える
という問題があった。
【０００５】
【課題を解決するための手段】本発明は、ヘテロダイン
方式のラジオ受信回路と、周波数データに応じて前記ラ
ジオ受信部に印加される局部発振信号の周波数を制御す
る周波数制御回路と、受信周波数に応じて前記周波数デ
ータを出力する制御回路とを備えるラジオ受信機におい
て、前記制御回路は、前記ラジオ受信回路内の利用回路
の基準値に対応する基準値データを出力するとともに、
前記周波数制御回路は、前記基準値データを基準値に変
換して基準値を発生する基準値発生回路を含むことを特
徴とする。
方式のラジオ受信回路と、周波数データに応じて前記ラ
ジオ受信部に印加される局部発振信号の周波数を制御す
る周波数制御回路と、受信周波数に応じて前記周波数デ
ータを出力する制御回路とを備えるラジオ受信機におい
て、前記制御回路は、前記ラジオ受信回路内の利用回路
の基準値に対応する基準値データを出力するとともに、
前記周波数制御回路は、前記基準値データを基準値に変
換して基準値を発生する基準値発生回路を含むことを特
徴とする。
【０００６】特に、前記ラジオ受信内の利用回路は、少
なくともＲＦ−ＡＧＣ回路、ＩＦ−ＡＧＣ回路または放
送局検出回路であることを特徴とする。
なくともＲＦ−ＡＧＣ回路、ＩＦ−ＡＧＣ回路または放
送局検出回路であることを特徴とする。
【０００７】また、前記制御回路は、周波数データと基
準値データとを組み合わせて、シリアルデータとして送
ることを特徴とする。
準値データとを組み合わせて、シリアルデータとして送
ることを特徴とする。
【０００８】さらに、前記ラジオ受信回路と、前記周波
数制御回路とを同一半導体基板上に集積化し、前記基板
上で局部発振周波数を制御するとともに、変換された基
準値を各種回路に印加させることを特徴とする。
数制御回路とを同一半導体基板上に集積化し、前記基板
上で局部発振周波数を制御するとともに、変換された基
準値を各種回路に印加させることを特徴とする。
【０００９】本発明に依れば、周波数データだけでな
く、基準値データも周波数制御回路に印加し、周波数制
御回路において基準値データを基準に変換して、電圧信
号としてラジオ受信回路の利用回路に印加する。その
為、利用回路には１本の電圧信号が対応する。
く、基準値データも周波数制御回路に印加し、周波数制
御回路において基準値データを基準に変換して、電圧信
号としてラジオ受信回路の利用回路に印加する。その
為、利用回路には１本の電圧信号が対応する。
【００１０】
【発明の実施の形態】図１は本発明の実施の形態を示す
図であり、１０は可変利得を有し、受信ＲＦ信号を増幅
するＲＦ増幅回路、１１は局部発振信号を発生する局部
発振回路、１２は局部発振信号に応じてＲＦ信号をＩＦ
信号に周波数変換する混合器、１３はＩＦ信号の周波数
帯域を制限するＩＦフィルタ、１４はＩＦフィルタ１３
の出力信号を振幅制限するＩＦリミッタ、１５は混合器
１２の出力信号をレベル検波するレベル検波回路、１６
はレベル検波回路１５の出力信号と基準電圧とを比較し
て、比較結果に応じてＲＦ増幅回路１０の利得を変更す
る比較回路、１７はＩＦリミッタ１４の出力信号をレベ
ル検波するレベル検波回路、１８はレベル検波回路１７
の出力信号を基準値と比較し、基準値より高いと局検出
信号を発生する比較回路である。
図であり、１０は可変利得を有し、受信ＲＦ信号を増幅
するＲＦ増幅回路、１１は局部発振信号を発生する局部
発振回路、１２は局部発振信号に応じてＲＦ信号をＩＦ
信号に周波数変換する混合器、１３はＩＦ信号の周波数
帯域を制限するＩＦフィルタ、１４はＩＦフィルタ１３
の出力信号を振幅制限するＩＦリミッタ、１５は混合器
１２の出力信号をレベル検波するレベル検波回路、１６
はレベル検波回路１５の出力信号と基準電圧とを比較し
て、比較結果に応じてＲＦ増幅回路１０の利得を変更す
る比較回路、１７はＩＦリミッタ１４の出力信号をレベ
ル検波するレベル検波回路、１８はレベル検波回路１７
の出力信号を基準値と比較し、基準値より高いと局検出
信号を発生する比較回路である。
【００１１】また、１９は周波数制御回路としてのＰＬ
Ｌ制御回路であって、２０はＣＰＵ１からのデータを取
り込む入力部、２１は入力部１８の出力データをラッチ
するラッチ回路、２２は局部発振回路１１とＰＬＬルー
プを構成し、ラッチされた分周データにより局部発振回
路１１の局部発振周波数を制御するＰＬＬ制御部、２３
はラッチされた第１基準値データをＤ／Ａ変換して、比
較回路１６の基準値を生成する第１Ｄ／Ａ変換器、２４
はラッチされた第２基準値データをＤ／Ａ変換して、比
較回路１８の基準値を生成する第２Ｄ／Ａ変換器であ
る。尚、基準値データは１〜１０ビットで構成される
が、図１では基準値データが４ビットで構成されるの
で、Ｄ／Ａ変換器２３及び２４も４ビットに対応するも
ので構成される。
Ｌ制御回路であって、２０はＣＰＵ１からのデータを取
り込む入力部、２１は入力部１８の出力データをラッチ
するラッチ回路、２２は局部発振回路１１とＰＬＬルー
プを構成し、ラッチされた分周データにより局部発振回
路１１の局部発振周波数を制御するＰＬＬ制御部、２３
はラッチされた第１基準値データをＤ／Ａ変換して、比
較回路１６の基準値を生成する第１Ｄ／Ａ変換器、２４
はラッチされた第２基準値データをＤ／Ａ変換して、比
較回路１８の基準値を生成する第２Ｄ／Ａ変換器であ
る。尚、基準値データは１〜１０ビットで構成される
が、図１では基準値データが４ビットで構成されるの
で、Ｄ／Ａ変換器２３及び２４も４ビットに対応するも
ので構成される。
【００１２】尚、図１においては、ラジオ受信回路２及
びＰＬＬ制御回路１９は独立した半導体基板上に集積化
されている。
びＰＬＬ制御回路１９は独立した半導体基板上に集積化
されている。
【００１３】図１において、ＣＰＵ１から分周データ及
び／または基準値データを含むシリアルデータが転送さ
れると、入力部２０に取り込まれる。入力部２０に取り
込まれたデータは、ラッチ回路２１に転送されてラッチ
される。ラッチされることで、分周データはＰＬＬ制御
部２２に、第１及び第２基準値データは第１及び第２Ａ
／Ｄ変換器２３及び２４に印加される。局部発振回路１
１及びＰＬＬ制御部２２によって、一般に知られる構成
のＰＬＬループが構成される。従って、分周データが与
えられると、分周データに対応した局部発振周波数の信
号が局部発振回路１１から発生し、その結果希望の放送
局が受信される。
び／または基準値データを含むシリアルデータが転送さ
れると、入力部２０に取り込まれる。入力部２０に取り
込まれたデータは、ラッチ回路２１に転送されてラッチ
される。ラッチされることで、分周データはＰＬＬ制御
部２２に、第１及び第２基準値データは第１及び第２Ａ
／Ｄ変換器２３及び２４に印加される。局部発振回路１
１及びＰＬＬ制御部２２によって、一般に知られる構成
のＰＬＬループが構成される。従って、分周データが与
えられると、分周データに対応した局部発振周波数の信
号が局部発振回路１１から発生し、その結果希望の放送
局が受信される。
【００１４】また、第１基準値データはＡ／Ｄ変換器２
３でアナログ値に変換され、このアナログ値は第１基準
値として比較回路１６の負入力端子に印加される。レベ
ル検波回路１５及び比較回路１６はＩＦ−ＡＧＣ回路と
して機能し、Ａ／Ｄ変換器２３の出力信号はこのＩＦ−
ＡＧＣ回路の基準値となる。混合回路１２の出力ＩＦ信
号はレベル検波回路１５でレベル検波され、比較回路１
６でレベル検波回路１５の出力信号と基準値とが比較さ
れる。比較差に応じた比較回路１６の出力信号に基づ
き、ＲＦ増幅回路１０の利得が変更される。このような
ＩＦ−ＡＧＣ回路によって、ＲＦ信号が所定レベル以上
より高くならないように制御される。この所定レベル
を、基準値を変更することによってＩＦ−ＡＧＣ回路の
特性を変更することが可能である。
３でアナログ値に変換され、このアナログ値は第１基準
値として比較回路１６の負入力端子に印加される。レベ
ル検波回路１５及び比較回路１６はＩＦ−ＡＧＣ回路と
して機能し、Ａ／Ｄ変換器２３の出力信号はこのＩＦ−
ＡＧＣ回路の基準値となる。混合回路１２の出力ＩＦ信
号はレベル検波回路１５でレベル検波され、比較回路１
６でレベル検波回路１５の出力信号と基準値とが比較さ
れる。比較差に応じた比較回路１６の出力信号に基づ
き、ＲＦ増幅回路１０の利得が変更される。このような
ＩＦ−ＡＧＣ回路によって、ＲＦ信号が所定レベル以上
より高くならないように制御される。この所定レベル
を、基準値を変更することによってＩＦ−ＡＧＣ回路の
特性を変更することが可能である。
【００１５】第２基準値データはＡ／Ｄ変換器２４でア
ナログの第２基準値に設定される。第２基準値は比較回
路１８の負入力端子に印加される。リミッタ回路１８の
出力信号はレベル検波回路１７でレベル検波された後、
検波出力信号は比較回路１８で第２基準値と比較され
る。検波出力信号が第２基準値より高いと局検出信号が
比較回路１８から発生する。そして、第２基準値を変更
することによって、局検出レベルが変更される。
ナログの第２基準値に設定される。第２基準値は比較回
路１８の負入力端子に印加される。リミッタ回路１８の
出力信号はレベル検波回路１７でレベル検波された後、
検波出力信号は比較回路１８で第２基準値と比較され
る。検波出力信号が第２基準値より高いと局検出信号が
比較回路１８から発生する。そして、第２基準値を変更
することによって、局検出レベルが変更される。
【００１６】ところで、図１において、受信局変更の場
合、分周データを変更することで局部発振周波数を変更
し、その結果受信ＲＦ信号の周波数が変更される。その
場合のデータ転送は、受信局変更前と同一の第１及び第
２基準値データに、変更された分周データを付加して行
われる。その為、ＰＬＬ制御部２２の分周データのみが
変更され、比較回路１６及び１８の基準値は変更されな
い。
合、分周データを変更することで局部発振周波数を変更
し、その結果受信ＲＦ信号の周波数が変更される。その
場合のデータ転送は、受信局変更前と同一の第１及び第
２基準値データに、変更された分周データを付加して行
われる。その為、ＰＬＬ制御部２２の分周データのみが
変更され、比較回路１６及び１８の基準値は変更されな
い。
【００１７】図１に依れば、ＰＬＬ制御回路１９で基準
値データをアナログ値に変換して、アナログ信号をラジ
オ受信回路に与えているので、比較回路１６及び１８の
基準値は外部回路から１本の信号ラインで与えられる。
その為、ラジオ受信回路２内での制御信号の信号線によ
る引き回しを削減できる。
値データをアナログ値に変換して、アナログ信号をラジ
オ受信回路に与えているので、比較回路１６及び１８の
基準値は外部回路から１本の信号ラインで与えられる。
その為、ラジオ受信回路２内での制御信号の信号線によ
る引き回しを削減できる。
【００１８】また、ＣＰＵ１からＰＬＬ制御回路１９へ
のデータ転送は、分周データに基準値データを付加して
シリアルデータ方式で可能になるので、ＣＰＵ１及びＰ
ＬＬ制御回路１９の間のデータ線を１本で構成すること
ができる。
のデータ転送は、分周データに基準値データを付加して
シリアルデータ方式で可能になるので、ＣＰＵ１及びＰ
ＬＬ制御回路１９の間のデータ線を１本で構成すること
ができる。
【００１９】図２は、ラジオ受信回路２とＰＬＬ制御回
路１９とを同一の半導体基板上に集積化した実施の形態
を示している。図２において、ＣＰＵ１から入力された
分周データに応じて、同一の半導体基板上で局部発振信
号の周波数を制御することができる。また、基準値デー
タはＰＬＬ制御回路１９で基準値に変換された後、単一
の信号ラインで基準値をラジオ受信回路２の比較回路１
６及び１８に伝送することが可能である。その為、図１
と同様、ラジオ受信回路２内で信号ラインの引き回しを
削減することができる。
路１９とを同一の半導体基板上に集積化した実施の形態
を示している。図２において、ＣＰＵ１から入力された
分周データに応じて、同一の半導体基板上で局部発振信
号の周波数を制御することができる。また、基準値デー
タはＰＬＬ制御回路１９で基準値に変換された後、単一
の信号ラインで基準値をラジオ受信回路２の比較回路１
６及び１８に伝送することが可能である。その為、図１
と同様、ラジオ受信回路２内で信号ラインの引き回しを
削減することができる。
【００２０】図１及び２においては、ＦＭラジオ受信機
によって実施形態を示していたが、これに限らずＡＭ受
信機にも本発明を適用することができる。また、図１及
び図２のように、ＩＦ−ＡＧＣ回路や局検出回路に限ら
ず、ＲＦ−ＡＧＣ回路や電界強度に基づいてステレオ分
離度を変更する回路等の基準値の必要な回路に本発明を
適用することも可能である。さらに、図１及び図２の第
１及び第２Ｄ／Ａ変換回路２３及び２４としては、これ
に限らずデコーダで構成しても基準値を発生させること
が可能である。
によって実施形態を示していたが、これに限らずＡＭ受
信機にも本発明を適用することができる。また、図１及
び図２のように、ＩＦ−ＡＧＣ回路や局検出回路に限ら
ず、ＲＦ−ＡＧＣ回路や電界強度に基づいてステレオ分
離度を変更する回路等の基準値の必要な回路に本発明を
適用することも可能である。さらに、図１及び図２の第
１及び第２Ｄ／Ａ変換回路２３及び２４としては、これ
に限らずデコーダで構成しても基準値を発生させること
が可能である。
【００２１】
【発明の効果】本発明の依れば、基準値を定めるための
ラジオ受信回路内で制御信号の信号線の引き回しを大幅
に削減することができる。特に、ラジオ受信回路をＩＣ
化した場合には、信号線の削減によりチップ面積を削減
することができる。
ラジオ受信回路内で制御信号の信号線の引き回しを大幅
に削減することができる。特に、ラジオ受信回路をＩＣ
化した場合には、信号線の削減によりチップ面積を削減
することができる。
【図１】本発明の実施の形態を示すブロック図である。
【図２】本発明の他の実施の形態を示すブロック図であ
る。
る。
【図３】従来例を示すブロック図である。
１ ＣＰＵ ２ ラジオ受信回路 １０ ＲＦ増幅回路 １１ 局部発振回路 １２ 混合回路 １３ ＩＦフィルタ １４ ＩＦリミッタアンプ １５、１７ レベル検波回路 １６、１８ 比較回路 １９ ＰＬＬ制御回路 ２０ 入力部 ２１ ラッチ回路 ２２ ＰＬＬ制御部 ２３、２４ 第１及び第２Ｄ／Ａ変換回路
Claims (4)
- 【請求項１】 ヘテロダイン方式のラジオ受信回路と、
周波数データに応じて前記ラジオ受信部に印加される局
部発振信号の周波数を制御する周波数制御回路と、受信
周波数に応じて前記周波数データを出力する制御回路と
を備えるラジオ受信機において、 前記制御回路は、前記ラジオ受信回路内の各種回路の基
準値に対応する基準値データを出力するとともに、 前記周波数制御回路は、前記基準値データを基準値に変
換して基準値を発生する基準値発生回路を含むことを特
徴とするラジオ受信機。 - 【請求項２】 前記ラジオ受信内の各種回路は、少なく
ともＲＦ−ＡＧＣ回路、ＩＦ−ＡＧＣ回路または放送局
検出回路であることを特徴とする請求項１記載のラジオ
受信機。 - 【請求項３】 前記制御回路は、周波数データと基準値
データとを組み合わせて、シリアルデータとして送るこ
とを特徴とする請求項１記載のラジオ受信機。 - 【請求項４】 前記ラジオ受信回路と、前記周波数制御
回路とを同一半導体基板上に集積化し、前記基板上で局
部発振周波数を制御するとともに、変換された基準値を
各種回路に印加させることを特徴とする請求項１記載の
ラジオ受信機。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34050498A JP3462772B2 (ja) | 1998-11-30 | 1998-11-30 | ラジオ受信機 |
| KR10-1999-0053227A KR100410792B1 (ko) | 1998-11-30 | 1999-11-27 | 라디오 수신기 |
| US09/450,902 US6445909B1 (en) | 1998-11-30 | 1999-11-29 | Radio receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34050498A JP3462772B2 (ja) | 1998-11-30 | 1998-11-30 | ラジオ受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000165275A true JP2000165275A (ja) | 2000-06-16 |
| JP3462772B2 JP3462772B2 (ja) | 2003-11-05 |
Family
ID=18337612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34050498A Expired - Fee Related JP3462772B2 (ja) | 1998-11-30 | 1998-11-30 | ラジオ受信機 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6445909B1 (ja) |
| JP (1) | JP3462772B2 (ja) |
| KR (1) | KR100410792B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081611A (ja) * | 2007-09-26 | 2009-04-16 | Sony Corp | 位相雑音除去装置及び方法、受信装置及び方法、並びにプログラム |
| JP2013026853A (ja) * | 2011-07-21 | 2013-02-04 | Ricoh Co Ltd | 直交信号生成回路、直交信号生成回路の調整方法、及び無線通信装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6706623B2 (ja) | 2015-09-24 | 2020-06-10 | 株式会社Ｆｕｊｉ | 非接触給電システム |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5854682B2 (ja) * | 1978-04-17 | 1983-12-06 | 富士通テン株式会社 | 中間周波検出回路 |
| JPS6035856B2 (ja) * | 1978-10-28 | 1985-08-16 | ヤマハ株式会社 | 受信機 |
| JPS5883446A (ja) * | 1981-11-12 | 1983-05-19 | Matsushita Electric Ind Co Ltd | 受信機 |
| JPS60214637A (ja) * | 1984-04-10 | 1985-10-26 | Nec Corp | 周波数シンセサイザ方式ラジオ受信機 |
| JP2982567B2 (ja) * | 1993-07-20 | 1999-11-22 | 松下電器産業株式会社 | 受信装置 |
| KR0156961B1 (ko) * | 1994-07-26 | 1998-12-01 | 강박광 | 1,4-비스(2-시아노스티릴)벤젠의 제법 |
| JPH09224059A (ja) * | 1996-02-15 | 1997-08-26 | General Res Of Electron Inc | 直接変換ｆｓｋ受信機 |
| WO1999007091A1 (fr) * | 1997-07-31 | 1999-02-11 | T.I.F. Co., Ltd. | Recepteur radio |
| US6188716B1 (en) * | 1998-03-02 | 2001-02-13 | Pan Atlantic Corporation | Radio and communication method using a transmitted intermediate frequency |
| JP4089003B2 (ja) * | 1998-04-01 | 2008-05-21 | ソニー株式会社 | 受信機及び受信方法 |
-
1998
- 1998-11-30 JP JP34050498A patent/JP3462772B2/ja not_active Expired - Fee Related
-
1999
- 1999-11-27 KR KR10-1999-0053227A patent/KR100410792B1/ko not_active IP Right Cessation
- 1999-11-29 US US09/450,902 patent/US6445909B1/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081611A (ja) * | 2007-09-26 | 2009-04-16 | Sony Corp | 位相雑音除去装置及び方法、受信装置及び方法、並びにプログラム |
| JP4697208B2 (ja) * | 2007-09-26 | 2011-06-08 | ソニー株式会社 | 位相雑音除去装置及び方法、並びにプログラム |
| US8290099B2 (en) | 2007-09-26 | 2012-10-16 | Sony Corporation | Phase noise limiting apparatus, phase noise limiting method, receiving apparatus, receiving method, and programs |
| JP2013026853A (ja) * | 2011-07-21 | 2013-02-04 | Ricoh Co Ltd | 直交信号生成回路、直交信号生成回路の調整方法、及び無線通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000035736A (ko) | 2000-06-26 |
| KR100410792B1 (ko) | 2003-12-18 |
| JP3462772B2 (ja) | 2003-11-05 |
| US6445909B1 (en) | 2002-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6807406B1 (en) | Variable gain mixer circuit | |
| US6606489B2 (en) | Differential to single-ended converter with large output swing | |
| US6774739B2 (en) | Frequency converter, orthogonal demodulator and orthogonal modulator | |
| JP2000091915A (ja) | Ｐｌｌ回路およびそれを用いた無線通信端末機器 | |
| US20040014450A1 (en) | Signal receiving apparatus and gain control method using analog control AGC and step control AGC | |
| JPH11317716A (ja) | デジタルｍｐｘ信号復調器用の搬送波発生装置 | |
| US7711395B2 (en) | Circuit current generation apparatus and method thereof, and signal processing apparatus | |
| US20040174199A1 (en) | Multiplier circuit | |
| US6922556B2 (en) | System and method for establishing a bias current using a feedback loop | |
| US6744308B1 (en) | System and method for establishing the input impedance of an amplifier in a stacked configuration | |
| JP3462772B2 (ja) | ラジオ受信機 | |
| US5818305A (en) | Automatic substitution of a reference oscillator for synchronizing two transmitter co-channel local oscillators | |
| JP2002016462A (ja) | 受信回路及び受信利得制御方法 | |
| US6850113B2 (en) | Demodulator and communication device using the same | |
| JPH0132432Y2 (ja) | ||
| JPH09199962A (ja) | ラジオ受信機の電界強度検出回路 | |
| JP2551330B2 (ja) | ミキサ回路 | |
| JPH09186618A (ja) | ラジオ受信機 | |
| JPS6290037A (ja) | 受信機 | |
| US6625422B1 (en) | Signal generator | |
| JP3128473B2 (ja) | ラジオ受信機 | |
| JP3064915B2 (ja) | 送信装置 | |
| JP2000165279A (ja) | Ｆｍ受信回路における受信トラッキング補正回路 | |
| US20080231376A1 (en) | Oscillation circuit controlling phase difference of output signals | |
| JPH08172330A (ja) | ラジオ受信機のａｇｃ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |