JP4697208B2 - 位相雑音除去装置及び方法、並びにプログラム - Google Patents

位相雑音除去装置及び方法、並びにプログラム Download PDF

Info

Publication number
JP4697208B2
JP4697208B2 JP2007248678A JP2007248678A JP4697208B2 JP 4697208 B2 JP4697208 B2 JP 4697208B2 JP 2007248678 A JP2007248678 A JP 2007248678A JP 2007248678 A JP2007248678 A JP 2007248678A JP 4697208 B2 JP4697208 B2 JP 4697208B2
Authority
JP
Japan
Prior art keywords
phase
signal
phase noise
frequency
phase error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007248678A
Other languages
English (en)
Other versions
JP2009081611A (ja
Inventor
康治 難波田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007248678A priority Critical patent/JP4697208B2/ja
Priority to US12/236,671 priority patent/US8290099B2/en
Publication of JP2009081611A publication Critical patent/JP2009081611A/ja
Application granted granted Critical
Publication of JP4697208B2 publication Critical patent/JP4697208B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/10Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12Neutralising, balancing, or compensation arrangements
    • H04B1/123Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0024Carrier regulation at the receiver end
    • H04L2027/0026Correction of carrier offset
    • H04L2027/003Correction of carrier offset at baseband only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0046Open loops
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0053Closed loops
    • H04L2027/0055Closed loops single phase
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0063Elements of loops
    • H04L2027/0069Loop filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Noise Elimination (AREA)

Description

本発明は位相雑音除去装置及び方法、並びにプログラムに関し、特に、例えば、使用予定のダウンコンバータが複数ある場合でも、位相雑音を適切に除去することができるようにする位相雑音除去装置及び方法、並びにプログラムに関する。
一般的なRF(radio frequency)回路では、RF信号からIF(intermediate frequency)信号への周波数変換の際に、LO(local oscillator)(局部発信器)の周波数揺らぎに起因した位相雑音が発生する。この位相雑音は、後段の復調部の復調性能(誤り率)に悪影響を及ぼすことが知られており、復調前にこのIF信号に含まれる位相雑音の除去が求められている。
従来では、例えば、IF信号から検出される位相雑音量に応じた最適なパラメータで位相雑音の除去が行われる(例えば、特許文献1参照)。
特開平11−136301号公報
しかしながら、例えば周波数変換器(以下、ダウンコンバータと称する)には様々な種類があり、検出される位相雑音量は、そのダウンコンバータの種類によって異なる。そのため、例えば、装置製造に当たり、装置に組み込むダウンコンバータが複数種類予定されている場合には、装置に組み込むダウンコンバータの種類毎に、位相雑音除去に最適なパラメータを設定する必要があった。
本発明は、このような状況に鑑みてなされたものであり、例えば、使用予定のダウンコンバータが複数ある場合でも、位相雑音を適切に除去することができるようにするものである。
本発明の第1の側面の位相雑音除去装置は、入力信号を周波数変換する周波数変換手段と、前記周波数変換手段による周波数変換により得られたIF信号から、前記IF信号の高域の所定周波数でのパワーと低域の所定周波数でのパワーとの差を位相雑音量として検出する位相雑音量検出手段と、前記位相雑音量に応じた、前記IF信号に対する位相同期で用いられるループゲインを示す複数の対照表のうちの何れかを指定する指定手段と、前記周波数変換手段の種類ごとに予め用意された前記複数の対照表を有し、前記複数の対照表のうちの前記指定手段により指定された前記対照表に基づいて、前記位相雑音量検出手段により検出された前記位相雑音量に応じた前記ループゲインを決定する決定手段と、前記IF信号から位相誤差を検出し、前記位相誤差に対応する位相誤差信号を生成する位相誤差検出手段と、前記決定手段により決定された前記ループゲインを用いたループフィルタ処理により、前記位相誤差信号を平均化する平均化手段と、前記平均化手段により平均化された前記位相誤差信号の位相を反転させて位相補正信号を生成する位相補正信号生成手段と、前記IF信号と、前記位相補正信号とを乗算することで、前記IF信号の位相雑音を除去する位相雑音除去手段とを備え、前記位相誤差検出手段は、前記位相雑音除去手段により前記位相雑音が除去された前記IF信号から位相誤差を検出する。
本発明の第1の側面の位相雑音除去方法またはプログラムは、IF信号からから検出した位相雑音量に基づいて、前記IF信号の位相雑音を除去する位相雑音除去装置の位相雑音除去方法または位相雑音除去処理をコンピュータに実行させるプログラムであり、周波数変換手段が入力信号を周波数変換する周波数変換ステップと、前記周波数変換手段による周波数変換により得られた前記IF信号から、前記IF信号の高域の所定周波数でのパワーと低域の所定周波数でのパワーとの差を位相雑音量として検出する位相雑音量検出ステップと、前記位相雑音量に応じた、前記IF信号に対する位相同期で用いられるループゲインを示す複数の対照表のうちの何れかを指定する指定ステップと、前記周波数変換手段の種類ごとに予め用意された前記複数の対照表を有する決定手段が、前記複数の対照表のうちの前記指定ステップにおいて指定された前記対照表に基づいて、前記位相雑音量検出ステップにおいて検出された前記位相雑音量に応じた前記ループゲインを決定する決定ステップと、前記IF信号から位相誤差を検出し、前記位相誤差に対応する位相誤差信号を生成する位相誤差検出ステップと、前記決定手段により決定された前記ループゲインを用いたループフィルタ処理により、前記位相誤差信号を平均化する平均化ステップと、前記平均化ステップにおいて平均化された前記位相誤差信号の位相を反転させて位相補正信号を生成する位相補正信号生成ステップと、前記IF信号と、前記位相補正信号とを乗算することで、前記IF信号の位相雑音を除去する位相雑音除去ステップとを含み、前記位相誤差検出ステップにおいて、前記位相雑音除去ステップにより前記位相雑音が除去された前記IF信号から位相誤差を検出する。
本発明の第1の側面においては、周波数変換手段により入力信号が周波数変換され、周波数変換により得られたIF信号から、前記IF信号の高域の所定周波数でのパワーと低域の所定周波数でのパワーとの差が位相雑音量として検出され、前記位相雑音量に応じた、前記IF信号に対する位相同期で用いられるループゲインを示す複数の対照表のうちの何れかが指定され、前記周波数変換手段の種類ごとに予め用意された前記複数の対照表を有する決定手段により、前記複数の対照表のうちの指定された前記対照表に基づいて、検出された前記位相雑音量に応じた前記ループゲインが決定され、前記IF信号から位相誤差が検出され、前記位相誤差に対応する位相誤差信号が生成され、前記決定手段により決定された前記ループゲインを用いたループフィルタ処理により、前記位相誤差信号が平均化され、平均化された前記位相誤差信号の位相が反転されて位相補正信号が生成され、前記IF信号と、前記位相補正信号とが乗算されて、前記IF信号の位相雑音が除去され、位相誤差の検出においては、前記位相雑音の除去された前記IF信号から位相誤差が検出される。
本発明の第1の側面によれば、例えば、使用予定のダウンコンバータが複数ある場合でも、位相雑音を適切に除去することができる。
以下、図面を参照して本発明を適用した実施の形態について説明する。
図1は、本発明を適用したTV(Television)受像機1の構成例を示す図である。なお図1には、本発明に関する部分のみ図示されており、それ以外の通常のTV受像機が有する回路(例えば、画像処理回路や表示制御回路等)の図示は省略されている。
TV受像機1は、アンテナ11、RF回路12、復調回路13、操作部14、及び制御部15を有して構成されている。
アンテナ11は、例えば図示せぬ放送局からのディジタル放送等の放送信号であるRF信号を受信し、RF回路12に供給する。RF回路12は、制御部15の制御に従って、アンテナ11から供給されるRF信号に対して増幅や周波数変換等の処理を行い、その結果得られるIF信号を復調回路13に供給する。
RF回路12は、例えばLO21及びダウンコンバータ22から構成される。
LO21は、所定の周波数の信号を発生し、その信号をダウンコンバータ22に供給する。なお、このLO21は、この信号に付随して固有の位相雑音特性の位相雑音を発生するが、これがRF回路12から復調回路13に供給されるIF信号の位相雑音を決定付けている。
ダウンコンバータ22は、周波数変換器であり、LO21から供給される所定の周波数の信号と、アンテナ11から供給されるRF信号とを乗算することで得られるそれらの信号の周波数の差を周波数とする例えば57 MHzのIF信号を、復調回路13に供給する。
復調回路13は、制御部15の制御に従って、RF回路12から供給されるIF信号に対して位相雑音の除去、復調、エラー訂正等を行い、その結果得られる画像データや音声データ等を出力する。復調回路13から出力されるこれらのデータには、所定の処理が施され、例えば、その画像データに対応する画像が図示せぬ表示画面に表示され、その音声データに対応する音声が図示せぬスピーカから外部に出力される。
復調回路13の位相雑音除去回路31は、位相雑音の除去を行う。具体的には、位相雑音除去回路31は、RF回路12から供給されるIF信号から位相雑音量を検出し、その位相雑音量に応じた所定のループゲインを決定する。位相雑音除去回路31は、決定したループゲインに基づいて位相同期を行い、そのIF信号から位相雑音を除去する。
なお、RF回路12と復調回路13は、1つのモジュールに一体化されたカンチューナを構成しており、TV受像機1の製造に当たり、ダウンコンバータ22として複数種類(この例の場合、5種類)のダウンコンバータの採用が予定されており、それらの種類の中の1つの種類のダウンコンバータが、ダウンコンバータ22として、RF回路12に組み込まれる。
操作部14は、例えばこのTV受像機1の製造時にオペレータにより操作される。操作部14は、オペレータによる操作に対応するコマンドやデータを、制御部15に供給する。
制御部15は、操作部14から供給されるコマンドやデータに基づいて所定の処理を行う。
次に、図2を参照して、位相雑音除去回路31の内部構成例を説明する。
位相雑音除去回路31は、位相雑音量検出器41、ゲイン決定回路42、及び位相同期回路43から構成される。
位相雑音量検出器41及び位相同期回路43には、RF回路12からIF信号が供給される。
位相雑音量検出器41は、そこに供給されるIF信号から位相雑音量を検出し、ゲイン決定回路42に通知する。
ゲイン決定回路42は、ダウンコンバータ22として使用予定のダウンコンバータの種類毎に、位相雑音量に応じた、除去すべき位相雑音を最適に除去できるループゲインを示す対照表を記憶している。対照表については後述する。
ゲイン決定回路42は、所定の対照表を参照して、位相雑音量検出器41から通知された位相雑音量に応じたループゲインを決定し、それを位相同期回路43に通知する。
位相同期回路43は、ゲイン決定回路42から通知されるループゲインに基づいて、RF回路12から供給されるIF信号に対して位相同期を行い、IF信号から位相雑音を除去して出力する。位相同期回路43から出力されたIF信号に対しては、復調、エラー訂正等が行われる。
次に、図3のフローチャートを参照して、位相雑音除去処理における位相雑音除去回路31の動作を説明する。
なお、ゲイン決定回路42には、記憶されている対照表のうち、制御部15により指示された、操作部14に対するオペレータの操作に対応する対照表(すなわちオペレータにより、ダウンコンバータ22として採用されるダウンコンバータの種類に最も適したものと判断された対照表)が、ゲイン決定に利用する対照表に設定されているものとする。
位相雑音除去処理は、TV受像機1の電源がオンされると開始される。
ステップS1において、位相雑音量検出器41は、そこに供給されるIF信号から、そのIF信号の高域の所定の周波数での(パワースペクトルの)パワーと低域の所定の周波数での(パワースペクトルの)パワーとの差を位相雑音量として検出し、ゲイン決定回路42に通知する。
ステップS2において、ゲイン決定回路42は、位相雑音量検出器41から位相雑音量が通知されると、設定した対照表を参照して、その位相雑音量に応じたループゲインを決定し、それを位相同期回路43に通知する。
ステップS3において、位相同期回路43は、ゲイン決定回路42から通知されるループゲインに基づいて、RF回路12から供給されるIF信号に対して位相同期を行い、その結果得られる(最適な位相雑音の除去が行われた)IF信号を出力する。
ここでゲイン決定回路42に記憶されている対照表について説明する。
例えばある種類#1のダウンコンバータをダウンコンバータ22として採用した場合、図4に示すように、除去すべき周波数fL付近の1/f雑音(例えば、LO21に固有の位相雑音特性の位相雑音)に対して、高域の所定の周波数fHでの(パワースペクトルの)パワーが低いので、比較的大きな値である差d1が位相雑音量として検出される。
一方他の種類#5のダウンコンバータをダウンコンバータ22として採用した場合、図5に示すように、除去すべき周波数fL付近の1/f雑音は、種類#1のダウンコンバータの場合とほぼ同じ大きさであるが、スプリアスによるピークにより周波数fH付近での(パワースペクトルの)パワーが高くなっているので、差d1より小さい値の差d2が位相雑音量として検出される。
このように除去すべき位相雑音に対して検出される位相雑音量が、ダウンコンバータの種類によって異なる。そこでダウンコンバータ22として採用するコンバータの種類毎の対照表が用意されている。
図6は、ゲイン決定回路42に記憶されている対照表を、横軸を位相雑音量とし縦軸をループゲインとして曲線で表したものである。
対照表#1は、図4に示したような位相雑音量が得られる種類#1のダウンコンバータに対応するもので、例えば、種類#1のダウンコンバータを用いてあらかじめ求められた、位相雑音量に応じたその位相雑音を除去するのに最適なループゲイン(例えば、低域の所定の周波数fLでの(パワースペクトルの)パワーを減衰させるのに最適なループゲイン)が示されている。
対照表#5は、図5に示したような位相雑音量が得られる種類#5のダウンコンバータに対応するもので、例えば、種類#5のダウンコンバータを用いてあらかじめ求められた、位相雑音量に応じたその位相雑音を除去するのに最適なループゲインが示されている。
対照表#2は、例えば、他の種類#2のダウンコンバータを用いてあらかじめ求められた、位相雑音量に応じたその位相雑音を除去するのに最適なループゲインが示されている。対照表#3は、例えば、他の種類#3のダウンコンバータを用いてあらかじめ求められた、位相雑音量に応じたその位相雑音を除去するのに最適なループゲインが示されている。対照表#4は、例えば、他の種類#4のダウンコンバータを用いてあらかじめ求められた、位相雑音量に応じたその位相雑音を除去するのに最適なループゲインが示されている。
この例の場合、このような対照表がゲイン決定回路42に記憶されている。
すなわち例えば種類#1のダウンコンバータがダウンコンバータ22として採用される場合、ゲイン決定回路42は、対照表#1をゲイン決定に利用する対照表に設定し、対照表#1を参照して、位相雑音量検出器41から通知された位相雑音量に応じたループゲインを決定し、位相同期回路43に通知する。そして位相同期回路43は、通知されたループゲインに基づいて位相同期を行う。
また例えば種類#5のダウンコンバータがダウンコンバータ22として採用される場合、ゲイン決定回路42は、対照表#5をゲイン決定に利用する対照表に設定し、対照表#5を参照して、位相雑音量検出器41から通知された位相雑音量に応じたループゲインを決定し、位相同期回路43に通知する。そして位相同期回路43は、通知されたループゲインに基づいて位相同期を行う。
&
従って図4及び図5の例の場合、種類#1のダウンコンバータと種類#5のダウンコンバータでは、位相雑音量がd1とd2と異なるが、除去すべき位相雑音(周波数fLでのパワースペクトルのパワー)を同じなので、図6に示すように、共にループゲインgLで、位相同期が行われる。
以上のように、位相雑音除去回路31は、ダウンコンバータ22として採用するコンバータの種類毎に、各種類のコンバータを用いてあらかじめ求められた、位相雑音量に応じたその位相雑音を除去するのに最適なループゲインを示す対照表を予め記憶し、その中から採用する、コンバータの種類に対応する対照表に基づいて、ゲインを決定するようにしたので、位相雑音を適切に除去することができる。
またこのような構成にすることにより、採用する予定があるダウンコンバータが複数種類ある場合においても、採用するダウンコンバータに応じた対照表を有するゲイン決定回路をそれぞれ設計する必要がなく、TV受像機1の設計が容易になる。
また使用予定の複数のダウンコンバータのどれを実際に使用した場合でも最適な位相雑音の除去が可能となり、最高の位相雑音除去性能が得られる。その結果、後段の復調回路では、最高の復調性能(最低の誤り率)を得ることができる。
さらに、未知のダウンコンバータを使用する場合でも、例えば、そのダウンコンバータに近いダウンコンバータに対応する対照表に切り替えることが可能なため、対照表の切り替えができない従来の方法と比較してより高い位相雑音除去性能を得ることができる。
次に、位相同期回路43の内部構成例について説明する。
位相同期回路43は、位相誤差検出器51、ループフィルタ52、数値制御発振器53、及び乗算器54から構成される。この乗算器54から出力された(位相補正された)IF信号は、ループフィルタ52及び数値制御発振器53を介して、乗算器54においてそこから出力されるIF信号にフィードバックされており、位相誤差検出器51乃至乗算器54は、この位相同期回路のフィードバックループを構成している。
位相誤差検出器51は、例えば、乗算器54から出力される信号に対してarctan演算等から位相誤差を検出し、その位相誤差に対応する信号(以下、位相誤差信号と称する)をループフィルタ52に出力する。
ループフィルタ52は、例えばIIR(Infinite Impulse Response)型のディジタルフィルタであり、位相誤差検出器51から供給される位相誤差信号を、所定のクロック分だけ平均化して、数値制御発振器53に出力する。
ループフィルタ52は、増幅器61及び62、加算器63、遅延素子64、及び加算器65から構成される。増幅器61は、位相誤差検出器51から出力される位相誤差信号を、ゲイン決定回路42から通知されるループゲイン(gL倍)で増幅し、増幅器62及び加算器65に出力する。増幅器62は、増幅器61の出力を、固定の増幅率(gF倍)で増幅し、加算器63に出力する。加算器63は、増幅器62から出力される(gF・gL)倍に増幅された位相誤差信号と、遅延素子64から出力される1クロック前の加算器63の出力とを加算し、遅延素子64および加算器65に出力する。遅延素子64は、加算器63からの出力を入力し、その1クロック前の入力を、加算器63に出力する。加算器65は、増幅器61の出力と、加算器63の出力とを加算して、数値制御発振器53に出力する。
数値制御発振器53は、ループフィルタ52から出力される位相誤差信号の示す位相誤差を位相とする信号を生成し、その信号を反転した(すなわち、位相を反転した)信号(以下、位相補正信号と称する)を、乗算器54に供給する。
数値制御発振器53は、加算器71、遅延素子72、及び反転器73から構成される。加算器71は、ループフィルタ52の加算器65の出力と、遅延素子72の出力とを加算し、遅延素子72に供給する。遅延素子72は、加算器71の出力を入力し、その1クロック前の入力を、加算器71と反転器73に出力する。反転器73は、遅延素子72の出力を反転して(すなわち、位相を反転して)、乗算器54に供給する。
乗算器54は、RF回路12から供給されるIF信号と、数値制御発振器53から出力される位相補正信号とを乗算することで得られる位相補正されたIF信号を出力する。
次に、図7のフローチャートを参照して、操作部14及び制御部15による切替処理を説明する。
なお、この切替処理は、例えばTV受像機1の製造時にオペレータによる操作部14に対する所定の操作が行われると開始される。
ステップS21において、操作部14は、オペレータによる操作に対応するコマンドやデータを、制御部15に供給する。
ステップS22において、制御部15は、操作部14から供給されるコマンドやデータがゲイン決定回路42で使用される対照表を所定の対照表に切り替えるコマンドであるかを判定する。ステップS22において、操作部14から供給されるコマンドやデータがゲイン決定回路42で使用される対照表を所定の対照表に切り替えるコマンドでないと判定された場合、処理はステップS21に戻り、以下、同様の処理が繰り返される。
一方、ステップS22において、操作部14から供給されるコマンドやデータがゲイン決定回路42で使用される対照表を所定の対照表に切り替えるコマンドであると判定された場合、ステップS23において、制御部15は、そのコマンドに基づいて、ゲイン決定回路42で使用される対照表を、ゲイン決定回路42に記憶されている複数の対照表の中のその所定の対照表に切り替える。そして、処理は、ステップS21に戻り、以下、同様の処理が繰り返される。
このように、オペレータの指示に基づいて使用されるダウンコンバータに対応する対照表に切り替えるようにしたので、すなわちオペレータの指示に基づいて使用されるダウンコンバータを指定するようにしたので、例えば、使用予定の既知のダウンコンバータが複数ある場合でも、最適な位相雑音の除去をより容易に実現することができる。
なお、本実施の形態では、位相雑音除去回路が復調回路の中に存在するようにしたが、その他、位相雑音除去回路が復調回路の外に存在するようにしてもよい。
上述した一連の処理は、ハードウエアにより実行することもできるし、ソフトウエアにより実行することもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。
図8は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。
コンピュータにおいて、CPU91,ROM(Read Only Memory)92,RAM(Random Access Memory)93は、バス94により相互に接続されている。
バス94には、さらに、入出力インタフェース95が接続されている。入出力インタフェース95には、キーボード、マウス、マイクロホンなどよりなる入力部96、ディスプレイ、スピーカなどよりなる出力部97、ハードディスクや不揮発性のメモリなどよりなる記憶部98、ネットワークインタフェースなどよりなる通信部99、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア101を駆動するドライブ100が接続されている。
以上のように構成されるコンピュータでは、CPU91が、例えば、記憶部98に記憶されているプログラムを、入出力インタフェース95及びバス94を介して、RAM93にロードして実行することにより、上述した一連の処理が行われる。
コンピュータ(CPU91)が実行するプログラムは、例えば、磁気ディスク(フレキシブルディスクを含む)、光ディスク(CD−ROM(Compact Disc−Read Only Memory),DVD(Digital Versatile Disc)等)、光磁気ディスク、もしくは半導体メモリなどよりなるパッケージメディアであるリムーバブルメディア101に記録して、あるいは、ローカルエリアネットワーク、インターネット、ディジタル衛星放送といった、有線または無線の伝送媒体を介して提供される。
そして、プログラムは、リムーバブルメディア101をドライブ100に装着することにより、入出力インタフェース95を介して、記憶部98にインストールすることができる。また、プログラムは、有線または無線の伝送媒体を介して、通信部99で受信し、記憶部98にインストールすることができる。その他、プログラムは、ROM92や記憶部98に、あらかじめインストールしておくことができる。
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
本発明を適用したTV受像機1の構成例を示す図である。 位相雑音除去回路31の内部構成例を示す図である。 位相雑音除去処理における位相雑音除去回路31の動作を説明するフローチャートである。 パワースペクトルの例を示す図である。 パワースペクトルの他の例を示す図である。 対照表の例を示す図である。 操作部14及び制御部15による切替処理を説明するフローチャートである。 本発明を適用したコンピュータのハードウェアの構成例を示すブロック図である。
符号の説明
1 TV受像機, 11 アンテナ, 12 RF回路, 13 復調回路, 14 操作部, 15 制御部, 21 LO, 22 ダウンコンバータ, 31 位相雑音除去回路, 41 位相雑音量検出器, 42 ゲイン決定回路, 43 位相同期回路, 51 位相誤差検出器, 52 ループフィルタ, 53 数値制御発振器, 54 乗算器, 61及び62 増幅器, 63 加算器, 64 遅延素子, 65 加算器, 71 加算器, 72 遅延素子, 73 反転器, 91 CPU, 92 ROM, 93 RAM, 94 バス, 95 入出力インタフェース, 96 入力部, 97 出力部, 98 記憶部, 99 通信部, 100 ドライブ, 101 リムーバブルメディア

Claims (3)

  1. 入力信号を周波数変換する周波数変換手段と、
    前記周波数変換手段による周波数変換により得られたIF信号から、前記IF信号の高域の所定周波数でのパワーと低域の所定周波数でのパワーとの差を位相雑音量として検出する位相雑音量検出手段と、
    前記位相雑音量に応じた、前記IF信号に対する位相同期で用いられるループゲインを示す複数の対照表のうちの何れかを指定する指定手段と、
    前記周波数変換手段の種類ごとに予め用意された前記複数の対照表を有し、前記複数の対照表のうちの前記指定手段により指定された前記対照表に基づいて、前記位相雑音量検出手段により検出された前記位相雑音量に応じた前記ループゲインを決定する決定手段と、
    前記IF信号から位相誤差を検出し、前記位相誤差に対応する位相誤差信号を生成する位相誤差検出手段と、
    前記決定手段により決定された前記ループゲインを用いたループフィルタ処理により、前記位相誤差信号を平均化する平均化手段と、
    前記平均化手段により平均化された前記位相誤差信号の位相を反転させて位相補正信号を生成する位相補正信号生成手段と、
    前記IF信号と、前記位相補正信号とを乗算することで、前記IF信号の位相雑音を除去する位相雑音除去手段と
    を備え、
    前記位相誤差検出手段は、前記位相雑音除去手段により前記位相雑音が除去された前記IF信号から位相誤差を検出する
    位相雑音除去装置。
  2. IF信号から検出した位相雑音量に基づいて、前記IF信号の位相雑音を除去する位相雑音除去装置の位相雑音除去方法において、
    周波数変換手段が入力信号を周波数変換する周波数変換ステップと、
    前記周波数変換手段による周波数変換により得られた前記IF信号から、前記IF信号の高域の所定周波数でのパワーと低域の所定周波数でのパワーとの差を位相雑音量として検出する位相雑音量検出ステップと、
    前記位相雑音量に応じた、前記IF信号に対する位相同期で用いられるループゲインを示す複数の対照表のうちの何れかを指定する指定ステップと、
    前記周波数変換手段の種類ごとに予め用意された前記複数の対照表を有する決定手段が、前記複数の対照表のうちの前記指定ステップにおいて指定された前記対照表に基づいて、前記位相雑音量検出ステップにおいて検出された前記位相雑音量に応じた前記ループゲインを決定する決定ステップと、
    前記IF信号から位相誤差を検出し、前記位相誤差に対応する位相誤差信号を生成する位相誤差検出ステップと、
    前記決定手段により決定された前記ループゲインを用いたループフィルタ処理により、前記位相誤差信号を平均化する平均化ステップと、
    前記平均化ステップにおいて平均化された前記位相誤差信号の位相を反転させて位相補正信号を生成する位相補正信号生成ステップと、
    前記IF信号と、前記位相補正信号とを乗算することで、前記IF信号の位相雑音を除去する位相雑音除去ステップと
    を含み、
    前記位相誤差検出ステップにおいて、前記位相雑音除去ステップにより前記位相雑音が除去された前記IF信号から位相誤差を検出する
    位相雑音除去方法。
  3. IF信号からから検出した位相雑音量に基づいて、前記IF信号の位相雑音を除去する位相雑音除去装置の位相雑音処理をコンピュータに実行させるプログラムにおいて、
    周波数変換手段に入力信号を周波数変換させる周波数変換ステップと、
    前記周波数変換手段による周波数変換により得られた前記IF信号から、前記IF信号の高域の所定周波数でのパワーと低域の所定周波数でのパワーとの差を位相雑音量として検出する位相雑音量検出ステップと、
    前記位相雑音量に応じた、前記IF信号に対する位相同期で用いられるループゲインを示す複数の対照表のうちの何れかを指定する指定ステップと、
    前記周波数変換手段の種類ごとに予め用意された前記複数の対照表を有する決定手段に、前記複数の対照表のうちの前記指定ステップにおいて指定された前記対照表に基づいて、前記位相雑音量検出ステップにおいて検出された前記位相雑音量に応じた前記ループゲインを決定させる決定ステップと、
    前記IF信号から位相誤差を検出し、前記位相誤差に対応する位相誤差信号を生成する位相誤差検出ステップと、
    前記決定手段により決定された前記ループゲインを用いたループフィルタ処理により、前記位相誤差信号を平均化する平均化ステップと、
    前記平均化ステップにおいて平均化された前記位相誤差信号の位相を反転させて位相補正信号を生成する位相補正信号生成ステップと、
    前記IF信号と、前記位相補正信号とを乗算することで、前記IF信号の位相雑音を除去する位相雑音除去ステップと
    を含む処理をコンピュータに実行させ、
    前記位相誤差検出ステップにおいて、前記位相雑音除去ステップにより前記位相雑音が除去された前記IF信号から位相誤差を検出する
    プログラム。
JP2007248678A 2007-09-26 2007-09-26 位相雑音除去装置及び方法、並びにプログラム Active JP4697208B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007248678A JP4697208B2 (ja) 2007-09-26 2007-09-26 位相雑音除去装置及び方法、並びにプログラム
US12/236,671 US8290099B2 (en) 2007-09-26 2008-09-24 Phase noise limiting apparatus, phase noise limiting method, receiving apparatus, receiving method, and programs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007248678A JP4697208B2 (ja) 2007-09-26 2007-09-26 位相雑音除去装置及び方法、並びにプログラム

Publications (2)

Publication Number Publication Date
JP2009081611A JP2009081611A (ja) 2009-04-16
JP4697208B2 true JP4697208B2 (ja) 2011-06-08

Family

ID=40471576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007248678A Active JP4697208B2 (ja) 2007-09-26 2007-09-26 位相雑音除去装置及び方法、並びにプログラム

Country Status (2)

Country Link
US (1) US8290099B2 (ja)
JP (1) JP4697208B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5578601B2 (ja) * 2009-11-05 2014-08-27 日本電気株式会社 搬送波再生回路、復調回路および搬送波再生方法
EP2487801B1 (en) * 2011-02-10 2018-09-05 Nxp B.V. Method and apparatus for reducing or removing click noise
SG11201400983YA (en) * 2011-09-26 2014-06-27 Aviat Networks Inc Systems and methods for asynchronous re-modulation with adaptive i/q adjustment
JP6408980B2 (ja) * 2012-04-25 2018-10-17 サノフィ−アベンティス・ドイチュラント・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 電気機械デバイスおよび動き検出器を備える装置ならびに装置を動作させるための方法
US10277440B1 (en) * 2016-10-24 2019-04-30 Marvell International Ltd. Determining common phase error

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0566790A (ja) * 1991-09-10 1993-03-19 Oki Electric Ind Co Ltd 音声認識方法
JPH07202573A (ja) * 1993-09-29 1995-08-04 Sgs Thomson Microelectron Ltd Fm搬送波の復調方法および復調回路
JPH11136301A (ja) * 1997-10-29 1999-05-21 Mitsubishi Electric Corp 搬送波再生回路
JP2000165275A (ja) * 1998-11-30 2000-06-16 Sanyo Electric Co Ltd ラジオ受信機
JP2005191743A (ja) * 2003-12-24 2005-07-14 Nec Corp 復調装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2460050A1 (fr) * 1979-06-22 1981-01-16 Thomson Csf Systeme de transmission hyperfrequence de donnees numeriques
JPH06205062A (ja) * 1993-01-08 1994-07-22 Nec Corp 遅延検波回路
US5646968A (en) * 1995-11-17 1997-07-08 Analog Devices, Inc. Dynamic phase selector phase locked loop circuit
CA2329100A1 (en) * 1999-12-21 2001-06-21 Nortel Networks Limited Phase and amplitude detector and method of determining errors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0566790A (ja) * 1991-09-10 1993-03-19 Oki Electric Ind Co Ltd 音声認識方法
JPH07202573A (ja) * 1993-09-29 1995-08-04 Sgs Thomson Microelectron Ltd Fm搬送波の復調方法および復調回路
JPH11136301A (ja) * 1997-10-29 1999-05-21 Mitsubishi Electric Corp 搬送波再生回路
JP2000165275A (ja) * 1998-11-30 2000-06-16 Sanyo Electric Co Ltd ラジオ受信機
JP2005191743A (ja) * 2003-12-24 2005-07-14 Nec Corp 復調装置

Also Published As

Publication number Publication date
JP2009081611A (ja) 2009-04-16
US20090080578A1 (en) 2009-03-26
US8290099B2 (en) 2012-10-16

Similar Documents

Publication Publication Date Title
US7809346B2 (en) Digital audio receiver with reduced AM interference
JP4697208B2 (ja) 位相雑音除去装置及び方法、並びにプログラム
JP2007104522A (ja) 受信機
US9106299B2 (en) Audio signal processing circuit
JP2011188467A (ja) 放送受信装置及び、放送受信装置の雑音有無判断方法
JP2007538471A (ja) 歪み除去装置及び方法
JP5622034B2 (ja) 受信装置、受信方法、プログラム、および受信システム
JP2008312197A (ja) アダプティブアレーアンテナ装置及びその指向性制御方法
JP4682133B2 (ja) マルチプルフィードバックソースを使用した自動利得制御機能を提供する方法及び装置
JP2011199825A (ja) 放送受信装置及び、放送受信装置の雑音成分検出方法
US7995147B2 (en) Apparatus and method for compensating for varying adjacent channel conditions
JP5430757B2 (ja) デジタル放送受信機
US8548413B2 (en) Noise suppression apparatus
JP4810536B2 (ja) パイロット信号を処理する装置および方法
JP2010136137A (ja) 受信装置および方法、並びにプログラム
JP2009302821A (ja) 受信装置および受信方法、並びにプログラム
WO2018092373A1 (ja) 受信装置および受信方法
JP2005286788A (ja) ノイズ除去回路
JP2006166367A (ja) 高周波受信機および隣接妨害波の低減方法
JP4812898B2 (ja) 無線受信装置
JP4170379B2 (ja) ノイズキャンセラ
JP2009171349A (ja) 受信機
JP2006270582A (ja) 受信回路
JP2011193287A (ja) Agcシステム
WO2007070044A1 (en) Signal receiving device for receiving signals of multiple signal standards

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110214

R151 Written notification of patent or utility model registration

Ref document number: 4697208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250