JP2000151728A - 復調方法及び装置、並びにクロック再生方法 - Google Patents

Abstract

(57)【要約】 【課題】 検波信号同期用のクロックの低速化をはか
る。 【解決手段】 伝送信号として、同一極性の連続が短い
所定方式の符号を用い、クロックで当該伝送信号の検波
信号をサンプリングすることによりサンプリングデータ
を得て、前記クロックと当該サンプリングデータを論理
演算した結果に基づいて、前記検波信号のハイレベルが
連続するハイレベル期間と、ローレベルが連続するロー
レベル期間とを求め、前記符号の所定方式とこれらハイ
レベル期間とローレベル期間との対比から、前記検波信
号を前記クロックに同期するように再生し、再生検波信
号として出力することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は復調方法及び装置に
関し、たとえばマンチェスタ符号のように同一極性の連
続が短い方式の符号を伝送信号として用いる通信機器な
どで、受信した信号を復調する場合に用いて好適なもの
である。

【０００２】また、本発明は、かかる復調装置において
使用され得るクロック再生方法に関するものである。

【０００３】

【従来の技術】従来のこの種のクロック再生装置として
は、実公平７−１８６９号公報に記載されたもの（実用
新案登録 第２０８４１６４号）がある。

【０００４】ＥＴＣ（Electric Toll Collection：自
動料金収受）システムなどの無線データ通信では、伝送
路を有効利用するために、送信側の装置は送信データだ
けを送信し、当該送信データに対応するクロックの送信
は行わない。したがって、受信側装置においてこのクロ
ックを再生する必要がある。そのために用いられるの
が、当該クロック再生装置である。

【０００５】この公報に記載されたクロック再生の原理
に基づいて、クロック再生用のＤＰＬＬ（Digital Pha
se Locked Loop）であるクロック再生装置１０を、図
２に示す。

【０００６】図２において、位相比較部１１は検波部
（図示せず）から供給される検波信号（ア）の位相と、
当該クロック再生装置１０が出力する再生クロック
（イ）の位相とを比較し、再生クロック（イ）にくらべ
て検波信号（ア）の位相が進んでいる場合には、進み信
号（ウ）を信号進みカウンタ１２に送出し、反対に検波
信号（ア）の位相が遅れている場合には、遅れ信号
（エ）を信号遅れカウンタ１３に送出する。

【０００７】ここで、検波信号（ア）はＮＲＺ符号であ
る。

【０００８】信号進みカウンタ１２は、進み信号（ウ）
の供給が連続して所定回数繰り返されると、当該位相の
進みに関する位相情報を出力する。同様に信号遅れカウ
ンタ１３は、遅れ信号（エ）の供給が連続して所定回数
繰り返されると、当該位相の遅れに関する位相情報を出
力する。信号進みカウンタ１２および信号遅れカウンタ
１３について、前記所定回数は、たとえば２〜３回とす
る。

【０００９】これらの位相情報を受け取ると、ホールド
回路１４は、次のあらたな位相情報が供給されるまでそ
の位相情報を保持し、当該位相情報に応じた出力を送出
することで、可変分周回路１５を制御する。このホール
ド回路１４は、前記位相情報に応じて変化する出力のほ
かに、所定の基準となる出力をもっている。

【００１０】ホールド回路１４の出力としては、たとえ
ば可変分周回路１５の分周比４を与える前記基準出力
と、再生クロック（イ）の周波数を高くしたいときに前
記分周比として３を与える出力と、再生クロック（イ）
の周波数を低くしたいときに前記分周比として５を与え
る出力の、合計３種類の出力が可能であるものとする。

【００１１】可変分周回路１５は、マスタクロック発生
部１６が生成する一定周期のマスタクロックを、ホール
ド回路１４の制御に応じて異なる分周比で分周して出力
する。マスタクロックの周波数は、データ伝送速度の６
４倍程度が普通なので、たとえばデータ伝送速度として
１０２４Kbpsを用いるＥＴＣシステムでは、６５．５３
６ＭＨｚとなる。

【００１２】可変分周回路１５のこのような出力クロッ
クは、ホールド制御回路１７と固定分周回路１８に供給
される。

【００１３】当該出力クロックを受け取った固定分周回
路１８は、これを一定不変の分周比で分周し、再生クロ
ック（イ）として出力する。そしてこの再生クロック
（イ）が、当該受信側装置内の復調部などで利用され
る。固定分周回路１８の分周比としては１６程度が一般
的である。

【００１４】一方、ホールド制御回路１７は、変化した
分周比で分周したクロックを一定回数計測すると、前記
ホールド回路１４の出力を基準となる前記分周比４を与
える出力に切替える。このホールド制御回路１７の動作
は、クロック再生装置１０の動作の安定化に寄与する。

【００１５】また、同じ進み信号や、遅れ信号の入力が
連続して所定回数繰り返されてはじめて、前記信号進み
カウンタ１２と信号遅れカウンタ１３で、当該位相の進
みや遅れに関する位相情報を出力するようにしたのも、
位相修正制御が頻繁に行われ過ぎて結果的にクロック再
生が不安定になることを防止し、クロック再生装置１０
の動作を安定化するためである。

【００１６】このようなクロック再生装置１０を用いる
ことにより、可変分周回路１５の分周比は４を中心に、
再生クロック（イ）が検波信号（ア）にくらべて遅れ位
相であれば３に、進み位相であれば５に切替えられて、
検波信号（ア）と再生クロック（イ）が同期し、送信デ
ータに対応したクロックを再生することができる。

【００１７】理想的な定常状態においては、位相比較回
路１１による遅れ判定と進み判定が交互に繰り返され
て、前記所定回数を超えず、分周比４による分周が継続
される。このとき、受信した情報（前記送信データ）の
識別ができる状態、すなわち同期状態になっている。

【００１８】クロック再生装置１０の出力する再生クロ
ック（イ）を利用する復調装置２０を図３に示す。復調
装置２０は、前記復調部の一部をなす。

【００１９】図４において、検波信号（ア）と再生クロ
ック（イ）は同期していないが、クロック再生装置１０
とエッジ動作するＤフリップフロップ２１（図３）のは
たらきによって、同期データ出力（オ）と再生クロック
（イ）は同期化する。

【００２０】すなわち、図３に示すように、Ｄタイプフ
リップフロップ２１のＤ入力に当該検波信号（ア）を、
ＣＫ入力に再生クロック（イ）を供給することにより、
当該再生クロック（イ）の立上がりタイミングで、Ｄ−
ＦＦ２１のＱ出力から同期データ出力（オ）が得られ
る。

【００２１】復調装置２０によれば、たとえばフェージ
ングなどの影響により、検波信号（ア）の位相が変化し
ても、その変化に追従した再生クロック（イ）を出力す
ることができる。

【００２２】

【発明が解決しようとする課題】ところが上記のような
クロック再生装置１０は、データの伝送速度の６４倍と
いう高速なマスタクロックを必要とするために、消費
電力の増大の問題、クロック信号の高調波成分が無線
機の受信回路などに混入して悪影響を与える問題、こ
のの問題に対処できたとしても、このように高速なク
ロックを使用することはそれ自体が回路設計上の大きな
制約になるなど、多くの問題をもたらしていた。

【００２３】一方、もともと１０２４ｋbpsという高い
伝送速度を要求するＥＴＣシステムにおいて、マンチェ
スタ符号などを用いる場合、実質的なデータ伝送速度
は、倍加されて２０４８ｋbpsになる。そしてこのとき
クロック再生装置１０内のマスタクロックは１３１．０
７２ＭＨｚ（本来のデータ伝送速度１０２４ｋbpsの１
２８倍に相当）を必要とする。

【００２４】クロックパルス間隔にして約７．６ｎｓに
相当するこの周波数は、標準的な論理回路１段あたりで
数ｎｓ〜十数ｎｓ程度の遅延、数ｎｓ程度のセットアッ
プ時間、ホールド時間を要する論理回路にとって、回路
設計上、実装上きわめて重大な障害となる。

【００２５】

【課題を解決するための手段】かかる課題を解決するた
めに、第１の本発明では、伝送信号を受信し検波して得
られる検波信号と、受信側装置内で生成するクロックと
を同期化する復調方法において、(１）前記の伝送信号
として、同一極性の連続が短い所定方式の符号を用い、
（２）前記クロックで前記検波信号をサンプリングする
ことによりサンプリングデータを得て、（３）前記クロ
ックと当該サンプリングデータを論理演算した結果に基
づいて、前記検波信号のハイレベルが連続するハイレベ
ル期間と、ローレベルが連続するローレベル期間とを求
め、（４）前記符号の所定方式とこれらハイレベル期間
とローレベル期間との対比から、前記検波信号を前記ク
ロックに同期するように再生し、再生検波信号として出
力することを特徴とする。

【００２６】また、第２の発明では、伝送信号を受信し
検波して得られる検波信号と、受信側装置内で生成する
クロックとを同期化する復調装置において、（１）前記
の伝送信号として、同一極性の連続が短い所定方式の符
号を用いる場合、（２）前記クロックで前記検波信号を
サンプリングすることによりサンプリングデータを得る
サンプリング手段と、（３）前記クロックと当該サンプ
リングデータを論理演算した結果に基づいて、前記検波
信号のハイレベルが連続するハイレベル期間と、ローレ
ベルが連続するローレベル期間とを求める連続長検出手
段と、（４）前記符号の所定方式とこれらハイレベル期
間とローレベル期間との対比から、前記検波信号を前記
クロックに同期するように再生し、再生検波信号として
出力する再生手段とを備えることを特徴とする。

【００２７】さらに、第３の発明では、伝送信号を受信
し検波して得られる検波信号に同期したクロックを、受
信側装置内で再生して出力するクロック再生方法におい
て、（１）前記の伝送信号として、同一極性の連続が短
い所定方式の符号を用い、（２）前記クロックで前記検
波信号をサンプリングすることによりサンプリングデー
タを得て、（３）前記クロックと当該サンプリングデー
タを論理演算した結果に基づいて、前記検波信号のハイ
レベルが連続するハイレベル期間と、ローレベルが連続
するローレベル期間とを求め、（４）前記検波信号のハ
イレベル期間とローレベル期間の変動幅及び前記所定方
式の符号に対応して、複数の細密分周比を予め用意して
おき、（５）前記ハイレベル期間及びローレベル期間に
応じて、異なる細密分周比で分周された前記クロックを
選択出力することを特徴とする。

【００２８】

【発明の実施の形態】（Ａ）実施形態 以下、本発明にかかる復調方法及び装置、並びにクロッ
ク再生方法を、ＥＴＣシステムに適用した場合を例に、
本発明の第１〜第３の実施形態について説明する。

【００２９】第１〜第３の実施形態は、通常はクロック
周波数の増加をもたらすマンチェスタ符号化を巧みに活
用することによって、使用するクロック周波数を低減し
ながら検波信号の同期化を実現するものである。

【００３０】なお、ＥＴＣシステムとは、高速道路な
ど、有料道路の料金所における車両の一時停止を不要に
することを目的とするシステムで、料金所側に設置され
ている路上装置と、車両に搭載されている課金装置との
あいだの無線交信により、通行料の課金を行うものであ
る。

【００３１】（Ａ−１）第１の実施形態の構成および動
作 本実施形態の復調装置３０を図１に示す。図１は、上述
した図３に相当する図である。

【００３２】ＥＴＣシステムにおいて、この復調装置３
０は、料金所の路上装置側と自動車側の双方の無線通信
機器の受信部に搭載されている。なお、ＥＴＣシステム
では、変調方式としてＡＳＫ（Amplitude−Sift Keyin
g）方式が、符号方式としてマンチェスタ符号が用いら
れる。

【００３３】マンチェスタ符号とは、直流成分を含まな
い直流平衡符号の一種で、図５（Ｂ）に示すような形状
を持つ。図５（Ａ）に示す通常のＮＲＺ（Non Return
toZero）符号の１ビットの中間点で符号の極性を反転
させることにより、ＮＲＺ符号をマンチェスタ符号に変
換することができる。したがってマンチェスタ符号の極
性反転密度はＮＲＺ符号よりも大きくなる。

【００３４】図５（Ａ）および（Ｂ）において、たとえ
ば、ＮＲＺ符号左端のハイレベルの１ビットであるパル
スＰ１に対応するのは、マンチェスタ符号左端のハイレ
ベルの１パルスＭＰ１およびローレベルＭＧ１の左半分
であり、ＮＲＺ符号のローレベルの１ビットであるグラ
ウンドＧ１に対応するのは、前記ＭＧ１の右半分および
パルスＭＰ２の左半分である。以降の期間についても同
様である。

【００３５】ハイレベルを“１”、ローレベルを“０”
と書くと、ＮＲＺ符号“１”はマンチェスタ符号“１
０”に対応し、ＮＲＺ符号“０”はマンチェスタ符号
“０１”に対応する。ＮＲＺ符号の１ビット期間の中間
点に対応する時間位置では必ずマンチェスタ符号の極性
が反転されている。

【００３６】したがってたとえば、図５（Ａ）のＧ２〜
Ｇ４のようにＮＲＺ符号の同一極性が連続する期間で
も、マンチェスタ符号では図５（Ｂ）のＭＧ２、ＭＰ
３、ＭＧ３、ＭＰ４、ＭＧ４のように極性反転が繰り返
される。

【００３７】このことは、マンチェスタ符号では、ＮＲ
Ｚ符号の２倍のクロック速度が必要になることを意味す
るとともに、ＮＲＺ符号をマンチェスタ符号に変換する
ことで、ＮＲＺ符号の同一極性が連続する期間に含まれ
得る直流成分を除去できることを意味する。

【００３８】ＮＲＺ符号からマンチェスタ符号への変換
は、小規模な論理回路だけで実現することができる。

【００３９】また、マンチェスタ符号の隣接する極性反
転点のあいだのパターン（反転点間パターン）に着目す
ると、前記パルスＭＰ３のような短い“１”とＭＰ２の
ような長い“１”、およびグラウンドＭＧ３のような短
い“０”とＭＧ１のような長い“０”の合計４種類しか
存在しないことがわかる。

【００４０】以後、短い“１”を［１］、長い“１”を
［１１］と書き、短い“０”を[０］、長い“０”を[０
０］と書くものとする。

【００４１】一方で、ＥＴＣシステムに限らず、通信機
器の受信部では、受信信号の極性反転だけを手掛かりと
してデータを認識し、解析するので、図２のクロック再
生装置１０のようにＮＲＺ符号を用いる場合には、直流
成分を除去するためにスクランブルコード化やビットイ
ンターリーブなどの方法を講じる必要がある。

【００４２】スクランブルコード化の場合、送信側で
は、ＰＮ符号（Pseudo Noise Code）発生器から出力
されるＰＮ符号と送信データとを、ＸＯＲ（排他的論理
和）ゲートの入力端子に供給する。ＰＮ符号はもともと
連続信号成分（直流成分）を含みにくいので、ＮＲＺ符
号の送信データ系列に同一極性が長く連続する直流期間
があっても、当該期間に対応するＰＮ符号系列の極性反
転によって送信する信号（ＸＯＲ出力）の極性は反転す
る。

【００４３】この信号を受信する受信部では、前記と同
一のＰＮ符号とこの信号とをＸＯＲゲートに入力するこ
とによって、送信されたＮＲＺ符号のデータ系列をＸＯ
Ｒゲートの出力として復元することができる。

【００４４】一方、ビットインターリーブの場合、送信
側では、ひとまず送信データ系列をマトリクス形式のバ
ッファメモリに順次書き込み、次に読み出してから無線
送信する。このとき書き込みはマトリクスの行方向に行
い、読み出しは列方向に行うことで、ＮＲＺ符号である
送信データ系列にバースト的に長く連続する直流部分が
あっても、当該直流部分はビット単位に細かく分割され
て無線送信される信号中に分散される。すなわち、ビッ
ト単位でインターリーブが行われる。

【００４５】同一のマトリクス形式のバッファメモリを
備えている受信側機器の受信部ではこれとまったく逆の
操作を行うことにより、送信されたＮＲＺ符号のデータ
系列を復元することができる。

【００４６】送信信号の符号としてＮＲＺ符号を用いる
場合、スクランブルコード化やビットインターリーブな
どの方法を講じれば、回路規模が増大し、高いクロック
周波数が必要となる。反対にこれらの方法を講じなけれ
ば、手掛かりの極性反転を検出できない受信部は、デー
タ解析を正常に行うことができず、最悪の場合、データ
を受信しているのかどうかさえ正確に検出できない可能
性がある。

【００４７】図１において、マンチェスタ符号の検波信
号（カ）は前段の包絡線検波器でＡＳＫ受信波形から取
り出された包絡線である。具体的には、まずＡＳＫ受信
波形を整流し、負の波形部分を切り取り、最後にローパ
スフィルタで波形をなめらかにすることによって、検波
信号（カ）が得られる。

【００４８】検波信号（カ）は、当該受信部における波
形復元のための全ての処理を受けた結果として得られる
信号であるが、まだ受信部内のクロックと同期していな
い。この同期のための処理を行うのが、当該復調装置３
０である。

【００４９】受信部内、復調装置３０の最前段に配置さ
れているサンプリング回路３１は、Ｄタイプフリップフ
ロップ（Ｄ−ＦＦ）で構成されている。Ｄ−ＦＦ３１の
Ｄ入力には、当該復調装置３０の入力端子３１Ａを介し
て検波信号（カ）が供給され、ＣＫ入力には周波数２
０．４８ＭＨｚの原発振クロックを生成、出力する原振
クロック発生部３２の出力端子が接続されている。

【００５０】前記Ｄ−ＦＦ３１は、Ｄ入力、ＣＫ入力、
Ｑ出力、Ｑ出力のすべてが正論理動作なので、Ｄ入力端
子に検波信号（カ）のハイレベル“１”が供給されてい
るときにＣＫ入力端子にクロックパルスが供給される
と、クロックパルスのタイミングに同期してＱ出力が
“１”になるとともに、Ｑ出力が“０”になる。

【００５１】反対に、Ｄ入力端子に検波信号（カ）のロ
ーレベル“０”が供給されているときにＣＫ入力端子に
クロックパルスが供給されると、クロックパルスのタイ
ミングに同期してＱ出力は“０”になるとともに、Ｑ出
力は“１”になる。

【００５２】次段で、Ｄ−ＦＦ３１のＱ出力に一方の入
力端子を接続している１連続長カウント回路３３は、他
方の入力端子に、前記原振クロック発生部３２の出力端
子を接続している。１連続長カウント回路３３の内部に
はＡＮＤ（論理積）回路とカウンタが設けられている。

【００５３】このＡＮＤ回路は、Ｄ−ＦＦ３１のＱ出力
と原振クロックとを２つの入力として論理積動作を行
う。そしてＡＮＤ回路の出力端子に接続されているカウ
ンタがＡＮＤ回路のハイレベル“１”出力が継続される
期間を、原振クロックのクロックパルス数でカウントす
る。検波信号（カ）１パルスあたりのこのカウント値
は、原振クロックと検波信号（カ）の速度比に依存す
る。

【００５４】ＥＴＣシステムのデータ伝送速度１０２４
ｋbpsは、マンチェスタ符号化によって２倍となるた
め、検波信号（カ）の伝送速度は２０４８ｋbpsであ
る。したがって原振クロックの２０．４８ＭＨｚは、検
波信号（カ）のちょうど１０倍の速度に相当する。

【００５５】このため、雑音などの影響が少ない理想的
な状態ならば、検波信号（カ）のたとえば短い“１”す
なわち［１］に対応するカウント値は１０で、長い
“１”すなわち［１１］に対応するカウント値は２０で
ある。しかしながら実際の検波信号（カ）では、ノイズ
やフェージングなどの影響で、たとえば［１］のカウン
ト値が９になったり１１になったりする。

【００５６】Ｄ−ＦＦ３１のＱ出力と原振クロックを２
つの入力端子に接続している０連続長カウント回路３４
は、前記１連続長カウント回路３３と同一の構成および
機能を持つ回路である。ただしＱ出力を入力としている
ので、０連続長カウント回路３４は、検波信号（カ）の
ローレベル“０”の連続長をカウントする。

【００５７】検波信号（カ）の１パルス、すなわち
“１”の符号長を判定する１連続長判定回路３５は、１
連続長カウント回路３３の前記カウント値と、前記原振
クロックとを入力としてこの判定を行う回路である。

【００５８】同様に、０連続長判定回路３６は、０連続
長カウント回路３４のカウント値と、原振クロックとに
基づいて、検波信号（カ）の１グラウンド、すなわち
“０”の符号長を判定する回路である。

【００５９】これら１連続長判定回路３５および０連続
長判定回路３６から符号長判定部３７が構成されてい
る。

【００６０】上述した［１］のカウント値が９になった
り１１になったりする場合を含め、連続長カウント回路
３３，３４と、連続長判定回路３５，３６の動作を、次
の表１にしたがって説明する。

【００６１】

【表１】 表１において、たとえば１連続長カウント回路３３にお
けるカウント値Ｎが５≦Ｎ＜１５の範囲にある場合、１
連続長判定回路３５は、当該カウント値ＮがＮ＝１０で
あるものとみなして、［１］に対応する出力を発生す
る。

【００６２】同様に、１５≦Ｎ＜２５である場合、１連
続長判定回路３５は、当該カウント値ＮがＮ＝２０であ
るものとみなして、［１１］に対応する出力を発生す
る。

【００６３】０連続長カウント回路３４のカウント値Ｎ
と０連続長判定回路３６の判定動作の関係もこれと同様
である。

【００６４】なお、すべてのケースにおいて、Ｎ≦５は
ノイズと判定して入力がなかったものとして扱い、また
Ｎ≧２５は一律にＮ＝２０として扱う。

【００６５】前記１連続長カウント回路３３と０連続長
カウント回路３４のカウント値Ｎのリセット動作は、１
と０の連続長判定回路３５，３６の出力に基づいて、リ
セット回路３８が行う。

【００６６】リセット動作を実行するタイミングは極性
反転点の認識方法に依存する。どのような場合に、１、
０連続長判定回路３５，３６が検波信号（カ）の
“１”、“０”の極性反転点を認識して、当該リセット
動作を行わせるかについては、種々の方法が考えられ
る。

【００６７】たとえば１連続長カウント回路３３のカウ
ントアップが停止して所定クロック数が経過したとき、
あるいは１連続長カウント回路３３のカウントアップが
停止して０連続長カウント回路３４のカウントアップが
開始されたときに、１連続長カウント回路３３のカウン
ト値をリセットする方法が考えられる。

【００６８】本実施形態では、この両者を複合した方
法、すなわち１連続長カウント回路３３のカウントアッ
プが停止して所定クロック数（たとえば３クロック程
度）が経過し、なおかつ０連続長カウント回路３４のカ
ウントアップが開始されたときに、１連続長カウント回
路３３のカウント値を初期値０にリセットするものとす
る。これにより対ノイズ性を向上することができる。

【００６９】なお、１連続長カウント回路３３のリセッ
トのタイミングは、検波信号（カ）中で、少なくとも次
の１パルス［１］または［１１］に対するカウントアッ
プ開始のまえであればいつでもよく、０連続長カウント
回路３４のカウントアップ開始よりもあとで行われても
かまわない。

【００７０】０連続長カウント回路３４のカウント値Ｎ
のリセットについても、１連続長カウント回路３３のリ
セットと同様である。

【００７１】１連続長判定回路３５のもう１つの出力
は、“１”連続長の判定結果を示すもので、４入力デー
タ選択切替判断回路４１に供給される。この出力には、
前記［１］パターンに対応するものと、前記［１１］パ
ターンに対応するものの２種類の状態がある。

【００７２】同様に、０連続長判定回路３６のもう１つ
の出力にも、[０］に対応するものと、[００］に対応す
るものの２種類の状態があり、いずれか１つが４入力デ
ータ選択切替判断回路４１に供給される。

【００７３】この４入力データ選択切替判断回路４１に
よる選択切替の対象となる４種類の入力パターンは、デ
ータ生成部３９で生成される。

【００７４】データ生成部３９は、その内部に、［１
１］出力回路３９Ａ、[００］出力回路３９Ｂ、［１］
出力回路３９Ｃ、[０］出力回路３９Ｄの４つのハード
ウエアを備えている。

【００７５】［１１］出力回路３９Ａは原振クロックの
供給を受けて、マンチェスタ符号の前記反転点間パター
ン［１１］に相当する信号を生成出力する回路である。
ここで生成出力される［１１］パターンは、原振クロッ
クの２０クロックパルス分に相当する時間幅を持ってい
る。

【００７６】同様に、［００］出力回路３９Ｂは前記反
転点間パターン［００］に相当する信号を生成出力し、
［１］出力回路３９Ｃは前記反転点間パターン［１］に
相当する信号を生成出力し、［０］出力回路３９Ｄは前
記反転点間パターン［０］に相当する信号を生成出力す
る回路である。

【００７７】符号長判定部３７から、［１］、［１
１］、［０］、［００］のいずれかを指定する出力を受
け取った４入力データ選択切替判断回路４１は、たとえ
ば［１］の指定に対しては［１］出力回路３９Ｃの出力
信号を選択するなど、出力回路３９Ａ〜３９Ｄのいずれ
かを択一的に選択し、当該復調装置３０の出力端子４１
Ａを介して同期データ出力(キ）として後段へ送出す
る。

【００７８】前記検波信号（カ）と同じ波形を持ってい
る同期データ出力（復調データ）(キ）は、原振クロッ
クに同期するように、検波信号（カ）の位相を修正した
信号である。

【００７９】一方、原振クロック発生部３２から出力さ
れる原振クロックは２０分周回路４０にも供給され、こ
の回路で１／２０に分周されて、当該復調装置３０の出
力端子４０Ａを介し、再生クロック出力(ク）として後
段へ送出される。

【００８０】周波数１．０２４ＭＨｚであるこの再生ク
ロック出力(ク）は、符号長判定部３７やデータ生成部
３９と同じ原振クロック発生部３２から出力された原振
クロックに基づいて生成されているので、当然に、同期
データ出力（キ）に同期している。

【００８１】なお、本実施形態では、再生クロック出力
(ク）そのものは、原振クロックを単に１／２０に分周
することで得られているが、検波信号（カ）および同期
データ出力（キ）に含まれる情報系列とクロックとの相
対的なタイミング関係に着目すると、検波信号（カ）の
段階では同期していなかったものが、同期データ出力
（キ）の段階では同期している。したがって、当該復調
装置３０は、検波信号（カ）に同期していた送信側のク
ロックを再生しているものとしてとらえることができ、
その意味で、当該復調装置３０をクロック再生装置とみ
ることもできる。

【００８２】（Ａ−２）第１の実施形態の効果 以上のように本実施形態によれば、データ伝送速度の６
４倍や１２８倍というような従来必要とされた高速なク
ロックを必要とせず、データ伝送速度の２０倍程度のク
ロック周波数で検波信号と受信部のクロックを同期化す
ることができる。

【００８３】クロック周波数が低速化したことにより、
従来にくらべて、消費電力の低減を達成でき、クロック
信号の高調波成分が受信回路などに与える悪影響を低減
することができる。また、これにより回路設計上および
実装上の制約が大幅に緩和されて、自由度が増大する。

【００８４】（Ｂ）第２の実施形態 送信側と受信側のクロック周波数相互間に、あるべき状
態からの時間的なずれが生じた場合、第１の実施形態で
は、送信側クロックに依存する検波信号（カ）に対し、
復調装置３０内の原振クロックに依存する再生クロック
出力(ク）および同期データ出力（キ）が、徐々に進ん
だり遅れたりする可能性がある。

【００８５】たとえば絶対的な時間幅Ｔの検波信号
（カ）で伝送される情報量が、同期データ出力（キ）の
なかでは時間幅Ｔ＋ΔＴを要するというような状況が生
じ得る。

【００８６】本実施形態は、このような現象が発生し得
る状況を未然に察知し、ずれの方向に応じて、生成する
反転点間パターンとともに再生クロックの分周比を変更
することにより、時間ずれが復調装置の後段まで波及し
ないように補正することを特徴とするものである。すな
わち、検波信号（カ）において時間幅Ｔで伝送される情
報量は同期データ出力（キ）においても時間幅Ｔないし
それに近い時間幅で伝送することを特徴とする。

【００８７】なお、送信側の発振回路と受信側の発振回
路の発振周波数の相違に基づくこのような現象が発生し
たとしても、受信側では送信側から送られてきたデータ
のビット列を忠実に再現できるため、実害が生じること
は考えにくい。

【００８８】しかしながらデータ伝送上は、このような
現象が生じないことが理想であり、ＥＴＣシステムも含
め、システムの形態によっては、実害が発生する可能性
も必ずしも低いとは限らないところに、本実施形態を用
いる意義がある。

【００８９】（Ｂ−１）第２の実施形態の構成および動
作 本実施形態にかかる復調装置５０を図６に示す。復調装
置５０の構成部分のうち、図１の復調装置３０の構成部
分と対応する部分には、同一の符号を付してその詳しい
説明を省略する。

【００９０】すなわち、符号３１，３１Ａ，３２，３
３，３４，４０Ａ，４１Ａを付した図６中の各構成部分
は、同一符号を付した図１中の各構成部分と同一であ
る。

【００９１】また、図６中の検波信号（カ）も図１中の
検波信号（カ）と同じ信号である。

【００９２】１連続長カウント回路３３の出力端子に接
続されている１連続長判定回路５１は、図１に示した１
連続長判定回路３５の全機能に加えて、［１］のなかで
も、連続長の短いもの、標準、長いものの３通りの区別
を行う。同様に［１１］のなかでも、短、標準、長の３
通りの区別を行う。これらの動作は、次の表２にまとめ
てある。

【００９３】

【表２】 表２に示すように、短い“１”すなわち［１］につい
て、１連続長カウント回路３３のカウント値Ｎが、５≦
Ｎ＜８、８≦Ｎ＜１２、１２≦Ｎ＜１５のすべての場
合、符号長判定処理部５６内の１連続長判定回路５１は
第１の実施形態の１連続長判定回路３５と同様に、カウ
ント値ＮがＮ＝１０であるとみなしてその旨を出力す
る。

【００９４】これに加えて１連続長判定回路５１は、た
とえば当該カウント値Ｎが９であるとすると、当該Ｎ
は、８≦Ｎ＜１２の数値範囲に属するので、前記短、標
準、長のうち、標準に相当するものと判定する。

【００９５】すなわち、１連続長判定回路５１の出力に
は、［１］または［１１］の判定と、短、標準、長の判
定に関する情報が含まれている。

【００９６】そしてこのような１連続長判定回路５１の
出力を受け取った論理処理部５３は、Ａ〜Ｅの出力信号
線を用いて、再生クロック出力（コ）のパルス間隔（瞬
時速度）を決める３入力切替回路５４と、同期データ出
力（復調データ）（ケ）のパルス間隔を決める１２入力
選択切替判断回路５５の動作を制御する。

【００９７】なお、０連続長判定回路５２は、当該１連
続長判定回路５１と同様な動作を検波信号（カ）の
［０］または［００］のために実行する回路である。１
連続長判定回路５１と、０連続長判定回路５２と、論理
処理部５３とから、前記符号長判定処理部５６が構成さ
れている。

【００９８】表２において、論理処理部５３の出力信号
線Ａ〜Ｅのうち、信号線Ｄ（表２中の右から２番目の
欄）は検波信号（カ）の処理中の部分が、“１”である
か“０”であるかを指定するために用いられる。

【００９９】すなわち信号線Ｄが“１”（ハイレベル）
のとき、検波信号（カ）は“１”であり、信号線Ｄが
“０”（ローレベル）のとき、検波信号（カ）は“０”
である。

【０１００】また、信号線Ｅ（表２中の右端の欄）は、
［１］と［１１］の区別、または［０］と［００］の区
別を示す。

【０１０１】たとえば、信号線Ｄが“１”を指定してい
るとき、信号線Ｅが“１”ならば検波信号（カ）は［１
１］であり、信号線Ｅが“０”ならば検波信号（カ）は
［１］である。

【０１０２】そして信号線Ａ〜Ｃは、［１］、［１
１］、［０］、［００］それぞれのなかでの、短、標
準、長を示す。

【０１０３】たとえば前記信号線Ｄ、ＥがＤＥ＝“１
０”のとき、ＡＢＣ＝“０１０”ならば検波信号（カ）
は標準的な連続長の［１］であり、ＡＢＣ＝“１００”
ならば検波信号（カ）は短い連続長の［１］であり、Ａ
ＢＣ＝“００１”ならば検波信号（カ）は長い連続長の
［１］である。

【０１０４】短、標準、長のうち、標準は、当該復調装
置５０内の原振クロック発生部３２が発生する原振クロ
ックと、送信側のクロックの上述した時間ずれが小さい
ことを意味する。

【０１０５】そして短は、当該原振クロックを基準とし
てみると、検波信号（カ）の連続長を表わすカウント値
Ｎが小さいのだから、当該原振クロックが送信側のクロ
ックに比較して遅れる（遅い）方向の時間ずれが生じて
いることを意味する。

【０１０６】第１の実施形態の復調装置３０ならば、時
間幅Ｔの検波信号（カ）で伝送される情報量を伝送する
ために同期データ出力（キ）の時間幅は、Ｔより大きな
Ｔ＋ΔＴを要する状態である。

【０１０７】最後に、長は、当該原振クロックを基準と
してみると、検波信号（カ）の連続長を表わすカウント
値Ｎが大きいのだから、当該原振クロックが送信側のク
ロックに比較して進む（速い）方向の時間ずれが生じて
いることを意味する。

【０１０８】第１の実施形態の復調装置３０ならば、時
間幅Ｔの検波信号（カ）で伝送される情報量を伝送する
ために同期データ出力（キ）の時間幅は、Ｔより小さな
Ｔ−ΔＴで済むところだが、情報が入力されるまえに出
力することはできないので、やはり時間幅Ｔを要し、こ
のＴのうちのΔＴは、伝送される情報を含まない無効な
ビット、あるいは冗長（無効）な時間幅となる。

【０１０９】したがって、標準の場合はそのまま後段へ
送出してよく、短の場合は、同期データ出力（ケ）の連
続長は短くするとともに再生クロック出力（コ）は速く
なるように分周比を選び、長の場合は、同期データ出力
（ケ）の連続長は長くするとともに再生クロック出力
（コ）は遅くなるように分周比を選ぶ方向に補正を行う
必要がある。

【０１１０】このような論理処理のほか、論理処理部５
３は、１連続長判定回路５１、０連続長判定回路５２と
協働して、１連続長カウント回路３３および０連続長カ
ウント回路３４に対し、第１の実施形態と同じリセット
動作を実行する。

【０１１１】論理処理部５３によって制御される３入力
切替回路５４は、１９分周回路５７、２０分周回路５
８、２１分周回路５９を択一的に選択することで、原振
クロックの分周比を選択し、出力端子４０Ａから後段へ
送出される再生クロック出力（コ）のパルス間隔を決め
る。

【０１１２】なお、１９分周回路５７、２０分周回路５
８、２１分周回路５９はそれぞれ、原振クロックを１／
１９、１／２０、１／２１に分周する。

【０１１３】送信側と受信側のクロック周波数相互間
に、上述したような時間ずれが生じた場合に、再生クロ
ック（コ）の側面から対応するために、これらの分周回
路５７〜５９が設けられている。

【０１１４】たとえば［１］で、カウント値ＮがＮ＝７
（５≦Ｎ＜８）の場合、短、標準、長の別は短、すなわ
ちＡＢＣ＝“１００”となるが、このＡＢＣの情報を受
け取った３入力切替回路５４は、１９分周回路５７の出
力を選択する。

【０１１５】同様に、短、標準、長の別が標準でＡＢＣ
＝“０１０”の場合は、３入力切替回路５４は、２０分
周回路５８の出力を選択し、ＡＢＣ＝“００１”の場合
は２１分周回路５９の出力を選択する。

【０１１６】この選択動作は、［１１］、［０］、［０
０］のいずれの場合も同様である。

【０１１７】一方、ＡＢＣに加えて、前記ＤＥの情報も
受け取る１２入力選択切替判断回路５５は、データ生成
部６０から出力される１２種類の反転点間パターンを択
一的に選択することで、同期データ（ケ）の側面から上
記時間ずれに対応する。

【０１１８】データ生成部６０は、［１］に対応する出
力回路として、短、標準、長のうち短の反転点間パター
ンを生成出力する１−９カウント出力回路６０Ａと、標
準の反転点間パターンを生成出力する１−１０カウント
出力回路６０Ｂと、長の反転点間パターンを生成出力す
る１−１１カウント出力回路６０Ｃとを備えている。

【０１１９】ここで、１−Ｘカウント出力回路の「１」
はその出力回路が生成するのがハイレベル信号であるこ
とを示し、「Ｘ」はそのハイレベル信号の連続長を原振
クロックのクロックパルス数で示した値である。

【０１２０】同様に、データ生成部６０は、［１１］に
対応する出力回路として、短、標準、長のうち短の反転
点間パターンを生成出力する１−１９カウント出力回路
６０Ｄと、標準の反転点間パターンを生成出力する１−
２０カウント出力回路６０Ｅと、長の反転点間パターン
を生成出力する１−２１カウント出力回路６０Ｆとを備
えている。

【０１２１】さらにデータ生成部６０は、［０］に対応
する出力回路としては、短、標準、長のうち短の反転点
間パターンを生成出力する０−９カウント出力回路６０
Ｇと、標準の反転点間パターンを生成出力する０−１０
カウント出力回路６０Ｈと、長の反転点間パターンを生
成出力する０−１１カウント出力回路６０Ｉとを備えて
いる。

【０１２２】ここで、０−Ｘカウント出力回路の「０」
はその出力回路が生成するのがローレベル信号であるこ
とを示し、「Ｘ」はそのローレベル信号の連続長を原振
クロックのクロックパルス数で示した値である。

【０１２３】さらにまた、データ生成部６０は、［０
０］に対応する出力回路として、短、標準、長のうち短
の反転点間パターンを生成出力する０−１９カウント出
力回路６０Ｊと、標準の反転点間パターンを生成出力す
る０−２０カウント出力回路６０Ｋと、長の反転点間パ
ターンを生成出力する０−２１カウント出力回路６０Ｌ
とを備えている。

【０１２４】各出力回路６０Ａ〜６０Ｌは出力信号の連
続長をカウントするために、原振クロック発生部３２か
ら原振クロックを受け取っている。

【０１２５】１２入力選択切替判断回路５５の選択動作
は、たとえばＡＢＣＤＥ＝“０１０１０”の場合、標準
の［１］なので、１−１０カウント出力回路６０Ｂの出
力を選択する。

【０１２６】このとき３入力切替回路５４では、当該Ａ
ＢＣ＝“０１０”を受けて、２０分周回路５８の出力が
選択されるので、再生クロック（コ）も同期データ出力
（ケ）も標準に対応したパルス間隔（連続長）を持つこ
とになる。

【０１２７】さらに、たとえばＡＢＣＤＥ＝“１００１
０”の場合、短の［１］なので、１２入力選択切替判断
回路５５は、１−９カウント出力回路６０Ａの出力を選
択し、３入力切替回路５４はＡＢＣ＝“１００”にした
がい１９分周回路５７の出力を選択する。

【０１２８】これにより再生クロック（ケ）も同期デー
タ出力（ケ）も短いパルス間隔（短い連続長）を持つこ
とになる。すなわち、当該１反転点間パターンに関する
期間では、同期データ出力（ケ）も再生クロック（コ）
も速くなる。

【０１２９】同様に、他のケースでも、３入力切替回路
５４の選択と、１２入力選択切替判断回路５５の選択が
連動して行われ、検波信号（カ）のひとつの連続長が、
原振クロック発生部３２から出力される原振クロックを
基準としてみた場合、短、標準、長のいずれに属するか
に応じて、送信側と受信側のクロック間の時間ずれが軽
減、補正されるように、送出する同期データ出力（ケ）
および再生クロック出力（コ）のパルス間隔が変更され
る。

【０１３０】ただし本実施形態では、問題となる時間ず
れの大きさが、２０．４８ＭＨｚの原振クロックについ
て１／１９〜１／２１の分周範囲でカバーでき、および
１−Ｘカウント出力回路のカウント値（連続長）９〜１
１または１９〜２１の範囲でカバーできる限度内である
ことを想定している。時間ずれがもっと大きな場合、十
分な補正を行うためには、分周比の変更範囲や同期デー
タ連続長の変更範囲を拡大する必要がある。

【０１３１】（Ｂ−２）第２の実施形態の効果 以上のように本実施形態では、第１の実施形態とまった
く同様の効果を奏することができる。

【０１３２】これに加えて、本実施形態では、送信側の
クロックと当該復調装置５０の原振クロックのあいだに
時間ずれが存在しても、ある時間幅の検波信号（カ）で
伝送されてきた情報は、ほぼ同じ時間幅の同期データ出
力（キ）で後段に送出することができる。このとき後段
に送出される再生クロック出力(ク）の速度も補正され
るので、後段には、当該時間ずれの影響はまったくおよ
ばない。

【０１３３】すなわち後段では、当該時間ずれをまった
く意識することなく、当該再生クロック（コ）を用いて
同期データ出力（キ）を処理することが可能である。

【０１３４】なお、想定している限度を超えた時間ずれ
が生じた場合でも、本実施形態によれば少なくとも、当
該時間ずれの後段への波及効果は軽減される。

【０１３５】（Ｃ）第３の実施形態 本実施形態は、第１の実施形態において専用のハードウ
エア、すなわちデータ生成部３９および４入力データ選
択切替判断回路４１で担う機能を、ソフトウエアで規定
して、当該ＥＴＣシステムのＣＰＵ（中央処理装置）に
分担させることにより、ハードウエア量の低減をはかる
ことを特徴とする。

【０１３６】（Ｃ−１）第３の実施形態の構成および動
作 本実施形態にかかる復調装置７０を図７に示す。復調装
置７０の構成部分のうち、図１の復調装置３０の構成部
分と対応する部分には、同一の符号を付してその詳しい
説明を省略する。

【０１３７】すなわち、符号３１，３１Ａ，３２，３
３，３４，３５，３６，３７，３８，４０，４０Ａ，４
１Ａを付した図７中の各構成部分は、同一符号を付した
図１中の各構成部分と同一である。

【０１３８】復調装置７０は全体として、図１の復調装
置３０とまったく同一の機能を持っているので、図７中
の検波信号（カ）、同期データ出力（キ）、再生クロッ
ク出力(ク）も、図１中の同一符号の各信号とまったく
同じ信号となる。

【０１３９】図７において、１連続長判定回路３５およ
び０連続長判定回路３６の出力信号線は、当該ＥＴＣシ
ステムのＣＰＵ７１に内蔵されている汎用の信号入力処
理部７１Ａに接続されている。

【０１４０】このＣＰＵ７１の内部構成はごく一般的な
もので、当該信号入力処理部７１Ａのほか、割込み処理
部７１Ｂ、メモリ部７１Ｃ、汎用の信号出力処理部７１
Ｄ、演算処理部７１Ｅ、およびこれらを接続するデータ
バス７１Ｆを含んでいる。

【０１４１】割込み処理部７１Ｂは原振クロック発生部
３２が出力する原振クロックを受け取って、たとえば原
振クロックのクロックパルスの供給タイミングごとに、
演算処理部７１Ｅに割込みをかける。

【０１４２】これに応じて演算処理部７１Ｅがメモリ部
７１Ｃから読み出したプログラムにしたがい、割込みル
ーチンが実行される。

【０１４３】当該割込みルーチンでは、１または０連続
長判定回路３５，３６から信号入力処理部７１Ａに供給
される情報に応じて、少なくとも［１］などの反転点間
パターンを発生するタイミングであるかどうかが判断さ
れる。

【０１４４】たとえば１連続長判定回路３５から、
［１］または［１１］を指定する出力が信号入力処理部
７１Ａに供給されているときに限り、反転点間パターン
の発生処理が実行される。

【０１４５】この場合、１連続長判定回路３５の出力信
号線３５Ａは、［１］の指定、［１１］の指定、指定無
しの３つの状態を表現しなければならないので、少なく
とも２本の信号線を備える必要がある。

【０１４６】０連続長判定回路３６の出力信号線３６Ａ
についても同様である。

【０１４７】ＣＰＵ７１が反転点間パターンを発生する
ときは、汎用の信号出力処理部７１Ｄから、前記［１
１］、［１］、［００］、［０］の各反転点間パターン
の出力が実行される。

【０１４８】そして割込み処理部７１Ｂに供給された原
振クロックは、信号出力処理部７１Ｄから出力される
［１１］などの反転点間パターンの連続長を決めるため
の基準時間情報としても活用される。

【０１４９】［１１］、［１］、［００］、［０］の各
反転点間パターンは、あらかじめ生成してメモリ部７１
Ｃに格納しておき、各反転点間パターンを信号出力処理
部７１Ｅから出力するタイミングで読み出すようにする
とよい。

【０１５０】なお、ＣＰＵ７１は当初からＥＴＣシステ
ムに搭載されているものであって、本実施形態のために
付加したものではなく、本実施形態のための処理以外の
処理も実行している。

【０１５１】一般に、現在のＣＰＵの動作クロックは原
振クロック２０．４８ＭＨｚより十分に速いこともあっ
て、原振クロックによる割込みがＣＰＵ７１に過大な負
荷となることはないと考えられる。

【０１５２】しかしまた、その一方で、割込みの発生間
隔を長くしてＣＰＵ７１の負荷を軽減することはシステ
ムにとって有利である。

【０１５３】たとえば、連続長判定回路３５、３６の出
力信号線３５Ａ、３６Ａを割込み処理部７１Ｂに接続
し、連続長判定回路３５，３６の出力で割込みをかける
ことで、ＣＰＵ７１の負荷を軽減することが可能にな
る。

【０１５４】この場合、割込みの発生頻度は、たとえば
１連続長判定回路３５の出力が［１］または［１１］を
指定した場合に限られるので、原振クロックで割込む場
合の１／１０〜１／２０程度になる。

【０１５５】そしてこの場合には、ＣＰＵ７１が複数レ
ベルの割込み優先度の設定を許容するなら、割込みの優
先度として、原振クロックで割込む場合より高い優先度
を設定するようにするとよい。

【０１５６】（Ｃ−２）第３の実施形態の効果 本実施形態によれば、第１の実施形態と同様の効果を第
１の実施形態よりも少ないハードウエア量で実現するこ
とができる。

【０１５７】（Ｄ）他の実施形態 以上の第１〜第３の実施形態では、原振クロックの速度
を２０．４８ＭＨｚとしたが、この数値に限定する必要
はない。検波信号（カ）の速度にくらべて十分に速いク
ロック速度であればどのような値でもかまわない。

【０１５８】また、第２の実施形態では、送信側と受信
側のクロックの時間ずれを短、標準、長の３通りに区別
して検出し、３通りの速度の同期データ出力（ケ）およ
び再生クロック出力（コ）を送出するようにしたが、短
と長の２通りだけにしてもよく、反対にもっと細かく４
通り以上の区別を行うようにしてもよい。

【０１５９】いずれの場合も、想定している当該時間ず
れの全範囲がカバーできるように、複数の分周比を設定
するとともに、複数の１−Ｘカウント出力回路のカウン
ト値（すなわち連続長）を設定することを前提とする。

【０１６０】さらに、第３の実施形態では、ＣＰＵとソ
フトウエアを活用することによって第１の実施形態と同
じ機能を少ないハードウエア量で実現したが、同様にし
て、第２の実施形態でもハードウエア量を削減すること
ができる。

【０１６１】なお、ＣＰＵとソフトウエアでカバーする
範囲は、上述したものより狭くてもよく、広くてもよ
い。狭くする場合はたとえば、４入力データ選択切替判
断回路４１はハードウエアのままで残し、データ生成部
３９の機能だけをＣＰＵとソフトウエアで担うようにし
てもよい。反対に広くする場合には、データ生成部３
９、４入力データ選択切替判断回路４１に加えて、たと
えば符号長判定部３７なども、ＣＰＵとソフトウエアで
置換してもよい。

【０１６２】また、上記では、ＥＴＣシステムを例に説
明したが、他の無線通信システムにおいても本発明を適
用することができる。すなわち変調方式としてはＡＳＫ
に限らずＰＳＫなども使用でき、符号方式としてはマン
チェスタ符号に限らずＣＭＩ（Code Mark Inversionc
ode）符号など他の２値ブロック符号を用いることもで
きる。

【０１６３】本発明の符号方式としてはまた、直流成分
を含まないいわゆる直流平衡符号であることが特に好ま
しいが、同一極性の連続が短い符号方式であれば採用可
能である。

【０１６４】また、本発明の適用範囲は無線通信に限ら
ず、ネットワークの有線系など、有線通信にも適用する
ことが期待できる。有線通信でも伝送路の有効利用の必
要性は高く、同期がとりやすい２値ブロック符号の使用
は有利だからである。

【０１６５】すなわち、本発明は、伝送信号を受信し検
波して得られる検波信号と、受信側装置内で生成するク
ロックとを同期化する場合に、広く適用することができ
る。

【０１６６】また、本発明は、伝送信号を受信し検波し
て得られる検波信号に同期したクロックを、受信側装置
内で再生して出力するクロック再生方法の発明としてと
らえることもでき、この場合にも広く適用することが可
能である。

【０１６７】

【発明の効果】以上に説明したように、本発明によれ
ば、受信側装置内で使用するクロックの速度（周波数）
は、伝送信号、検波信号のデータ伝送速度との比でみる
と、従来よりはるかに低速にすることができるため、消
費電力を低減し、クロック信号の高調波成の悪影響を低
減することができる。

【０１６８】また、回路設計上および実装上の制約が大
幅に緩和されて、自由度が増大する。

【図面の簡単な説明】

【図１】第１の実施形態に係る復調装置を示すブロック
図である。

【図２】従来のクロック再生装置を示すブロック図であ
る。

【図３】従来の復調装置を示すブロック図である。

【図４】従来のクロック再生装置および復調装置の動作
を示すタイミングチャートである。

【図５】ＮＲＺ符号とマンチェスタ符号の関係を示す概
略図である。

【図６】第２の実施形態に係る復調装置を示すブロック
図である。

【図７】第３の実施形態に係る復調装置を示すブロック
図である。

【符号の説明】

１０…クロック再生装置、２０、３０、５０，７０…復
調装置、３２…原振クロック発生部、３３…１連続長カ
ウント回路、３４…０連続長カウント回路、３５…１連
続長判定回路、３６…０連続長判定回路、３９、６０…
データ生成部、４０，５７〜５９…分周回路、４１…４
入力データ選択切替判断回路、５４…３入力切替回路、
５５…１２入力選択切替判断回路。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 伝送信号を受信し検波して得られる検波
   信号と、受信側装置内で生成するクロックとを同期化す
   る復調方法において、 前記の伝送信号として、同一極性の連続が短い所定方式
   の符号を用い、 前記クロックで前記検波信号をサンプリングすることに
   よりサンプリングデータを得て、 前記クロックと当該サンプリングデータを論理演算した
   結果に基づいて、前記検波信号のハイレベルが連続する
   ハイレベル期間と、ローレベルが連続するローレベル期
   間とを求め、 前記符号の所定方式とこれらハイレベル期間とローレベ
   ル期間との対比から、前記検波信号を前記クロックに同
   期するように再生し、再生検波信号として出力すること
   を特徴とする復調方法。
2. 【請求項２】 請求項１の復調方法において、 前記再生検波信号の出力は、前記所定方式の符号に対応
   して予め用意されている所定数のビットパターンを選択
   出力することによって行われることを特徴とする復調方
   法。
3. 【請求項３】 請求項２の復調方法において、 後段での使用に供するため、前記のクロックを、前記検
   波信号のデータ伝送速度に応じた分周比で分周し、前記
   再生検波信号と共に出力することを特徴とする復調方
   法。
4. 【請求項４】 請求項３の復調方法において、 前記所定方式の符号に対応して予め用意されている所定
   数のビットパターンの各ビットパターンは、前記検波信
   号のハイレベル期間とローレベル期間の変動幅をも加味
   して細かく設定された複数の細密ビットパターンに対応
   付けされ、 さらに、前記検波信号のデータ伝送速度に応じた分周比
   は、前記検波信号のハイレベル期間とローレベル期間の
   変動幅をも加味して細かく設定された複数の細密分周比
   に対応付けされ、 前記の各ビットパターンに対応する複数の細密ビットパ
   ターンのうちいずれの細密ビットパターンを選択出力し
   たかに応じて、異なる細密分周比で分周された前記クロ
   ックを選択出力することで、当該受信側装置のクロック
   と送信側装置のクロックとの時間ずれを補正することを
   特徴とする復調方法。
5. 【請求項５】 伝送信号を受信し検波して得られる検波
   信号と、受信側装置内で生成するクロックとを同期化す
   る復調装置において、 前記の伝送信号として、同一極性の連続が短い所定方式
   の符号を用いる場合、 前記クロックで前記検波信号をサンプリングすることに
   よりサンプリングデータを得るサンプリング手段と、 前記クロックと当該サンプリングデータを論理演算した
   結果に基づいて、前記検波信号のハイレベルが連続する
   ハイレベル期間と、ローレベルが連続するローレベル期
   間とを求める連続長検出手段と、 前記符号の所定方式とこれらハイレベル期間とローレベ
   ル期間との対比から、前記検波信号を前記クロックに同
   期するように再生し、再生検波信号として出力する再生
   手段とを備えることを特徴とする復調装置。
6. 【請求項６】 請求項５の復調装置において、 前記再生検波信号の出力は、前記所定方式の符号に対応
   して予め用意されている所定数のビットパターンを選択
   出力することによって行われることを特徴とする復調装
   置。
7. 【請求項７】 請求項６の復調装置において、 後段での使用に供するため、前記のクロックを、前記検
   波信号のデータ伝送速度に応じた分周比で分周し、前記
   再生検波信号と共に出力することを特徴とする復調装
   置。
8. 【請求項８】 請求項７の復調装置において、 前記所定方式の符号に対応して予め用意されている所定
   数のビットパターンの各ビットパターンは、前記検波信
   号のハイレベル期間とローレベル期間の変動幅をも加味
   して細かく設定された複数の細密ビットパターンに対応
   付けされ、 さらに、前記検波信号のデータ伝送速度に応じた分周比
   は、前記検波信号のハイレベル期間とローレベル期間の
   変動幅をも加味して細かく設定された複数の細密分周比
   に対応付けされ、 前記の各ビットパターンに対応する複数の細密ビットパ
   ターンのうちいずれの細密ビットパターンを選択出力し
   たかに応じて、異なる細密分周比で分周された前記クロ
   ックを選択出力することで、当該受信側装置のクロック
   と送信側装置のクロックとの時間ずれを補正することを
   特徴とする復調装置。
9. 【請求項９】 伝送信号を受信し検波して得られる検波
   信号に同期したクロックを、受信側装置内で再生して出
   力するクロック再生方法において、 前記の伝送信号として、同一極性の連続が短い所定方式
   の符号を用い、 前記クロックで前記検波信号をサンプリングすることに
   よりサンプリングデータを得て、 前記クロックと当該サンプリングデータを論理演算した
   結果に基づいて、前記検波信号のハイレベルが連続する
   ハイレベル期間と、ローレベルが連続するローレベル期
   間とを求め、 前記検波信号のハイレベル期間とローレベル期間の変動
   幅及び前記所定方式の符号に対応して、複数の細密分周
   比を予め用意しておき、 前記ハイレベル期間及びローレベル期間に応じて、異な
   る細密分周比で分周された前記クロックを選択出力する
   ことを特徴とするクロック再生方法。