JPH04227335A - ２進化伝送の方法及び復号器 - Google Patents

２進化伝送の方法及び復号器

Info

Publication number
JPH04227335A
JPH04227335A JP3088532A JP8853291A JPH04227335A JP H04227335 A JPH04227335 A JP H04227335A JP 3088532 A JP3088532 A JP 3088532A JP 8853291 A JP8853291 A JP 8853291A JP H04227335 A JPH04227335 A JP H04227335A
Authority
JP
Japan
Prior art keywords
input
pulse
pulse length
threshold
average value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3088532A
Other languages
English (en)
Inventor
William H Fletcher
ウィリアム・ハロルド・フレッチャー
Simon C Wegerif
サイモン・クリストファー・ウェゲリフ
Christopher J Travis
クリストファー・ジュリアン・トラヴィス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
British Broadcasting Corp
Original Assignee
British Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by British Broadcasting Corp filed Critical British Broadcasting Corp
Publication of JPH04227335A publication Critical patent/JPH04227335A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/068—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by sampling faster than the nominal bit rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、数字が有効パルス長の
変化により符号化された２進化伝送の復号化に関する。 この種のコードの一例は、２相マーク・コード（ｂｉｐ
ｈａｓｅ−ｍａｒｋ　ｃｏｄｅ）である。
【０００２】
【従来の技術】２相マーク・コードにおいては、数字の
０及び１は、異なる長さのパルスにより伝送され、１の
パルス長は、ゼロのパルス長の持続時間の半分である。 しかし、数字は一定速度で伝送されるので、二つの短い
パルスが、ゼロを示すために実際に伝送され、一つの長
いパルスは１を示すために伝送される。この文脈のパル
スは、正の進行と負の進行であり、パルスの始まりは、
極性の変化の有無によって定義される。２相マーク・コ
ードは、図１に示されている。
【０００３】伝送される各ビットが、二つの連続した２
進状態により定義されると言うことが出来ることは、図
１から明らかである。記号の最初の状態は、前の記号の
第２の状態と常に異なる。ゼロを伝送するために、記号
の第２の状態は、同じ記号の最初の状態と同じである。 １を伝送するために、記号の第２の状態は、同じ記号の
第２の状態と異なる。このコードには、平均の（あるい
は一定の）直流値を有していない利点がある。
【０００４】受信器において、この種のコードは、パル
ス長を測定して復号化される。従って、１は二つの短い
パルスとして復号化され、ゼロは二つの長いパルスとし
て復号化される。ゼロと１との限界識別因子は、パルス
の長さである。
【０００５】２相マーク・コードは、現在はＩＥＣ９５
８に編入されているが、ＡＥＳ３．１９８５に２チャネ
ル連続デジタル・オーディオ・データの伝送に関して規
定された。最も一般的サンプル速度を支援するため、各
種の速度に余裕をもたせて、広範囲のサンプル速度、例
えば２８ＫＨｚから５４ＫＨｚで受信した信号を復号化
することが望まれている。対応するビット速度は、サン
プル速度の６４倍である。本コードは、消費者向デジタ
ル・オーディオ装置にも利用される。
【０００６】
【発明が解決しようとする課題】この信号は、すべての
別個の同期またはタイミング信号と一諸に送られないの
で、受信器／復号器は、パルスそれ自体だけを使用して
、実質的に２：１の範囲で、サンプル速度を自身で決定
しなければならない。信号は、移行のタイミング、従っ
て受信したパルスの長さをそのほかにひずませる数百メ
ータのケーブルを進行しなければならない。この条件は
、本質的問題を提起する。
【０００７】種々の面を有する本発明は、ここに引用さ
れる付属請求の範囲に定義されている。
【０００８】本発明は、付属図面に関連して、実施例に
より一層詳細に説明されるであろう。
【０００９】
【実施例】図２に示す受信器／復号器は、サンプル速度
の広範囲の変化に対し、伝送ひずみの程度により、図１
のコードのゼロと１のパルスを識別するように設計され
ている。サンプル速度の約２：１の変化は、遅いサンプ
ル速度の短いパルスが、早いサンプル速度の長いパルス
と同じ持続時間を本質的に有することを意味する。従っ
て、単純な識別装置は不可能である。
【００１０】図２の回路１０は、受信して復号化される
２相マーク・符号化信号を受信する入力１２を有する。 この入力信号は、最大入力パルス速度よりかなり速い速
度で入力をサンプリングし、また入力移行の間のサンプ
リング間隔の数を係数することにより、パルス長を測定
する既知のタイプのパルス長測定回路１４へ送られる。 回路１４は、高周波のクロック入力を受信する。次に、
この計数は、パルス長測定回路１４の出力を所定の値と
比較する二つのしきい値比較器のそれぞれの一つの入力
へ送られる。特に、第１比較器２０は、回路１４の出力
を比較器２０に記憶された一定のしきい値と比較するが
、これに対して、第２比較器２２は、回路１４の出力を
変動しきい値発生器２６から送られた変動しきい値と比
較する。変動しきい値発生器２６は、平均値レジスタ２
８の出力に従って変動しきい値を発生する。本実施例で
は、変動しきい値は、レジスタ２８に記憶された平均値
の１．５倍であり、従って、発生器２６は、有効に１．
５倍する。
【００１１】平均値レジスタ２８は、しきい値決定／平
均更新論理３０の出力を受信する。その動作は、関連し
たタイミング情報と一諸に、以降に詳細に説明されてい
る。論理３０は、測定回路１４からのパルス長の測定値
と比較器２０及び２２の出力も受信する。比較器２０及
び２２の出力は、整合／不整合論理３２へも送られる。 不整合カウンタ３４は、論理３２の整合と不整合の出力
へ持続しており、制御出力を論理３０へ送る。論理３０
は、復号器の出力３６も与える。
【００１２】図２の回路の動作を説明する。平均値レジ
スタ２８は、回路１４により測定された短いパルス長の
平均値を記憶している。短いパルスをＡパルス、長いパ
ルスをＢパルスと呼ぶと便利である。従って、平均は、
Ｂパルスの測定した長さを半分し、次にＡパルスと１／
２Ｂパルスの長さの時間の平均をとることにより、計算
される。ここでは、平均という用語は、厳密な意味の数
学的考えよりはむしろ、一般的に使用されており、適確
な関数が多くの方法のなかから選ばれて、本技術に精通
した人に明らかなように、最近受信した入力値から誘導
された実行平均値また中間値を算出する。
【００１３】従って、装置が正常に実働している場合、
比較器２２は、入力される測定済のパルス長をＡパルス
の平均値の１．５倍と比較する。この値は、Ａパルスと
Ｂパルスの標準値の中間にある。パルスが一定のタイミ
ングで入力されているならば、この値は、記憶された平
均値に等しい長さのＡパルスを、記憶された長さの２倍
の長さのＢパルスから正確に識別する。
【００１４】しかし、この状態は、常には行われず、こ
の最も明確な例は、復号器の最初の始動時である。自己
検査のために、始動時に平均値レジスタ２８に記憶され
た値はゼロであると設定すると便利であり、正常な動作
中に、平均値レジスタ内のすべての値を考慮することは
、細心な設計でもある。記憶された平均値が非常に低い
か、または始動からゼロに設定されている状況では、す
べてのパルスは、Ｂパルスとして識別され、明らかに正
しくない。その上、装置はこの状態で停止したままか、
または少なくともその状態から抜け出るのに長い時間が
かかる。
【００１５】この時点で、一定しきい値比較器２０が動
作する。一定しきい値は、回路が作動する入力信号の全
体的サンプル速度の範囲で、平均のＡ値の１．５倍より
小さく設定されている。一般に、２：１のサンプル速度
の範囲で、一定しきい値は、サンプル速度の範囲の下端
において、Ａパルスの基準長にほぼ等しく設定されてい
る。代表的しきい値は図３に図示されている。
【００１６】一定しきい値により設定された長さより短
い長さを有するパルスは、すべてＡパルスであると仮定
されている。定常状態の動作において、当然、これらの
パルスも、変動しきい値比較器２２によりＡパルスとし
て識別される。
【００１７】しかし、これは始動時にはそうではない。 記憶された平均値がゼロの場合、一定しきい値比較器２
０の表示がＡパルスである短いパルスでも、変動しきい
値比較器２２より大きい持続時間を有しており、従って
、比較器２２は、それをＢパルスとして検出する。高い
しきい値を有すると見られている比較器２２は、そのパ
ルスは長いＢパルスであると表示するが、比較器２０は
低いしきい値と見られており、そのパルスは短いＡパル
スであると表示する。従って、これは、整合／不整合論
理３２により検出される比較器の出力の間に、両立しな
い不整合を構成している。
【００１８】回路１４に使用されたパルス長の測定方法
のために、パルス持続時間は非常にあらく測定される。 測定方法には量子化度がある。これは、装置が正常に動
作しているときに、不整合がときどき発生することを意
味する。また、伝送の低下により、この偶発的短いＡパ
ルスが受信され、瞬間的に平均値を押し下げて、不整合
を発生する。一般に、長いケーブルに亘って伝送する影
響は、持続時間のより短い、分離したＡパルスを受信器
に発生することである。従って、常に一定しきい値の限
界以下のパルスがいくつかある。不整合カウンタ３４は
、所定の数の不整合を計数した後に限り、不整合に働く
ように組み込まれている。次に、カウンタ３４は、信号
をしきい値決定論理３０へ送り、その動作モードを変え
る。信号がしきい値決定論理３０へ送られる前に必要な
不整合の数は、測定が行われる精度と、偶発的非常に短
いＡパルスが受信された時の平均値の安定性とに従って
選択される。図示の実施態様では、その数は三つである
。
【００１９】論理３０が回路１４から測定されたパルス
長を受信し、そのパルス長がＡパルスを示すならば、そ
れを平均値の計算に直接に使用するが、そのパルス長が
Ｂパルスを示すならば、それを平均値の計算に使用する
前に、最初にそれを半分にする。正常な動作モードでは
、変動しきい値比較器２２の出力は、受信しているパル
スがＡパルスかＢパルスかを論理３０に通知するために
使用される。しかし、不整合カウンタ３４が３の計数を
記憶すると、カウンタはしきい値決定論理に命令して、
その代りに一定比較器２０の出力を使用し、Ａパルスま
たはＢパルスが受信されていることをカウンタへ通知さ
せる。このモードの場合、装置は、Ａパルスの平均値の
１．５倍のしきい値が、所定の一定しきい値よりも再び
大きい状態に急速になり、次に、回路は再び正常に作動
を始める。
【００２０】上記の説明で、回路が変則的始動状態でど
のように対処するかが明らかにされたが、回路が、この
過程によりすべての変化または変動から急速に回復する
ことがわかるであろう。回路が敏速に対応する理由は、
回路が、通常の２相マーク復号器のように、位相同期ル
ープ回路を使用していないからである。
【００２１】一つの特殊な状況が考慮されなければなら
ない。その場合、入力信号は、いかなるＡパルスもなく
、長く連続したＢパルスより成っている。整合／不整合
論理３２は入ってくるＡパルスに応答するだけであり、
従って長連続のＢパルスがある場合、検出された整合ま
たは不整合がないことが明らかになった。同様に、本測
定方法により本質的に偶発的であるが偽りの不整合を発
生することが注目された。これを解消するため、整合／
不整合論理３２は、カウンタ３４をカウントダウンして
、長連続のＢパルスの受信に応答する。カウンタは、ｎ
個の連続Ｂパルスの各グループの一つに対し１だけカウ
ントダウンする。従って、カウンタ３４はアップ・ダウ
ン・カウンタであり、その計数はゼロから３の範囲にわ
たっている。本実施例では、ｎの値は４である。 この数は、Ａパルス間の最大時間と不整合カウンタの最
大計数とに従って、選択される。
【００２２】図４は、ＡパルスとＢパルスとを有する２
相マーク・コード信号を示しており、この信号は、パル
スＡとＢの定義に使用した規定に違反しておりまたＡパ
ルスの３倍のパルス持続時間をしているパルスＣも搬送
する。この種のパルスは、フレームとブロックの構造を
定義するためにＩＥＣ９５８に定義されたデジタル・オ
ーディオ・インタフェースに使用されており、比較的ま
れではあるが、認められなければならない。これらのＣ
パルスの存在により、単一の復号化構成は、変動サンプ
ル速度を有する入力信号に関して不可能になる。
【００２３】図５は、図２の回路が、この種のＣパルス
を考慮するためにどのように修正されるかを示している
。この修正復号器４０では、第３の比較器２４が内蔵さ
れており、しきい値発生器２６は、Ａパルスの平均値の
２．５倍であり、また第３比較器２４に送られる第２の
変動しきい値を発生する。次に、比較器２４の動作は、
比較器２２と本質的に並行である。Ｃパルスが検出され
ると、その長さは、平均値に使用される前に、理想的に
は３で除算される。実際に、Ｃパルスはほんのたまに現
れるので、その値は、平均値で単に無視されるか、ある
いは、Ｂパルスのように、２で除算される。
【００２４】図６は、図３と同様な方法で図５に使用さ
れた三つのしきい値を示す。
【００２５】図２と図５とに使用された平均値レジスタ
２８は、図７に示されたように構成されている。この回
路は、三つのカスケード型の無限インパルス応答フィル
タ５０，５２，５４より構成されており、このうちのフ
ィルタ（５０）が詳細に示されている。各ステージは、
２等分加算器５６とレジスタ５８とより成り、レジスタ
の出力は、加算器の一つの入力へ接続している。最終計
算結果は、丸め回路６０で６から４ビットに丸められる
。
【００２６】最高５４ＫＨｚのデータサンプル速度と６
４倍のビット速度の実状況においてパルスを検出するこ
とを可能にするためには、回路１４で使用される高いサ
ンプル速度が必要である。最高入力パルス速度の少なく
とも６または７倍の測定サンプル速度が望ましい。必要
な高周波クロック信号は、通常の水晶発振器を使用して
、外部から導入される。
【００２７】図示の回路は、集積回路の形で組立てられ
ることが好適である。回路は各種デジタル・オーディオ
装置に接続するために使用され、また、長い伝送ケーブ
ルで信号を増幅する中継器にも使用される。原則として
、それらはソフトウェアで行われ、少なくとも低いサン
プル速度に関しては、図２と５とは、論理図または流れ
図として最も良いと見なされる。
【００２８】回路は、データ速度が少しも示されずに、
広範囲の入力データ速度に対処する。回路は急速に変化
に応答し、一つの実施例では、復号器は、始動または大
きな誤り状態から３〜４個のサンプルだけで一貫して回
復する。位相ロック・ループがないことが、この場合重
要である。しかし、回路は比較的に単純で、多数の回路
要素を必要としない。
【００２９】多くの修正が上述の装置に可能であること
は、認められるであろう。特に、記憶された平均値は、
入力パルス長に任意に関係づけられる。たとえば、Ａパ
ルスの値が使用前に２倍にされて、平均値はＢパルス長
の平均でもあり得る。次に、変動しきい値発生回路の倍
増率は、それに従って調節される。しきい値レベルなど
の一層根本的変更も可能である。一般に、１：ｎのパル
ス比の２進システムの場合、１：ｎのサンプル速度範囲
の受信器は設計可能である。パルス長測定回路１４が、
瞬間的パルス振幅の測定値を与えるアナログ−デジタル
変換器で置き換えられる場合、回路は直接にパルス振幅
について動作する。あるいは、回路は、２相コードのほ
かの形式を、装置により処理される大きさの値に変換す
るほかの回路により置き換えられる。
【図面の簡単な説明】
【図１】２相マーク・コードを示す。
【図２】受信した２進パルスを識別する、本発明を具体
化している受信器／復号器回路の構成図である。
【図３】図２の回路に使用されたしきい値を示す図であ
る。
【図４】パルスＡとＢ、及び２相マーク・コードに違背
しているパルスＣを示す図である。
【図５】三つのパルスＡ，Ｂ，Ｃを識別する、本発明を
具体化した修正受信器／復号器回路の構成図である。
【図６】図５の回路に使用されたしきい値を示す図３と
同じ図である。
【図７】図２と５とに使用された平均値回路２８の構成
図である。
【符号の説明】
１２：入力　　　　　　　　　　　　　　　　　　　　
　　　　　　１４：パルス長測定回路 ２０：一定しきい値比較器　　　　　　　　　　　　２
２：１．５倍平均比較器 ２６：変動しきい値発生器　　　　　　　　　　　　２
８：平均値レジスタ ３０：しきい値決定論理　　　　　　　　　　　　　　
３２：整合／不整合論理 ３４：不整合カウンタ

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】　　少なくとも二つの状態の一つをそれぞ
    れ選択的に呈する連続した入力により設定される二つの
    値を識別する方法にして、一つの状態の入力が倍増率に
    よりそのほかの状態の値に関連づけられた値を有し、し
    かし入力へ使用出来る絶対値が一定化されず、かえって
    認められた範囲にある時間と共に変化する、前記の方法
    であって、各受信した入力の値を測定するステップと、
    少なくとも最新の受信入力値と関連した平均値を維持す
    るステップと、各入力値を前記平均値に関連した変動し
    きい値と比較し、前記変動しき値が前記二つの状態の入
    力値の中間の入力値に対応し、現在の入力が表す状態の
    第１の経験的決定を行うステップと、各入力値を、入力
    値の認められた範囲にある変動しきい値に認められた範
    囲の値より低い一定のしきい値と比較し、現在の入力が
    表す状態の第２の経験的決定を行うステップと、前記第
    １と第２の経験的決定の間の不一致を検出し、またそれ
    らの間の両立しない不一致の場合、第２の経験的決定を
    正確に選し、他方で第１の経験的決定を正確に選択する
    ステップと、入力状態の選択された経験的決定に従って
    、入力値から導かれた値を使用して平均値を更新するス
    テップと、より成ることを特徴とする前記の方法。
  2. 【請求項２】　　受信した入力値が２相マーク・コード
    に従って、パルス長の変化により符号化されたパルスよ
    り成ることを特徴とする請求項１に記載の方法。
  3. 【請求項３】　　伝送されたビットが有効なパルス長の
    変化により符号化され、入力ビットの状態が倍増率によ
    り互いに関係づけられた少なくとも二つのパルス長の一
    つを選択的にとることが出来るパルスにより表され、し
    かしその絶対値が認められた範囲で変動する２進化伝送
    を受信し且つ復号化する復号器であって、伝送されたパ
    ルスを受信する入力（１２）と、各受信入力パルスの長
    さを測定する、前記入力に接続した測定手段（１４）と
    、少なくとも最新の受信入力パルスの長さに関連した平
    均値を維持する、前記測定手段に接続した平均値記憶手
    段（２８）と、入力信号に認められた二つのパルス長の
    中間のパルス長に対応する変動しきい値を発生する、前
    記平均値記憶手段に接続したしきい値発生手段（２６）
    と、前記測定手段の出力と前記しきい値発生手段とに接
    続して、現在の入力パルスが表すそのビット状態の第１
    の経験的決定を行う第１の比較器手段（２２）と、測定
    されたパルス長を、入力パルス長の認められた範囲にあ
    る変動しきい値に認められた範囲の値より低い一定しき
    い値と比較する、前記測定手段の出力に接続し、現在の
    入力パルスが表すビット状態の第２の経験的決定を行う
    第２の比較器手段（２０）と、前記第１と第２の経験的
    決定の間の不一致を検出し、それらの決定の間に両立し
    ない不一致がある場合、前記第２の経験的決定を正確に
    選択し、他方で前記第１の経験的決定を正確に選択する
    、第１と第２の比較器手段に接続した不整合検出手段（
    ３２，３４）と、前記第１と第２の比較器手段と、受信
    したビットの状態の選択された経験的決定に従って入力
    パルス長から導入された値を使用して平均値を更新する
    ような前記不整合検出手段とに接した前記平均値記憶手
    段と、より成ることを特徴とする復号器。
  4. 【請求項４】　　前記不整合検出手段が、検出された両
    立しない不一致によりカウント・アップされ、またカウ
    ンタ（３４）が所定の計数に達したときにのみ第２の経
    験的決定を選択するカウンタ（３４）を有することを特
    徴とする請求項３に記載の復号器。
  5. 【請求項５】　　前記カウンタ（３４）が、整合もまた
    は不整合も検出されない点では、連続した入力パルスに
    応答してカウント・ダウンされることを特徴とする請求
    項４に記載の復号器。
  6. 【請求項６】　　前記倍増率がほぼ２であり、前記平均
    値がより短いパルス長のパルスの長さの約１．５倍を表
    すことを特徴とする請求項３乃至５のいずれかに記載の
    復号器。
  7. 【請求項７】　　前記の二つのパルス長より大きい第３
    のパルス長より成り、さらに前記測定手段の出力と前記
    しきい値発生手段とへ接続した第３の比較器手段（２４
    ）より成り、入力パルス長を、第３のパルス長とほかの
    パルス長との中間のパルス長に対応する第２の変動しき
    い値と比較することにより現在の入力パルスが表す状態
    の第３の経験的決定を行う入力信号により使用すること
    を特徴とする請求項３乃至６のいずれかに記載の復号器
    。
  8. 【請求項８】　　前記倍増率がほぼ２であり、前記平均
    値がより短いパルス長のパルスの長さの約１．５倍を表
    し、前記第３のパルス長が前記より短いパルス長のほぼ
    ３倍であり、前記第２の変動しきい値が最も短いパルス
    長のパルスの長さの約２．５倍であるパルス長に相当す
    ることを特徴とする請求項７に記載の復号器。
JP3088532A 1990-04-19 1991-04-19 ２進化伝送の方法及び復号器 Pending JPH04227335A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9008765:1 1990-04-19
GB9008765A GB2243269B (en) 1990-04-19 1990-04-19 Decoding binary-coded transmissions

Publications (1)

Publication Number Publication Date
JPH04227335A true JPH04227335A (ja) 1992-08-17

Family

ID=10674641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3088532A Pending JPH04227335A (ja) 1990-04-19 1991-04-19 ２進化伝送の方法及び復号器

Country Status (4)

Country Link
US (1) US5134632A (ja)
EP (1) EP0453063A3 (ja)
JP (1) JPH04227335A (ja)
GB (1) GB2243269B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151728A (ja) * 1998-11-17 2000-05-30 Oki Electric Ind Co Ltd 復調方法及び装置、並びにクロック再生方法
JP2001519983A (ja) * 1997-09-09 2001-10-23 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 非信頼性検出装置及び当該非信頼性検出装置を具備する再生装置
JP2014030124A (ja) * 2012-07-31 2014-02-13 Denso Corp 復号化回路
JP2016158025A (ja) * 2015-02-23 2016-09-01 ルネサスエレクトロニクス株式会社 Ｂｍｃ処理回路、ｕｓｂパワーデリバリコントローラ、ｂｍｃ受信方法及びプログラム
JP2018160859A (ja) * 2017-03-23 2018-10-11 ローム株式会社 Ｂｍｃ復調器およびｂｍｃ復調のためのしきい値の生成方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528063A (ja) * 1991-07-24 1993-02-05 Nec Corp マイクロコンピユータ
JP3088844B2 (ja) * 1992-06-03 2000-09-18 パイオニア株式会社 ディジタル信号再生装置
KR950006841B1 (ko) * 1992-11-27 1995-06-23 삼성전자주식회사 디스크 구동장치의 데이타 검출레벨 조정회로
JPH06216778A (ja) * 1993-01-14 1994-08-05 Mitsubishi Electric Corp 通信制御装置の復調回路
US5502746A (en) * 1994-05-16 1996-03-26 Exar Corporation Dual stage differential adaptive peak detector for data communications receivers
JP2723818B2 (ja) * 1995-03-28 1998-03-09 静岡日本電気株式会社 バースト信号受信装置
DE19545022A1 (de) * 1995-12-02 1997-06-05 Daimler Benz Aerospace Ag Digitales Verfahren zur Detektion zeitlich kurzer Pulse und Anordnung zur Durchführung des Verfahrens
WO1998001957A2 (en) * 1996-07-04 1998-01-15 Philips Electronics N.V. Transmission system and receiver with improved detection, and improved detection method
US5889820A (en) * 1996-10-08 1999-03-30 Analog Devices, Inc. SPDIF-AES/EBU digital audio data recovery
AU2306297A (en) 1997-03-25 1998-10-20 Telefonaktiebolaget Lm Ericsson (Publ) Method and device for aligning synchronous digital signals
US6772021B1 (en) * 1998-11-16 2004-08-03 Creative Technology Ltd. Digital audio data receiver without synchronized clock generator
GB2352373B (en) * 1999-06-11 2004-02-18 Ibm PLL substitution by time measurement
FR2799852B1 (fr) * 1999-09-30 2002-01-11 St Microelectronics Sa Procede et dispositif d'extraction de donnees binaires vehiculees par un signal incident, en particulier un signal issu d'un disque numerique
US6782300B2 (en) * 2000-12-05 2004-08-24 Cirrus Logic, Inc. Circuits and methods for extracting a clock from a biphase encoded bit stream and systems using the same
US7224727B2 (en) * 2001-09-28 2007-05-29 Micrel, Incorporated Apparatus and method for encoding signals
DE10148891A1 (de) * 2001-10-05 2003-04-24 Infineon Technologies Ag Schaltung zur Auswertung eines digital codierten Signals
DE10163702A1 (de) * 2001-12-21 2003-07-10 Infineon Technologies Ag Schaltung zur Rückgewinnung eines Taktsignals aus einem digital codierten Signal
US7747447B2 (en) * 2002-06-21 2010-06-29 Thomson Licensing Broadcast router having a serial digital audio data stream decoder
US6933866B1 (en) 2004-09-14 2005-08-23 Avid Technology, Inc. Variable data rate receiver
US7986395B2 (en) * 2005-10-24 2011-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Immersion lithography apparatus and methods
FR2900521B1 (fr) * 2006-04-28 2008-07-11 Cs Systemes D Information Sa Procede d'analyse dans un recepteur de trames de donnees binaires emises par un emetteur
US8564759B2 (en) * 2006-06-29 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for immersion lithography
US8433991B2 (en) 2010-06-16 2013-04-30 Qualcomm Incorporated Global Navigation Satellite System (GLONASS) data bit edge detection
US8428204B2 (en) * 2010-08-20 2013-04-23 Raytheon Company Recovering distorted digital data
US8780958B2 (en) 2010-08-27 2014-07-15 Qualcomm Incorporated Hybrid bit extraction for global position receiver
US8619919B2 (en) 2010-10-14 2013-12-31 Qualcomm Incorporated Selective coherent and non-coherent demodulation methods and apparatuses
CN107231325B (zh) 2016-03-25 2021-03-30 快捷半导体(苏州)有限公司 信号接收电路及方法、信号检测电路
CN107515836B (zh) * 2017-09-21 2023-12-22 四川易冲科技有限公司 一种动态双阈值的bmc解码装置及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1041378B (it) * 1975-06-10 1980-01-10 Cselt Centro Studi Lab Telecom Dispositivo per il rilevamento della qualita di trasmissione nei ricevitori di segnali numerici
US4260952A (en) * 1979-07-17 1981-04-07 Teletype Corporation Circuit for decoding a diphase signal
FR2511566A1 (fr) * 1981-08-12 1983-02-18 Thomson Csf Recepteur optique a seuils pour systeme de transmission numerique a debit variable
JPS5930217A (ja) * 1982-08-06 1984-02-17 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン 誤り検出機能を有する復調器
US4626670A (en) * 1983-06-16 1986-12-02 Xico, Inc. Method and system for decoding time-varying, two-frequency, coherent-phase data
US4571547A (en) * 1983-06-27 1986-02-18 Clinical Data Inc. Adaptive signal detection system especially for physiological signals such as the R waves of ECG signals, which is desensitized to artifacts

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001519983A (ja) * 1997-09-09 2001-10-23 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 非信頼性検出装置及び当該非信頼性検出装置を具備する再生装置
JP2000151728A (ja) * 1998-11-17 2000-05-30 Oki Electric Ind Co Ltd 復調方法及び装置、並びにクロック再生方法
JP2014030124A (ja) * 2012-07-31 2014-02-13 Denso Corp 復号化回路
US9130551B2 (en) 2012-07-31 2015-09-08 Denso Corporation Decoder for decoding PWM code and communications system
JP2016158025A (ja) * 2015-02-23 2016-09-01 ルネサスエレクトロニクス株式会社 Ｂｍｃ処理回路、ｕｓｂパワーデリバリコントローラ、ｂｍｃ受信方法及びプログラム
JP2018160859A (ja) * 2017-03-23 2018-10-11 ローム株式会社 Ｂｍｃ復調器およびｂｍｃ復調のためのしきい値の生成方法

Also Published As

Publication number Publication date
GB2243269B (en) 1994-04-13
GB9008765D0 (en) 1990-06-13
EP0453063A2 (en) 1991-10-23
US5134632A (en) 1992-07-28
EP0453063A3 (en) 1993-06-09
GB2243269A (en) 1991-10-23

Similar Documents

Publication Publication Date Title
JPH04227335A (ja) ２進化伝送の方法及び復号器
US8605912B2 (en) Biphase mark code decoder and method of operation
US4057759A (en) Communication receiving apparatus
CA1119305A (en) Error correction for signals employing the modified duobinary code
JPH04506731A (ja) ビット誤り率検出
EP0500263A2 (en) Method for synchronising a receiver's data clock
US4088832A (en) Split phase code synchronizer and demodulator
JPH06268696A (ja) Ａｆｃ回路
JP2621884B2 (ja) 通信方法及び符号化装置
US3903504A (en) Binary phase digital decoding system
US4617678A (en) Apparatus for detecting and recovering binary data from an input signal
EP0162505A1 (en) Arrangement for generating a clock signal
US5038351A (en) Coded mark inversion block synchronization circuit
JP2852932B2 (ja) バイポーラパターン中心推定器
EP0258893B1 (en) Start pattern detecting apparatus
JP2000505974A (ja) 改良した位相シフトキーイング（ｐｓｋ）信号復調のための方法および装置
US5226062A (en) Method and device for detecting multi-level digital signal data stream termination
JPS59112745A (ja) 非同期２値信号伝送方式
JPH104436A (ja) クロック再生回路
JPH0738630B2 (ja) デジタルパターンデコーダおよびデコード方法
EP0638213B1 (en) Data signal decoding device
US7466770B2 (en) Adaptive pulse width discrimination using an asynchronous clock
GB2147477A (en) Data transmitter, data receiver and data transmission system
JP3572578B2 (ja) データ受信装置
JP3341544B2 (ja) 信号周期計測装置