JP2000138433A - 相互接続構造体 - Google Patents

相互接続構造体

Info

Publication number
JP2000138433A
JP2000138433A JP11285296A JP28529699A JP2000138433A JP 2000138433 A JP2000138433 A JP 2000138433A JP 11285296 A JP11285296 A JP 11285296A JP 28529699 A JP28529699 A JP 28529699A JP 2000138433 A JP2000138433 A JP 2000138433A
Authority
JP
Japan
Prior art keywords
vias
ground
conductor via
central conductor
gun
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11285296A
Other languages
English (en)
Other versions
JP2000138433A5 (ja
Inventor
Lewis R Dove
ルイス・アール・ダブ
John F Casey
ジョン・エフ・ケイシー
Ronald J Barnett
ロン・バレット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2000138433A publication Critical patent/JP2000138433A/ja
Publication of JP2000138433A5 publication Critical patent/JP2000138433A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】複数の層を成すプリント基板間を相互接続する
バイア構造において、高周波信号におけるノイズ・イミ
ュニティを向上させるとともに、そのインピーダンスを
制御できるようにする。 【解決手段】本発明の一実施例の相互接続バイア構造
は、基板に対して垂直に貫通する中心導体バイア１３０
と、この周囲を囲むように設けられた複数のグラウンド
・バイア１３２、１３４、２３６を備える。各グラウン
ド・バイアはグラウンド電位面２１０に電気的に接続さ
れており、中心導体バイアは間隙２２０によってグラウ
ンド電位から絶縁されている。この構造により中央導体
バイアがグラウンド・バイアによってシールドされ、他
の回路要素との電磁気的干渉が低減される。また、これ
らバイアの直径サイズ及びバイア間の間隔を変更するこ
とによって所望のインピーダンスを有する相互接続構造
を実現することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に、マイクロ回路に
関し、より詳細には、グラウンド・バイアに囲まれた中
心導体バイアを有する「ガットリング（Gatling）機関
銃」形バイアに関する。
【０００２】
【従来の技術】今日の複雑な集積回路では、通常、一枚
の集積回路基板上で数百万個のトランジスタを使用して
いる。これら数百万個のトランジスタを相互接続して全
体として動作させるために、上記基板上に導電性物質よ
り成る複数の導電層を形成する。これらの導電層間の電
気通信を容易にするために、バイア構造体が使用され
る。バイアは、第１導電層と第２導電層との間にある誘
電体層を貫通してエッチングした開口部である。
【０００３】回路板は、一般に３つのカテゴリに分類さ
れる。第１カテゴリでは、積層エポキシ充填クロスを使
用する。その個々の層は、パターニングされた銅から成
る導電性経路を有する。第２カテゴリでは、エポキシ充
填クロスから成る基板構造体を使用する。この基板は、
フォトリソグラフィ可能な誘電体およびパターニングさ
れた銅より成る多層膜で被覆される。第３カテゴリで
は、パターニングされた銅が各層に配置された、積層形
セラミックより成る多層膜から構成される。本発明は、
上記第２カテゴリに関連した「ガットリング銃」形バイ
アに向けられたものであるが、本明細書に開示する概念
は他の２つのカテゴリの相互接続方法にも応用すること
ができる。
【０００４】バイアは、穿孔を設け、これらの穿孔を貫
通する経路にメッキを施すことによって形成することが
できる。穿孔は、多層基板全体に亘って貫通して延在さ
せることができる。この構造では、バイアを各銅層（即
ち導電層）と電気的に結合させることができる。また、
この代わりに、従来のフォトリソグラフィ方式にて生成
されるバイア構造体を使用してバイアを形成することが
できる。
【０００５】
【発明が解決しようとする課題】高周波用製品で使用さ
れるバイア構造体に付随する問題の１つは、バイアと他
のマイクロ回路との間の交流に対する電気的絶縁性に不
足がある点である。もう１つの問題は、（穿孔またはフ
ォトリソグラフィの何れかの方法により形成される）標
準的バイアでは、高周波におけるインピーダンス環境を
制御することができないということである。
【０００６】
【課題を解決するための手段】本発明では、基板または
プリント回路板の第１箇所から同基板または同プリント
回路板の第２箇所まで回路構成要素を相互接続する「ガ
ットリング銃」形バイアを提供する。本発明のバイア
は、複数のグラウンド・バイアにより囲まれた中心導体
バイアによって構成される。複数のグラウンド・バイア
は、中心導体バイアをシールドし、その結果、同中心導
体バイアを他の回路構成要素から電気的に絶縁すること
ができる。本発明の特徴の１つは、ガットリング銃形バ
イアの特性インピーダンス全体に影響を及ぼすように、
複数のグラウンド・バイアを修正し、中心導体バイアに
対する同グラウンド・バイアの直径と配置とを調整する
ことができることである。この特徴は、基板の第１箇所
から同基板の第２箇所へ高周波信号が伝播する場合に有
用となる。
【０００７】
【実施例】Richard J. Gatlingは、１８１８年アメリカ
合衆国ノースキャロライナ州で誕生した。Gatlingは、
２０歳代の初め、綿の播種用機械や蒸気駆動式農耕機
等、数多くの農業用器具に関わる発明や改良を行なっ
た。しかし、Gatlingは恐らく、彼の名前が付いた速射
銃を発明したことで最も有名であろう。
【０００８】南北戦争勃発後、ガットリングは銃器に興
味をもつようになった。１８６２年ガットリングは、手
回し式速射ガットリング銃の特許を取得した。最初のガ
ットリング銃は、中心軸の周りに装着された６つのライ
フル銃身を備えており、銃が動作している間、銃身は軸
の周りに回転する。各銃身は、回転の一番上の位置にお
いて一度装弾されて、回転の一番下の位置において一度
発射を行う。空の薬莢は、再装弾のため銃身が先送され
るにつれて排出される。初期モデルのガットリング銃
は、約３００回転／分で発射するものであった。ガット
リングは、１８８２年までに設計の改良を行い、機関銃
は１２００回転／分で発射するようになった。
【０００９】ガットリング銃の設計から本発明の着想が
得られている。中心軸を囲む複数銃身のモデルを本発明
の改良型バイア構造体に採用し、これによって、絶縁性
が向上し、基板またはプリント回路板の第１箇所から同
基板または同プリント回路板の第２箇所にある回路構造
体までの電気的相互接続に関わる、制御されたインピー
ダンスが改善されている。以下の説明では、プリント回
路板に応用した本発明の実施例について開示する。しか
し当業者には、単一層および多層基板、ならびにセラミ
ック等、種々広範に亘る用途に本発明を適用できること
が理解できるであろう。
【００１０】図１は、ガットリング銃形バイアを有する
積層形エポキシコア構造体の断面概略図を示している。
複数のエポキシ充填クロス層からなる基部またはコア積
層板１１０は、その上面１１２に銅からなる導電配線パ
ターン１２０を形成しており、更にその下面１１４には
銅からなる別の導電配線パターン１２２を形成してい
る。また、電気的にグラウンドに接続された銅の導電配
線パターン（部材１２４、１２６）も積層板１１０上に
形成されている。この導電配線パターンについては、後
に詳細に説明する。以上の導電配線パターン（部材１２
０、１２２、１２４、１２６）は概ねｘ、ｙ方向面に配
置される。
【００１１】また同構造体の断面図には、銅の導電配線
パターン１２０、１２２、１２４、１２６だけではな
く、基部積層板１１０を貫通して延在する３つの穿孔も
参照番号１３１、１３３、１３５で示されている。穿孔
１３１、１３３、１３５は、一般に、導電配線パターン
１２０、１２２、１２４、１２６の面に対してｚ方向に
配置される。
【００１２】一旦穿孔を設けてから、乾燥塗膜（図示せ
ず）を従来の方法で下面１１４に真空雰囲気下で積層さ
せる。穿孔１３１は、導電性でめっき可能及びはんだ付
け可能である重合体（図示せず）を充填するが、同重合
体は、従来方法でペーストでも、或いは液体としてでも
用いることができる。次に同重合体を硬化させて、乾燥
塗膜を剥離する。これによって穿孔１３１内に中心導体
バイア１３０を形成する。同じ方法で、穿孔１３３、１
３５の充填および硬化も行う。
【００１３】ワイヤ・ボンド１４０は、穿孔１３１に設
けられた中心導体バイア１３０を導電配線パターン１２
０に電気的に接続する。別の好適な実施態様では、ワイ
ヤ・ボンド１４０は、リボン・ボンドもしくは誘電体テ
ープ、または中心導体バイア１３０から穿孔１３３に設
けられたグラウンド・バイア１３２越しに導電配線パタ
ーン１２０まで電気信号を伝播させることができるよう
な物質でもよい。
【００１４】図２は、本発明によるガットリング銃形バ
イアの上面図である。中心導体バイア１３０は、複数の
グラウンド・バイア１３２、１３４、２３６により囲ま
れている。間隙２２０は、中心導体バイア１３０をグラ
ウンド面２１０から絶縁させており、このグラウンド面
２１０は、複数のグラウンド・バイア１３２、１３４、
２３６を電気的に接地している。
【００１５】図２は、８つのグラウンド・バイアに囲ま
れている中心導体１３０を示している。この８という数
字はそれほど重要ではない。絶縁は、２つのグラウンド
・バイアでも同程度に行うことができる。グラウンド・
バイアの数が増大すると、電気的絶縁性が向上する。構
造体のインピーダンス制御は、中心導体バイアおよびグ
ラウンド・バイアの直径を変更したり、更にこれらの相
対位置を互いに変更することによって行なわれる。
【００１６】〔実施態様〕なお、本発明の実施態様の例
を以下に示す。
【００１７】〔実施態様１〕回路板の第１面（１１２）
と前記回路板の第２面（１１４）を電気的に接続する相
互接続構造体であって、中心導体バイア（１３０）と、
前記中心導体バイアをほぼ囲んだ複数のグラウンド・バ
イア（１３２、１３４）とを備えており、前記中心導体
バイアが、前記回路板の前記第１面と前記第２面の間で
電気信号を伝播するようにした相互接続構造体。
【００１８】〔実施態様２〕第１端部で前記中心導体バ
イアに電気的に接続されており、かつ、第２端部で導体
配線パターン（１２０）に電気的に接続されているワイ
ヤ・ボンド（１４０）をさらに備えたことを特徴とする
実施態様１に記載の相互接続構造体。
【００１９】〔実施態様３〕基板の第１面（１１２）と
前記基板の第２面（１１４）とを電気的に接続する相互
接続構造体であって、中心導体バイア（１３０）と、前
記中心導体バイアをほぼ囲んだ複数のグラウンド・バイ
ア（１３２、１３４）と、第１端部で前記中心導体バイ
アに電気的に接続されており、かつ、第２端部で導体配
線パターン（１２０）に電気的に接続されており、前記
導体配線パターンが前記基板の前記第１面上に形成され
ている、ワイヤ・ボンド（１４０）とを備えており、前
記中心導体バイアが前記基板前記第１面と前記第２面と
の間で電気信号を伝播するようにした相互接続構造体。
【００２０】
【発明の効果】本発明の利点は、ＩＣパッケージにガッ
トリング銃形バイアを使用することによって、信号伝送
用コンダクタ間のクロストークと配電雑音とを最小にし
ながら、信号伝播の強化を実現できることである。ま
た、ガットリング銃形バイアを使用することにより、回
路設計者は、例えば２つの回路領域間の間隔を狭めるこ
ともできる。
【図面の簡単な説明】
【図１】本発明によるガットリング銃形バイアを有する
積層エポキシコア構造体の断面を示す概略図である。
【図２】本発明によるガットリング銃形バイアの上面図
である。
【符号の説明】
１１２：回路板または基板の第１面（上面） １１４：回路板または基板の第２面（下面） １２０：導体配線パターン １３０：中心導体バイア １３２：グラウンド・バイア １３４：グラウンド・バイア １４０：ワイヤ・ボンド
───────────────────────────────────────────────────── フロントページの続き (71)出願人 399117121 395 Ｐａｇｅ Ｍｉｌｌ Ｒｏａｄ Ｐ ａｌｏ Ａｌｔｏ，Ｃａｌｉｆｏｒｎｉａ Ｕ．Ｓ．Ａ. (72)発明者 ジョン・エフ・ケイシー アメリカ合衆国コロラド州コロラド・スプ リングス サファイア・ドライブ 5135 (72)発明者 ロン・バレット アメリカ合衆国カリフォルニア州サンタロ ーザ チェリー・ストリート 813

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】回路板の第１面と前記回路板の第２面を電
    気的に接続する相互接続構造体であって、 中心導体バイアと、 前記中心導体バイアをほぼ囲んだ複数のグラウンド・バ
    イアとを備えており、 前記中心導体バイアが、前記回路板の前記第１面と前記
    第２面の間で電気信号を伝播するようにした相互接続構
    造体。
JP11285296A 1998-10-29 1999-10-06 相互接続構造体 Pending JP2000138433A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US182,287 1998-10-29
US09/182,287 US6388206B2 (en) 1998-10-29 1998-10-29 Microcircuit shielded, controlled impedance “Gatling gun”via

Publications (2)

Publication Number Publication Date
JP2000138433A true JP2000138433A (ja) 2000-05-16
JP2000138433A5 JP2000138433A5 (ja) 2006-11-02

Family

ID=22667816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11285296A Pending JP2000138433A (ja) 1998-10-29 1999-10-06 相互接続構造体

Country Status (5)

Country Link
US (1) US6388206B2 (ja)
JP (1) JP2000138433A (ja)
DE (1) DE19949378A1 (ja)
FR (1) FR2785454B1 (ja)
GB (1) GB2343298B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008003021A2 (en) * 2006-06-29 2008-01-03 Intel Corporation Shielded via

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727777B2 (en) * 2001-04-16 2004-04-27 Vitesse Semiconductor Corporation Apparatus and method for angled coaxial to planar structure broadband transition
JP3820955B2 (ja) * 2001-10-12 2006-09-13 日本電気株式会社 ビルドアップ基板とその製造方法
US6828513B2 (en) * 2002-04-30 2004-12-07 Texas Instruments Incorporated Electrical connector pad assembly for printed circuit board
BR0315624A (pt) 2002-10-22 2005-08-23 Jason A Sullivan Sistema de processamento em computador personalizável robusto
EP1557075A4 (en) 2002-10-22 2010-01-13 Sullivan Jason CONTROL MODULE NOT ASSOCIATED WITH PERIPHERALS HAVING IMPROVED HEAT DISSIPATION PROPERTIES
CN1729734B (zh) 2002-10-22 2011-01-05 贾森·A·沙利文 用于提供动态模块处理单元的系统及方法
FR2849346B1 (fr) * 2002-12-20 2006-12-08 Thales Sa Boitier hyperfrequence a montage de surface et montage correspondant avec un circuit multicouche.
DE10305855A1 (de) * 2003-02-13 2004-08-26 Robert Bosch Gmbh HF-Multilayer-Platine
JP4652230B2 (ja) 2003-06-02 2011-03-16 日本電気株式会社 プリント回路基板用コンパクトビア伝送路およびその設計方法
US7030712B2 (en) * 2004-03-01 2006-04-18 Belair Networks Inc. Radio frequency (RF) circuit board topology
CN100544559C (zh) * 2004-03-09 2009-09-23 日本电气株式会社 用于多层印刷电路板的通孔传输线
US20060151869A1 (en) * 2005-01-10 2006-07-13 Franz Gisin Printed circuit boards and the like with improved signal integrity for differential signal pairs
TWI248330B (en) * 2005-01-14 2006-01-21 Ind Tech Res Inst High frequency and wide band impedance matching via
US7492146B2 (en) * 2005-05-16 2009-02-17 Teradyne, Inc. Impedance controlled via structure
CN100562214C (zh) * 2005-07-02 2009-11-18 鸿富锦精密工业（深圳）有限公司 具有改良过孔的印刷电路板
CN1916915A (zh) * 2005-08-19 2007-02-21 鸿富锦精密工业（深圳）有限公司 改良过孔阻抗的方法
TWI286049B (en) * 2006-04-04 2007-08-21 Advanced Semiconductor Eng Circuit substrate
CN101513144B (zh) * 2006-08-02 2012-07-18 日本电气株式会社 印刷布线板
CN101282614A (zh) * 2007-04-04 2008-10-08 鸿富锦精密工业（深圳）有限公司 具有改良过孔的印刷电路板
DE102008014742A1 (de) * 2008-03-18 2009-09-24 Qimonda Ag Anordnung in Flip-Chip-Montagebauweise, Überprüfungsanordnung zum Überprüfen der Positionierung eines integrierten Schaltkreises relativ zu einem Träger einer Anordnung in Flip-Chip-Montagebauweise und Verfahren zum Überprüfen der Positionierung eines integrierten Schaltkreises relativ zu einem Träger einer Anordnung in Flip-Chip-Montagebauweise
US7830301B2 (en) * 2008-04-04 2010-11-09 Toyota Motor Engineering & Manufacturing North America, Inc. Dual-band antenna array and RF front-end for automotive radars
US7733265B2 (en) * 2008-04-04 2010-06-08 Toyota Motor Engineering & Manufacturing North America, Inc. Three dimensional integrated automotive radars and methods of manufacturing the same
US8022861B2 (en) * 2008-04-04 2011-09-20 Toyota Motor Engineering & Manufacturing North America, Inc. Dual-band antenna array and RF front-end for mm-wave imager and radar
US20100110650A1 (en) * 2008-10-31 2010-05-06 Maxwell Martha A Soldering Strategies for Printed Circuit Board Assemblies
US7990237B2 (en) * 2009-01-16 2011-08-02 Toyota Motor Engineering & Manufacturing North America, Inc. System and method for improving performance of coplanar waveguide bends at mm-wave frequencies
CN101945537A (zh) * 2009-07-10 2011-01-12 英华达(上海)电子有限公司 一种具有过孔结构的印刷电路板及其制造方法
EP2278613B1 (fr) * 2009-07-21 2013-06-05 STMicroelectronics (Crolles 2) SAS Via de connexion électrique tubulaire constitué de plusieurs vias conducteurs élémentaires
US8729405B2 (en) * 2010-03-31 2014-05-20 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US20120002455A1 (en) * 2010-06-07 2012-01-05 Sullivan Jason A Miniturization techniques, systems, and apparatus relatng to power supplies, memory, interconnections, and leds
US8786496B2 (en) 2010-07-28 2014-07-22 Toyota Motor Engineering & Manufacturing North America, Inc. Three-dimensional array antenna on a substrate with enhanced backlobe suppression for mm-wave automotive applications
US8570765B2 (en) * 2010-08-31 2013-10-29 Asustek Computer Inc. Circuit board with via hole and electronic device equipped with the same
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
TWI484876B (zh) * 2013-12-20 2015-05-11 Ind Tech Res Inst 具傳輸孔之電路板及其製造方法
WO2016081855A1 (en) 2014-11-21 2016-05-26 Amphenol Corporation Mating backplane for high speed, high density electrical connector
TWI576026B (zh) 2015-07-17 2017-03-21 財團法人工業技術研究院 電路結構
US10201074B2 (en) 2016-03-08 2019-02-05 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
CN105891740B (zh) * 2016-04-08 2018-08-31 北京航空航天大学 一种宽频带近场磁场探头的阻抗补偿结构及其构建方法
EP3707971A4 (en) * 2017-11-08 2021-07-28 Amphenol Corporation REAR FACE IMPRESSION FOR HIGH-DENSITY AND HIGH-SPEED ELECTRICAL CONNECTORS
WO2019241107A1 (en) 2018-06-11 2019-12-19 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
CN114900947A (zh) * 2022-04-15 2022-08-12 深南电路股份有限公司 印制电路板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3895435A (en) * 1974-01-23 1975-07-22 Raytheon Co Method for electrically interconnecting multilevel stripline circuitry
SE426894B (sv) 1981-06-30 1983-02-14 Ericsson Telefon Ab L M Impedansriktig koaxialovergang for mikrovagssignaler
US4816791A (en) 1987-11-27 1989-03-28 General Electric Company Stripline to stripline coaxial transition
US5200580A (en) * 1991-08-26 1993-04-06 E-Systems, Inc. Configurable multi-chip module interconnect
JPH05206678A (ja) * 1992-01-28 1993-08-13 Nec Corp 多層配線基板
US5401912A (en) * 1993-06-07 1995-03-28 St Microwave Corp., Arizona Operations Microwave surface mount package
GB9515233D0 (en) * 1995-07-25 1995-09-20 Cinch Connectors Ltd Co-axial connector system
US5644276A (en) * 1996-05-29 1997-07-01 The United States Of America As Represented By The Secretary Of The Army Multi-layer controllable impedance transition device for microwaves/millimeter waves
JP4195731B2 (ja) * 1996-07-25 2008-12-10 富士通株式会社 多層プリント板及びこれを利用した高周波回路装置
JPH10173410A (ja) * 1996-12-12 1998-06-26 Sharp Corp ストリップ線路を用いた伝送回路
US5842877A (en) 1996-12-16 1998-12-01 Telefonaktiebolaget L M Ericsson Shielded and impedance-matched connector assembly, and associated method, for radio frequency circuit device
US5920242A (en) * 1997-06-09 1999-07-06 Ngk Spark Plug Co., Ltd. Multielement-type piezoelectric filter with through-hole connection of resonators to a base substrate circuit
US6031188A (en) * 1998-04-30 2000-02-29 Lockheed Martin Corp. Multi-circuit RF connections using molded and compliant RF coaxial interconnects

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008003021A2 (en) * 2006-06-29 2008-01-03 Intel Corporation Shielded via
WO2008003021A3 (en) * 2006-06-29 2008-02-21 Intel Corp Shielded via

Also Published As

Publication number Publication date
US6388206B2 (en) 2002-05-14
GB2343298B (en) 2003-03-12
GB9925204D0 (en) 1999-12-22
FR2785454A1 (fr) 2000-05-05
FR2785454B1 (fr) 2002-10-11
DE19949378A1 (de) 2000-05-11
US20010015288A1 (en) 2001-08-23
GB2343298A (en) 2000-05-03

Similar Documents

Publication Publication Date Title
JP2000138433A (ja) 相互接続構造体
CN102448244B (zh) 用于高速信号设计的印刷电路板
US6444922B1 (en) Zero cross-talk signal line design
RU2141152C1 (ru) Переходное устройство от волновода к электронной схеме, способ минимизации утечки сигналов из перехода, волновод-сигнальный проводник и переходное устройство печатной платы для минимизации утечки сигналов
US20080173476A1 (en) Embedded waveguide and embedded electromagnetic shielding
WO2006089701A1 (en) Air void via tuning
JP3234556B2 (ja) 回路ボードの信号線路インピーダンスの制御方法及び装置
JP2003224408A (ja) 高周波用配線基板
US4668332A (en) Method of making multi-layer printed wiring boards
US6750403B2 (en) Reconfigurable multilayer printed circuit board
WO2001001453A2 (en) Method and apparatus for adjusting electrical characteristics of signal traces in layered circuit boards
EP0219817B1 (en) Shielded interconnection boards and method for making same
US20060267713A1 (en) Low cost highly isolated RF coupler
KR20070043657A (ko) 저 인덕턴스 내장 커패시터 층 접속부의 디자인
JPH0294693A (ja) 同軸形スルーホールを有するプリント配線板
JP3420126B2 (ja) 両面プリント配線板
AU736048B2 (en) Shielded and impedance-matched connector assembly, and associated method, for radio frequency circuit device
JPH11150371A (ja) 多層回路基板
JP3194445B2 (ja) 高周波用回路基板の信号回路
JPH0637412A (ja) プリント配線板
JP3935638B2 (ja) 多層配線基板
JP4508540B2 (ja) 配線基板および電子装置
JPH0237096B2 (ja)
JP2000323847A (ja) 多層配線回路基板
JP3784244B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060919

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080911