JP2000091540A - キャパシタの製造方法及びその構造 - Google Patents
キャパシタの製造方法及びその構造Info
- Publication number
- JP2000091540A JP2000091540A JP11189589A JP18958999A JP2000091540A JP 2000091540 A JP2000091540 A JP 2000091540A JP 11189589 A JP11189589 A JP 11189589A JP 18958999 A JP18958999 A JP 18958999A JP 2000091540 A JP2000091540 A JP 2000091540A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- layer
- material layer
- electrode
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 プラズマエッチング損傷及び水素による電極
と誘電体膜間の界面損傷によるキャパシタの特性劣化を
防止できるキャパシタの製造方法及びその構造を提供す
る。 【解決手段】 半導体基板上に形成された絶縁層上に第
１電極物質層、誘電物質層、第２電極物質層、エッチン
グマスク層を順に形成する段階と、エッチングマスク層
をパターニングしてエッチングマスクパターンを形成す
る段階と、第２電極物質層及び誘電物質層を順にエッチ
ングして構造物を形成する段階と、エッチングマスクパ
ターンを取り除く段階と、構造物及び第１電極物質層上
にスペーサ形成用物質層を形成する段階と、スペーサ物
質層を異方性エッチング工程でエッチングして構造物の
両側に側壁スペーサを形成し、同時に第１電極物質層を
パターニングする段階とを含むことを特徴とする。
と誘電体膜間の界面損傷によるキャパシタの特性劣化を
防止できるキャパシタの製造方法及びその構造を提供す
る。 【解決手段】 半導体基板上に形成された絶縁層上に第
１電極物質層、誘電物質層、第２電極物質層、エッチン
グマスク層を順に形成する段階と、エッチングマスク層
をパターニングしてエッチングマスクパターンを形成す
る段階と、第２電極物質層及び誘電物質層を順にエッチ
ングして構造物を形成する段階と、エッチングマスクパ
ターンを取り除く段階と、構造物及び第１電極物質層上
にスペーサ形成用物質層を形成する段階と、スペーサ物
質層を異方性エッチング工程でエッチングして構造物の
両側に側壁スペーサを形成し、同時に第１電極物質層を
パターニングする段階とを含むことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法及びその構造に関するものであり、より詳しくはキ
ャパシタの製造方法及びその構造に関するものである。
方法及びその構造に関するものであり、より詳しくはキ
ャパシタの製造方法及びその構造に関するものである。
【０００２】
【従来の技術】 メガ（mega）級以上の強誘電体メモ
リ（ferro electric memory）製品を具現するためには
ＤＲＡＭと同じく、ＣＯＢ（capacitor over bit lin
e）構造を用いなければならない。即ち、ビットライン
（bit line）が形成された後、タングステン(Ｗ)プラグ
またはポリシリコン（poly silicon）プラグでトランジ
スタ（transistor）とキャパシタ（capacitor）間の連
結のためのノードコンタクト（node contact）が形成さ
れた次に、キャパシタが形成される。
リ（ferro electric memory）製品を具現するためには
ＤＲＡＭと同じく、ＣＯＢ（capacitor over bit lin
e）構造を用いなければならない。即ち、ビットライン
（bit line）が形成された後、タングステン(Ｗ)プラグ
またはポリシリコン（poly silicon）プラグでトランジ
スタ（transistor）とキャパシタ（capacitor）間の連
結のためのノードコンタクト（node contact）が形成さ
れた次に、キャパシタが形成される。
【０００３】この際、与えられたセル大きさ（cell siz
e）でキャパシタ面積（capacitor area）を決定する最
も重要な要素（factor）は、キャパシタとキャパシタ間
に形成できる最小限の間隔である。この間隔はキャパシ
タ形成時フォト（photo）工程数とキャパシタを構成す
る上部電極、強誘電体膜、そして下部電極が各々エッチ
ングされる時のエッチング傾斜（etch slope）及び後続
相互連結層（inter−layer）積層時の充填（filling）
などを考慮して定まる。
e）でキャパシタ面積（capacitor area）を決定する最
も重要な要素（factor）は、キャパシタとキャパシタ間
に形成できる最小限の間隔である。この間隔はキャパシ
タ形成時フォト（photo）工程数とキャパシタを構成す
る上部電極、強誘電体膜、そして下部電極が各々エッチ
ングされる時のエッチング傾斜（etch slope）及び後続
相互連結層（inter−layer）積層時の充填（filling）
などを考慮して定まる。
【０００４】フォト工程数を減らすため、図１のよう
に、ハードマスク（hard mask）１８を用いる一段階フ
ォト（one step photo）方法が考えられる。しかし、こ
の方法は強誘電体膜１４のエッチングだけでなく、キャ
パシタ下部電極１２のエッチング間にも継続的に強誘電
体膜１４に、プラズマ損傷(参照番号２１）が加わるこ
とになる。結果的に、強誘電体膜１４の損傷面積がキャ
パシタ下部電極１２形成のための別途のマスクを用いる
場合よりもっと広まる問題点が生じる。これは実質的に
キャパシタ２０の面積を縮める効果をもたらすと同時
に、強誘電体膜１４の漏洩電流を大きく増やすことにな
る。
に、ハードマスク（hard mask）１８を用いる一段階フ
ォト（one step photo）方法が考えられる。しかし、こ
の方法は強誘電体膜１４のエッチングだけでなく、キャ
パシタ下部電極１２のエッチング間にも継続的に強誘電
体膜１４に、プラズマ損傷(参照番号２１）が加わるこ
とになる。結果的に、強誘電体膜１４の損傷面積がキャ
パシタ下部電極１２形成のための別途のマスクを用いる
場合よりもっと広まる問題点が生じる。これは実質的に
キャパシタ２０の面積を縮める効果をもたらすと同時
に、強誘電体膜１４の漏洩電流を大きく増やすことにな
る。
【０００５】また、このような構造では電極１２、１６
と強誘電体膜１４間の界面が後続水素（hydrogen）関連
工程、例えば、層間絶縁膜(ＳｉＯ2)蒸着、タングステ
ンプラギング（W−plugging）、そしてパッシベーショ
ン（passivation、Si3N4）蒸着工程等で水素により損傷
される問題点が生じる。水素による界面損傷は、エッジ
ロケーション損傷（edge location damage）側面で上部
電極１６／強誘電体膜１４の界面(参照番号２２)と、等
しく下部電極１２／強誘電体膜１４の界面(参照番号２
３)でも生じる。
と強誘電体膜１４間の界面が後続水素（hydrogen）関連
工程、例えば、層間絶縁膜(ＳｉＯ2)蒸着、タングステ
ンプラギング（W−plugging）、そしてパッシベーショ
ン（passivation、Si3N4）蒸着工程等で水素により損傷
される問題点が生じる。水素による界面損傷は、エッジ
ロケーション損傷（edge location damage）側面で上部
電極１６／強誘電体膜１４の界面(参照番号２２)と、等
しく下部電極１２／強誘電体膜１４の界面(参照番号２
３)でも生じる。
【０００６】一般に、キャパシタ上部電極１６は、白金
(Ｐｔ)電極代わりに、水素に対して不活性であるイリジ
ウム(Ｉｒ)電極で置き換えられることによって、水素損
傷問題が解決できる。しかし、キャパシタ下部電極１２
は、このような不活性電極からの強誘電体結晶化の難し
さで白金電極がそのまま用いられる。したがって、白金
をキャパシタ下部電極として用いる場合、強誘電体膜１
４のエッジ部位を通して浸透する水素による強誘電体膜
１４とキャパシタ下部電極１２の界面特性劣化は避けら
れなくなる。
(Ｐｔ)電極代わりに、水素に対して不活性であるイリジ
ウム(Ｉｒ)電極で置き換えられることによって、水素損
傷問題が解決できる。しかし、キャパシタ下部電極１２
は、このような不活性電極からの強誘電体結晶化の難し
さで白金電極がそのまま用いられる。したがって、白金
をキャパシタ下部電極として用いる場合、強誘電体膜１
４のエッジ部位を通して浸透する水素による強誘電体膜
１４とキャパシタ下部電極１２の界面特性劣化は避けら
れなくなる。
【０００７】
【発明が解決しようとする課題】本発明は、上述の諸般
問題点を解決するために提案されたものとして、プラズ
マエッチング損傷及び水素による電極と誘電体膜間の界
面損傷によるキャパシタの特性劣化を防止できるキャパ
シタの製造方法及びその構造を提供する。
問題点を解決するために提案されたものとして、プラズ
マエッチング損傷及び水素による電極と誘電体膜間の界
面損傷によるキャパシタの特性劣化を防止できるキャパ
シタの製造方法及びその構造を提供する。
【０００８】
【課題の解決するための手段】上述の目的を達成するた
めの本発明によると、キャパシタの製造方法は、半導体
基板上に形成された絶縁層上に第１電極物質層（first
electrode material layer）、誘電物質層（dielectric
material layer）、第２電極物質層（secondelectrode
material layer）、エッチングマスク層を順に形成す
る段階と、エッチングマスク層をパターニング（patter
ning）してエッチングマスクパターンを形成する段階
と、エッチングマスクパターンを用いて第２電極物質層
及び誘電物質層を順にエッチングして構造物（structur
e）を形成する段階と、エッチングマスクパターンを取
り除く段階と、構造物及び第１電極物質層上に、スペー
サ形成用物質層を形成する段階と、スペーサ物質層を異
方性エッチング（anisotropic etch）工程でエッチング
して構造物の両側に側壁スペーサ（side wall spacer）
を形成し、同時に第１電極物質層をパターニングする段
階とを含む。
めの本発明によると、キャパシタの製造方法は、半導体
基板上に形成された絶縁層上に第１電極物質層（first
electrode material layer）、誘電物質層（dielectric
material layer）、第２電極物質層（secondelectrode
material layer）、エッチングマスク層を順に形成す
る段階と、エッチングマスク層をパターニング（patter
ning）してエッチングマスクパターンを形成する段階
と、エッチングマスクパターンを用いて第２電極物質層
及び誘電物質層を順にエッチングして構造物（structur
e）を形成する段階と、エッチングマスクパターンを取
り除く段階と、構造物及び第１電極物質層上に、スペー
サ形成用物質層を形成する段階と、スペーサ物質層を異
方性エッチング（anisotropic etch）工程でエッチング
して構造物の両側に側壁スペーサ（side wall spacer）
を形成し、同時に第１電極物質層をパターニングする段
階とを含む。
【０００９】上述の目的を達成するための本発明による
と、キャパシタの構造は、半導体基板上に形成された絶
縁層と、絶縁層上に順に形成されたキャパシタ下部電
極、キャパシタ誘電体膜、そしてキャパシタ上部電極
と、キャパシタ下部電極上に形成されており、少なくと
もキャパシタ誘電体膜の両側に形成された側壁スペーサ
とを含む。
と、キャパシタの構造は、半導体基板上に形成された絶
縁層と、絶縁層上に順に形成されたキャパシタ下部電
極、キャパシタ誘電体膜、そしてキャパシタ上部電極
と、キャパシタ下部電極上に形成されており、少なくと
もキャパシタ誘電体膜の両側に形成された側壁スペーサ
とを含む。
【００１０】図６を参照すると、本発明の実施形態によ
る新規なキャパシタの製造方法及びその構造は、少なく
ともキャパシタ誘電体膜の両側に、側壁スペーサを形成
すると同時にキャパシタ下部電極をパターニングするこ
とにより、キャパシタ下部電極エッチング時生じるキャ
パシタ誘電体膜のプラズマエッチング損傷を最少化で
き、側壁スペーサを水素バリヤ物質で形成することによ
りキャパシタ誘電体膜とキャパシタ下部電極の界面の水
素による損傷を最少化できる。また、一段階フォト工程
を用いながらもキャパシタの特性劣化を防止できる。
る新規なキャパシタの製造方法及びその構造は、少なく
ともキャパシタ誘電体膜の両側に、側壁スペーサを形成
すると同時にキャパシタ下部電極をパターニングするこ
とにより、キャパシタ下部電極エッチング時生じるキャ
パシタ誘電体膜のプラズマエッチング損傷を最少化で
き、側壁スペーサを水素バリヤ物質で形成することによ
りキャパシタ誘電体膜とキャパシタ下部電極の界面の水
素による損傷を最少化できる。また、一段階フォト工程
を用いながらもキャパシタの特性劣化を防止できる。
【００１１】
【発明の実施の形態】以下、図２を参照して本発明の実
施例を詳しく説明する。図２乃至図６は、本発明の実施
形態によるキャパシタの製造方法を工程の流れ順に示す
図である。図６を参照して本発明の実施形態によるキャ
パシタ構造を説明する。図６を参照すると、本発明の実
施例によるキャパシタは、半導体基板(図示せず)上に絶
縁層１００が形成されている。絶縁層１００は例えば、
素子隔離膜（device isolation layer）乃至層間絶縁膜
（inter−layer dielectric layer）である。
施例を詳しく説明する。図２乃至図６は、本発明の実施
形態によるキャパシタの製造方法を工程の流れ順に示す
図である。図６を参照して本発明の実施形態によるキャ
パシタ構造を説明する。図６を参照すると、本発明の実
施例によるキャパシタは、半導体基板(図示せず)上に絶
縁層１００が形成されている。絶縁層１００は例えば、
素子隔離膜（device isolation layer）乃至層間絶縁膜
（inter−layer dielectric layer）である。
【００１２】絶縁層１００上にキャパシタ下部電極１０
２ａ、キャパシタ誘電体膜１０４ａ、そしてキャパシタ
上部電極１０６ａが順に積層され形成されている。この
際、キャパシタ誘電体膜１０４ａは高誘電体乃至強誘電
体等のように高誘電定数を有する物質で形成される。そ
して、本発明による新規な側壁スペーサ１２０ａが形成
されている。側壁スペーサ１２０ａはキャパシタ下部電
極１０２ａ上に少なくともキャパシタ誘電体膜１０４ａ
の両側と接触するように形成されている。例えば、側壁
スペーサ１２０ａはキャパシタ誘電体膜１０４ａ及びキ
ャパシタ上部電極１０６ａの両側と接触するように形成
されている。
２ａ、キャパシタ誘電体膜１０４ａ、そしてキャパシタ
上部電極１０６ａが順に積層され形成されている。この
際、キャパシタ誘電体膜１０４ａは高誘電体乃至強誘電
体等のように高誘電定数を有する物質で形成される。そ
して、本発明による新規な側壁スペーサ１２０ａが形成
されている。側壁スペーサ１２０ａはキャパシタ下部電
極１０２ａ上に少なくともキャパシタ誘電体膜１０４ａ
の両側と接触するように形成されている。例えば、側壁
スペーサ１２０ａはキャパシタ誘電体膜１０４ａ及びキ
ャパシタ上部電極１０６ａの両側と接触するように形成
されている。
【００１３】側壁スペーサ１２０ａは例えば、キャパシ
タ誘電体膜１０４ａと同一の物質で形成可能で、望まし
くは水素バリヤ（hydrogen barrier）物質、例えば、Ｔ
ｉＯ 2、Ａｌ2Ｏ3、そしてＳｉＯ2中いずれか一つで形成
される。
タ誘電体膜１０４ａと同一の物質で形成可能で、望まし
くは水素バリヤ（hydrogen barrier）物質、例えば、Ｔ
ｉＯ 2、Ａｌ2Ｏ3、そしてＳｉＯ2中いずれか一つで形成
される。
【００１４】上述のようなキャパシタの製造方法を以下
詳しく説明する。図２を参照すると、半導体基板上に絶
縁層１００が形成される。絶縁層１００は、例えば、素
子隔離膜乃至層間絶縁膜である。絶縁層１００上にキャ
パシタ下部電極物質層１０２、誘電物質層１０４、キャ
パシタ上部電極物質層１０６、そしてエッチングマスク
層１０８が順に蒸着される。
詳しく説明する。図２を参照すると、半導体基板上に絶
縁層１００が形成される。絶縁層１００は、例えば、素
子隔離膜乃至層間絶縁膜である。絶縁層１００上にキャ
パシタ下部電極物質層１０２、誘電物質層１０４、キャ
パシタ上部電極物質層１０６、そしてエッチングマスク
層１０８が順に蒸着される。
【００１５】キャパシタ下部電極物質層１０２及びキャ
パシタ上部電極物質層１０６は全ての導電層乃至全ての
導電層の組み合わせで形成される。キャパシタ下部電極
物質層１０２は例えば、白金(Ｐｔ)電極物質で形成さ
れ、キャパシタ上部電極物質層１０６は水素に対して不
活性特性を有する物質例えば、イリジウム(Ｉｒ)電極物
質で形成される。誘電物質層１０４はＰＺＴ乃至ＢＳＴ
等のような高誘電体乃至強誘電体物質等で形成される。
パシタ上部電極物質層１０６は全ての導電層乃至全ての
導電層の組み合わせで形成される。キャパシタ下部電極
物質層１０２は例えば、白金(Ｐｔ)電極物質で形成さ
れ、キャパシタ上部電極物質層１０６は水素に対して不
活性特性を有する物質例えば、イリジウム(Ｉｒ)電極物
質で形成される。誘電物質層１０４はＰＺＴ乃至ＢＳＴ
等のような高誘電体乃至強誘電体物質等で形成される。
【００１６】エッチングマスク層１０８は、例えば、フ
ォトレジスト乃至ハードマスク物質で形成される。ハー
ドマスク物質はフォトレジストを除いた全ての導電層
（conductive layer）、半導体層（semiconductor laye
r）、絶縁層（insulation layer）、そして誘電体層（d
ielectric layer）中いずれか一つで形成される。望ま
しくは、ハードマスク物質はキャパシタ下部電極物質層
１０２及びキャパシタ上部電極物質層１０６とエッチン
グ選択比を有する物質例えば、白金(Ｐｔ)電極物質とエ
ッチング選択比を有する物質で形成される。この物質と
して例えば、Ｔｉ乃至ＴｉＯ2などが用いられる。
ォトレジスト乃至ハードマスク物質で形成される。ハー
ドマスク物質はフォトレジストを除いた全ての導電層
（conductive layer）、半導体層（semiconductor laye
r）、絶縁層（insulation layer）、そして誘電体層（d
ielectric layer）中いずれか一つで形成される。望ま
しくは、ハードマスク物質はキャパシタ下部電極物質層
１０２及びキャパシタ上部電極物質層１０６とエッチン
グ選択比を有する物質例えば、白金(Ｐｔ)電極物質とエ
ッチング選択比を有する物質で形成される。この物質と
して例えば、Ｔｉ乃至ＴｉＯ2などが用いられる。
【００１７】フォトレジストパターン（photo resist p
attern）１１０を用い、エッチングマスク層１０８が選
択的にエッチングされて図３と同じく、エッチングマス
クパターン１０８ａが形成される。図４において、エッ
チングマスクパターン１０８ａを用いてキャパシタ上部
電極物質層１０６及び誘電物質層１０４が順にエッチン
グされて各々キャパシタ上部電極１０６ａ及びキャパシ
タ誘電体膜１０４ａが形成される。
attern）１１０を用い、エッチングマスク層１０８が選
択的にエッチングされて図３と同じく、エッチングマス
クパターン１０８ａが形成される。図４において、エッ
チングマスクパターン１０８ａを用いてキャパシタ上部
電極物質層１０６及び誘電物質層１０４が順にエッチン
グされて各々キャパシタ上部電極１０６ａ及びキャパシ
タ誘電体膜１０４ａが形成される。
【００１８】図５を参照すると、半導体基板全面にスペ
ーサ形成のための物質層１２０が蒸着される。スペーサ
物質層１２０は、キャパシタ誘電体膜１０４ａのプラズ
マエッチング損傷を防止するための物質、例えば、導電
層と半導体層を除いた全ての絶縁層(または誘電体層)で
形成される。また、望ましくは、スペーサ物質層１２０
は、後続水素関連工程でキャパシタ下部電極物質層１０
２とキャパシタ誘電体膜１０４ａの界面が水素により損
傷されることを防止するためのバリヤ物質で形成され
る。バリヤ物質は、例えば、ＴｉＯ2、Ａｌ2Ｏ3、そし
てＳｉＯ2中いずれか一つである。
ーサ形成のための物質層１２０が蒸着される。スペーサ
物質層１２０は、キャパシタ誘電体膜１０４ａのプラズ
マエッチング損傷を防止するための物質、例えば、導電
層と半導体層を除いた全ての絶縁層(または誘電体層)で
形成される。また、望ましくは、スペーサ物質層１２０
は、後続水素関連工程でキャパシタ下部電極物質層１０
２とキャパシタ誘電体膜１０４ａの界面が水素により損
傷されることを防止するためのバリヤ物質で形成され
る。バリヤ物質は、例えば、ＴｉＯ2、Ａｌ2Ｏ3、そし
てＳｉＯ2中いずれか一つである。
【００１９】スペーサ物質層１２０がエッチバック（et
ch−back）などの乾式エッチング(プラズマエッチング)
工程でエッチングされ、少なくともキャパシタ誘電体膜
１０４ａの両側に側壁スペーサ１２０ａが形成される。
側壁スペーサ１２０ａはキャパシタ誘電体膜１０４ａだ
けでなく、キャパシタ上部電極１０６ａの両側にも形成
される場合がある。
ch−back）などの乾式エッチング(プラズマエッチング)
工程でエッチングされ、少なくともキャパシタ誘電体膜
１０４ａの両側に側壁スペーサ１２０ａが形成される。
側壁スペーサ１２０ａはキャパシタ誘電体膜１０４ａだ
けでなく、キャパシタ上部電極１０６ａの両側にも形成
される場合がある。
【００２０】また、乾式エッチング工程時、キャパシタ
下部電極物質層１０２が同時にパターニング（patterni
ng）され、キャパシタ下部電極１０２ａが形成される。
キャパシタ下部電極１０２ａは、従来とは違い、エッジ
部分が傾斜するように形成されず、垂直で形成される。
この際、側壁スペーサ１２０ａは、キャパシタ下部電極
物質層１０２のパターニング時に生じるキャパシタ誘電
体膜１０４ａのプラズマ損傷を最小化させるようにな
る。
下部電極物質層１０２が同時にパターニング（patterni
ng）され、キャパシタ下部電極１０２ａが形成される。
キャパシタ下部電極１０２ａは、従来とは違い、エッジ
部分が傾斜するように形成されず、垂直で形成される。
この際、側壁スペーサ１２０ａは、キャパシタ下部電極
物質層１０２のパターニング時に生じるキャパシタ誘電
体膜１０４ａのプラズマ損傷を最小化させるようにな
る。
【００２１】従って、図６に示すように、キャパシタ上
部電極１０６ａ、キャパシタ誘電体膜１０４ａ、キャパ
シタ下部電極１０２ａ、そして側壁スペーサ１２０ａを
有する本発明によるキャパシタの特性劣化を防止するキ
ャパシタ１２２が完成される。
部電極１０６ａ、キャパシタ誘電体膜１０４ａ、キャパ
シタ下部電極１０２ａ、そして側壁スペーサ１２０ａを
有する本発明によるキャパシタの特性劣化を防止するキ
ャパシタ１２２が完成される。
【００２２】上述のように、キャパシタ下部電極１０２
ａが、従来とは異なるように側壁スペーサ１２０ａが形
成される同時に形成されることによって、キャパシタ下
部電極１０２ａ形成のための乾式エッチング工程時キャ
パシタ誘電体膜１０４ａの側壁損傷が最小化される。ま
た、このような方法により形成されたキャパシタ構造に
よって、キャパシタ下部電極１０２ａと、実質的なキャ
パシタとして作用するキャパシタ誘電体膜１０４ａの界
面部位の水素による損傷が最小化される。
ａが、従来とは異なるように側壁スペーサ１２０ａが形
成される同時に形成されることによって、キャパシタ下
部電極１０２ａ形成のための乾式エッチング工程時キャ
パシタ誘電体膜１０４ａの側壁損傷が最小化される。ま
た、このような方法により形成されたキャパシタ構造に
よって、キャパシタ下部電極１０２ａと、実質的なキャ
パシタとして作用するキャパシタ誘電体膜１０４ａの界
面部位の水素による損傷が最小化される。
【００２３】
【発明の効果】本発明は少なくともキャパシタ誘電体膜
の両側に側壁スペーサを形成すると同時にキャパシタ下
部電極をパターニングすることにより、キャパシタ下部
電極のエッチング時生じるキャパシタ誘電体膜のプラズ
マエッチング損傷を最少化できる効果がある。そして、
側壁スペーサを水素バリヤ物質で形成することにより、
キャパシタ誘電体膜とキャパシタ下部電極の界面の水素
による損傷を最少化できる効果がある。また、一段階フ
ォト工程を用いながらもキャパシタの特性劣化を防止で
きる効果がある。
の両側に側壁スペーサを形成すると同時にキャパシタ下
部電極をパターニングすることにより、キャパシタ下部
電極のエッチング時生じるキャパシタ誘電体膜のプラズ
マエッチング損傷を最少化できる効果がある。そして、
側壁スペーサを水素バリヤ物質で形成することにより、
キャパシタ誘電体膜とキャパシタ下部電極の界面の水素
による損傷を最少化できる効果がある。また、一段階フ
ォト工程を用いながらもキャパシタの特性劣化を防止で
きる効果がある。
【図１】 従来のキャパシタの構造を示す断面図であ
る。
る。
【図２】 本発明の実施形態によるキャパシタの製造方
法を工程の流れ順に示す図である。
法を工程の流れ順に示す図である。
【図３】 本発明の実施形態によるキャパシタの製造方
法を工程の流れ順に示す図である。
法を工程の流れ順に示す図である。
【図４】 本発明の実施形態によるキャパシタの製造方
法を工程の流れ順に示す図である。
法を工程の流れ順に示す図である。
【図５】 本発明の実施形態によるキャパシタの製造方
法を工程の流れ順に示す図である。
法を工程の流れ順に示す図である。
【図６】 本発明の実施形態によるキャパシタの製造方
法を工程の流れ順に示す図である。
法を工程の流れ順に示す図である。
１０，１００ 絶縁層 １２，１０２ａ キャパシタ下部電極 １４．強誘電体膜 １６，１０６ａ キャパシタ上部電極 １８ ハードマスク ２０，１２２ キャパシタ １０４ａ キャパシタ誘電体膜 １０８ａ エッチングマスクパターン １１０ フォトレジストパターン １２０ａ 側壁スペーサ
Claims (11)
- 【請求項１】 半導体基板上に形成された絶縁層上に
第１電極物質層、誘電物質層、第２電極物質層、エッチ
ングマスク層を順に形成する段階と、 前記エッチングマスク層をパターニングしてエッチング
マスクパターンを形成する段階と、 前記エッチングマスクパターンを用いて第２電極物質層
及び誘電物質層を順にエッチングして構造物を形成する
段階と、 前記エッチングマスクパターンを取り除く段階と、 前記構造物及び第１電極物質層上にスペーサ形成用物質
層を形成する段階と、 前記スペーサ物質層を異方性エッチング工程でエッチン
グして前記構造物の両側に側壁スペーサを形成し、同時
に前記第１電極物質層をパターニングする段階とを含む
ことを特徴とするキャパシタの製造方法。 - 【請求項２】 前記エッチングマスク層は、フォトレ
ジスト及びハードマスク層中いずれか一つであることを
特徴とする請求項１に記載のキャパシタの製造方法。 - 【請求項３】 前記ハードマスク層は、導電層、半導
体層、絶縁層、そして誘電層中いずれか一つであること
を特徴とする請求項２に記載のキャパシタの製造方法。 - 【請求項４】 前記第１及び第２電極物質層は、導電
層及び多様な導電層の組み合わせ中いずれか一つである
ことを特徴とする請求項１に記載のキャパシタの製造方
法。 - 【請求項５】 前記誘電物質層は、高誘電体物質及び
強誘電体物質中いずれか一つであることを特徴とする請
求項１に記載のキャパシタの製造方法。 - 【請求項６】 前記スペーサ物質層は、第１電極物質
層と誘電物質層の界面が水素により損傷されることを防
止することを特徴とする請求項１に記載のキャパシタの
製造方法。 - 【請求項７】 前記スペーサ物質層は、ＴｉＯ2、Ａｌ
2Ｏ3、そしてＳｉＯ 2中いずれか一つであることを特徴
とする請求項１に記載のキャパシタの製造方法。 - 【請求項８】 前記側壁スペーサは、前記第１電極物
質パターニング時誘電物質層の側壁損傷を防止すること
を特徴とする請求項１に記載のキャパシタの製造方法。 - 【請求項９】 半導体基板上に形成された絶縁層と、 前記絶縁層上に順に形成されたキャパシタ下部電極、キ
ャパシタ誘電体膜、そしてキャパシタ上部電極と、 前記キャパシタ下部電極上に形成されており、少なくと
も前記キャパシタ誘電体膜の両側に形成された側壁スペ
ーサとを含むことを特徴とするキャパシタ構造。 - 【請求項１０】 前記側壁スペーサは、水素バリヤ物
質で形成されることを特徴とする請求項９に記載のキャ
パシタ構造。 - 【請求項１１】 前記水素バリヤ物質は、ＴｉＯ2、Ａ
ｌ2Ｏ3、そしてＳｉＯ2中いずれか一つであることを特
徴とする請求項１０に記載のキャパシタ構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980026584A KR20000007305A (ko) | 1998-07-02 | 1998-07-02 | 커패시터의 제조 방법 및 그 구조 |
| KR199826584 | 1998-07-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000091540A true JP2000091540A (ja) | 2000-03-31 |
Family
ID=19542817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11189589A Pending JP2000091540A (ja) | 1998-07-02 | 1999-07-02 | キャパシタの製造方法及びその構造 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2000091540A (ja) |
| KR (1) | KR20000007305A (ja) |
| TW (1) | TW515091B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002324893A (ja) * | 2001-04-25 | 2002-11-08 | Sharp Corp | 半導体記憶装置及びその製造方法 |
| JP2004214544A (ja) * | 2003-01-08 | 2004-07-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| WO2004077567A1 (en) * | 2003-02-28 | 2004-09-10 | Infineon Technologies Ag | Capacitor structure and method of forming a capacitor structure |
| JP2007335897A (ja) * | 2007-08-29 | 2007-12-27 | Fujitsu Ltd | 半導体装置の製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100373361B1 (ko) * | 1999-06-30 | 2003-02-25 | 주식회사 하이닉스반도체 | 유전체와 전극 사이에 산화장벽막을 갖는 캐패시터 형성 방법 |
| KR100811249B1 (ko) * | 2001-12-14 | 2008-03-07 | 주식회사 하이닉스반도체 | 반도체소자의 커패시터 제조방법 |
| KR100859254B1 (ko) * | 2002-04-19 | 2008-09-18 | 매그나칩 반도체 유한회사 | 반도체 소자의 커패시터 제조 방법 |
| KR20030086004A (ko) * | 2002-05-03 | 2003-11-07 | 동부전자 주식회사 | 반도체 소자의 ｍｉｍ형 커패시터 제조방법 |
| KR101380310B1 (ko) * | 2012-03-28 | 2014-04-02 | 주식회사 동부하이텍 | 커패시터 및 그 형성 방법 |
-
1998
- 1998-07-02 KR KR1019980026584A patent/KR20000007305A/ko not_active IP Right Cessation
-
1999
- 1999-05-06 TW TW088107372A patent/TW515091B/zh active
- 1999-07-02 JP JP11189589A patent/JP2000091540A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002324893A (ja) * | 2001-04-25 | 2002-11-08 | Sharp Corp | 半導体記憶装置及びその製造方法 |
| JP2004214544A (ja) * | 2003-01-08 | 2004-07-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| WO2004077567A1 (en) * | 2003-02-28 | 2004-09-10 | Infineon Technologies Ag | Capacitor structure and method of forming a capacitor structure |
| US6897501B2 (en) | 2003-02-28 | 2005-05-24 | Infineon Technologies Aktiengesellschaft | Avoiding shorting in capacitors |
| JP2007335897A (ja) * | 2007-08-29 | 2007-12-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP4515492B2 (ja) * | 2007-08-29 | 2010-07-28 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW515091B (en) | 2002-12-21 |
| KR20000007305A (ko) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3720434B2 (ja) | 高誘電率の材料を用いたキャパシタ及びその製造方法 | |
| US6753221B2 (en) | Methods for fabricating semiconductor devices having capacitors | |
| JP3504046B2 (ja) | 半導体装置の製造方法 | |
| KR100418573B1 (ko) | 반도체소자의 제조 방법 | |
| JP3636846B2 (ja) | 高誘電体キャパシタの製造方法 | |
| KR100270211B1 (ko) | 디램 셀 커패시터 및 그의 제조 방법 | |
| JP3977633B2 (ja) | 半導体素子のシリンダ型キャパシタの製造方法 | |
| KR20040105949A (ko) | 반도체소자의 제조 방법 | |
| JPH09129850A (ja) | 半導体素子の高誘電率キャパシター及びその製造方法 | |
| KR20040051288A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP3666877B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP2000091540A (ja) | キャパシタの製造方法及びその構造 | |
| KR100276389B1 (ko) | 커패시터 및 그 제조방법 | |
| JP3426420B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP2001210806A (ja) | 電気メッキ法を利用して下部電極を形成する方法 | |
| JP2006148052A (ja) | 半導体素子の格納電極形成方法 | |
| KR100685674B1 (ko) | 캐패시터의 제조 방법 | |
| KR100282431B1 (ko) | 반도체 소자의 커패시터 및 그 형성방법 | |
| KR100875647B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100369868B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR100482754B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR0166030B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0146245B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20020006364A (ko) | 이중 식각 마스크막을 이용한 반도체 소자의 고유전체커패시터 제조방법 | |
| KR0148333B1 (ko) | 반도체 소자의 캐패시터 형성 방법 |