FR3029661A1 - Procedes de transmission et de reception d'un signal binaire sur un lien serie, en particulier pour la detection de la vitesse de transmission, et dispositifs correspondants - Google Patents

Procedes de transmission et de reception d'un signal binaire sur un lien serie, en particulier pour la detection de la vitesse de transmission, et dispositifs correspondants Download PDF

Info

Publication number
FR3029661A1
FR3029661A1 FR1461892A FR1461892A FR3029661A1 FR 3029661 A1 FR3029661 A1 FR 3029661A1 FR 1461892 A FR1461892 A FR 1461892A FR 1461892 A FR1461892 A FR 1461892A FR 3029661 A1 FR3029661 A1 FR 3029661A1
Authority
FR
France
Prior art keywords
bit
time
transmission
packet
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1461892A
Other languages
English (en)
Other versions
FR3029661B1 (fr
Inventor
Christophe Arnal
Der Tuijn Roland Van
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Priority to FR1461892A priority Critical patent/FR3029661B1/fr
Priority to US14/853,520 priority patent/US10122552B2/en
Publication of FR3029661A1 publication Critical patent/FR3029661A1/fr
Application granted granted Critical
Publication of FR3029661B1 publication Critical patent/FR3029661B1/fr
Priority to US16/157,428 priority patent/US10361890B2/en
Priority to US16/440,069 priority patent/US10616006B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0262—Arrangements for detecting the data rate of an incoming signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/07—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems
    • H04B10/075—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal
    • H04B10/079—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal using measurements of the data signal
    • H04B10/0795—Performance monitoring; Measurement of transmission parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Communication Control (AREA)

Abstract

Procédé de transmission d'au moins un paquet d'au moins un bit sur un lien série capable de prendre deux états différents respectivement associés aux deux valeurs logiques possibles dudit au moins un bit transmis, comprenant un premier traitement de transmission comportant à partir d'un instant de début de transmission (t0) dudit au moins un bit (b) et jusqu'à l'expiration d'une première portion (PTB1) d'un temps-bit (TB) associé audit au moins un bit (b), le placement du lien dans l'un de ses états (SO) en fonction de la valeur logique dudit au moins un bit, et à l'expiration de ladite première portion (PTB1) de ce temps-bit, une génération d'une première transition additionnelle (TRA1) sur le lien de façon à placer le lien dans son autre état (SI) jusqu'à l'expiration dudit temps-bit (TB).

Description

1 Procédés de transmission et de réception d'un signal binaire sur un lien série, en particulier pour la détection de la vitesse de transmission, et dispositifs correspondants Des modes de mise en oeuvre et de réalisation de l'invention concernent la communication d'informations binaires sur un lien série capable de prendre deux états différents respectivement associés aux deux valeurs logiques possibles des informations binaires communiquées, notamment la communication d'informations binaires entre deux émetteurs/récepteurs universels asynchrones connus par l'homme du métier sous l'acronyme anglo-saxon UART (Universal Asynchronous Receiver Transmitter), en particulier en vue de l'auto détection de la vitesse de transmission au début de la transmission et/ou d'une modification éventuelle de cette vitesse de transmission en cours de communication. La vitesse de transmission ou le débit (« baud rate » en langue anglaise) s'exprime généralement en bauds qui représentent le nombre de symboles transmis par seconde (équivalent au nombre de bits transmis par seconde si chaque symbole correspond à un seul bit). Ce débit permet de définir la valeur du temps-bit, c'est-à-dire la durée de la tranche temporelle servant à réaliser la transmission du bit. Chaque émetteur/récepteur doit définir préalablement la vitesse de transmission pour débuter la communication. Lorsque la vitesse de transmission est amenée à être modifiée, la communication doit être stoppée, des messages de protocole doivent être échangés et il y a souvent de nombreuses contraintes temporelles à respecter avant de stopper et de recommencer une communication, en particulier lorsque les paquets de bits échangés sont asynchrones, c'est-à-dire cadencés par des horloges d'émission et de réception non synchronisées. Les mécanismes actuels sont basés sur des motifs binaires de synchronisation qui doivent être transmis en premier entre les deux dispositifs.
3029661 2 Le dispositif recevant ce motif de synchronisation peut par exemple le comparer avec des motifs de référence préalablement stockés dans une table (« look-up table ») pour en déduire la vitesse de transmission réelle (baud rate).
5 Outre le fait que l'utilisation de tels motifs de synchronisation requiert des protocoles propriétaires, ce qui est un frein à l'interopérabilité entre dispositifs, ceci ne permet que la détection de la vitesse de transmission pour débuter la communication, et encore parmi un jeu prédéfini de vitesses de transmission, et suppose que 10 cette vitesse de transmission restera constante pendant toute la durée de la communication. Et une telle solution n'est d'aucune utilité lorsque la vitesse de transmission doit être changée au cours de la communication. Selon un mode de mise en oeuvre et de réalisation, il est 15 proposé des procédés de transmission et de réception permettant, au niveau du récepteur, une autodétection de la vitesse de transmission au début de la communication ainsi qu'une autodétection d'une modification éventuelle de cette vitesse de transmission au cours de la communication.
20 Selon un mode de mise en oeuvre et de réalisation, il est proposé en transmission, d'utiliser la partie finale du temps-bit d'un bit pour générer une transition (ou front) sur le lien à l'issue d'une portion de ce temps-bit. Cette transition va en quelque sorte annoncer l'expiration prochaine du temps-bit. Et, en réception, la détection de 25 cette transition va permettre au récepteur, compte tenu de sa connaissance de la valeur de ladite portion de temps-bit, d'en déduire la durée restante de réception du bit courant et par conséquent la vitesse de transmission. Ainsi, selon un aspect, il est proposé un procédé de 30 transmission d'au moins un paquet d'au moins un bit sur un lien série capable de prendre deux états différents respectivement associés aux deux valeurs logiques possibles dudit au moins un bit transmis ; le procédé comprend un premier traitement de transmission comportant à partir d'un instant de début de transmission dudit au moins un bit et 3029661 3 jusqu'à l'expiration d'une première portion d'un temps-bit associé audit au moins un bit, le placement du lien dans l'un de ses états en fonction de la valeur logique dudit au moins un bit, et à l'expiration de ladite première portion de ce temps-bit, une génération d'une première 5 transition additionnelle sur le lien de façon à placer le lien dans son autre état jusqu'à l'expiration dudit temps-bit. De façon à éviter des erreurs conduisant à la détection de faux bits, il est préférable que la première transition additionnelle soit suffisamment éloignée du milieu du temps-bit et de l'extrémité finale 10 du temps-bit. L'homme du métier saura ajuster la valeur de la première portion de temps-bit en fonction notamment de la valeur du signal d'horloge. Cela étant, à titre indicatif, ladite première portion du temps-bit peut être comprise entre 60% et 90% dudit temps-bit. En général, le paquet comprend plusieurs bits. Dans ce cas, 15 selon un mode de mise en oeuvre, ledit premier traitement de transmission est mis en oeuvre au moins pour la transmission du premier bit et la transmission du deuxième bit débute à l'expiration du temps-bit associé au premier bit. Cela étant, plusieurs variantes sont possibles.
20 Ainsi, lorsque le temps-bit associé au premier bit du paquet est plus long que les temps-bit associés aux autres bits du paquet et que les temps-bit associés aux autres bits du paquet sont déterminables, par une relation connue, à partir du temps bit associé au premier bit du paquet, le premier traitement de transmission peut être mis en oeuvre 25 uniquement pour la transmission du premier bit. En effet, lorsque ce premier bit, par exemple un bit dit « de début » (« start bit ») est suffisamment long, une seule transition peut être suffisante pour détecter, en réception, la vitesse de transmission et lire en conséquence correctement les bits suivants du paquet.
30 En variante, lorsque les temps-bit associés à tous les bits du paquet sont identiques ou différents pour certains au moins d'entre eux mais déterminables par une relation connue, il est possible de générer des transitions additionnelles pour le premier bit du paquet et pour certains autres bits du paquet, par exemple le deuxième et le 3029661 4 quatrième, ce qui peut être alors suffisant pour détecter, en réception, la vitesse de transmission avec suffisamment de précision, et lire en conséquence correctement les bits du paquet. Ainsi, selon un mode de mise en oeuvre, ledit premier 5 traitement de transmission est mis en oeuvre pour la transmission du premier bit et la transmission d'au moins un autre bit du paquet comprend un deuxième traitement de transmission comportant à partir de l'instant de début de transmission dudit au moins un autre bit et jusqu'à l'expiration d'une deuxième durée comptabilisée à 10 partir de l'instant de début de transmission du premier bit et égale à la somme de tous les temps-bits associés au(x) bit(s) précédant ledit au moins un autre bit et d'une deuxième portion du temps-bit associé audit au moins un autre bit, le placement du lien dans l'un de ses états en fonction de la valeur logique dudit au moins un autre bit, et 15 à l'expiration de ladite deuxième durée, une génération d'une deuxième transition additionnelle sur le lien de façon à placer le lien dans son autre état jusqu'à l'expiration dudit temps-bit associé audit au moins un autre bit. En variante, lorsque le temps-bit n'est pas identique pour tous 20 les paquets, c'est-à-dire par exemple lorsque la vitesse de transmission change au cours de la communication, le premier traitement de transmission peut être mis en oeuvre pour la transmission de chaque bit du paquet et la transmission du bit courant, depuis le deuxième bit jusqu'au dernier, débute alors à l'expiration du temps-bit associé au 25 bit précédent. Selon un autre aspect, il est proposé un procédé de réception d'au moins un paquet d'au moins un bit, véhiculé sur un lien série capable de prendre deux états différents respectivement associés aux deux valeurs logiques possibles dudit au moins un bit reçu, 30 comprenant un premier traitement de réception comportant une détection de l'occurrence d'une première transition entre les deux états du lien après l'instant de début de réception dudit au moins un bit et une détermination d'une première durée séparant ledit instant de début de réception et l'instant d'occurrence de ladite première transition, 3029661 5 l'instant de fin de réception dudit au moins un bit étant séparé de l'instant d'occurrence de la première transition d'une première durée additionnelle égale à une première portion prédéterminée de ladite première durée.
5 Au même titre que la première portion de temps-bit était par exemple comprise entre 60% et 90% dudit temps-bit en transmission, ladite première portion prédéterminée, lors de la réception, peut être comprise entre 10% et 70% de ladite première durée (ce qui correspond à un pourcentage du temps-bit compris entre 10% et 40%).
10 Selon un mode de mise en oeuvre dans lequel le paquet reçu comprend plusieurs bits, ledit premier traitement de réception est mis en oeuvre au moins pour la réception du premier bit, et la réception du deuxième bit débute à l'expiration de ladite première durée additionnelle associée au premier bit.
15 Selon un mode de mise en oeuvre dans lequel, lorsque le temps- bit associé au premier bit du paquet reçu est plus long que les temps-bit associés aux autres bits du paquet reçu et que les temps-bit associés aux autres bits du paquet reçu sont déterminables, par une relation connue, à partir du temps bit associé au premier bit du paquet 20 reçu, ledit premier traitement de réception peut être mis en oeuvre uniquement pour la réception du premier bit. Selon un mode de mise en oeuvre dans lequel tous les bits du paquet reçu ont le même temps-bit ou ont des temps-bits différents pour certains au moins d'entre eux mais déterminables par une relation 25 connue, ledit premier traitement de réception est mis en oeuvre pour la réception du premier bit et la réception d'au moins un autre bit du paquet comprend un deuxième traitement de réception comportant une détection de l'occurrence d'une deuxième transition entre les deux états du lien après l'instant de début de réception dudit au 30 moins un autre bit et une détermination d'une deuxième durée séparant ledit instant de début de réception du premier bit et l'instant d'occurrence de ladite deuxième transition, 3029661 6 l'instant de fin de réception dudit au moins un autre bit étant séparé de l'instant d'occurrence de ladite deuxième transition d'une deuxième durée additionnelle égale à une deuxième portion prédéterminée de ladite deuxième durée.
5 La première portion et la deuxième portion peuvent être identiques. Selon un mode de mise en oeuvre permettant notamment une détection d'un changement de vitesse de transmission, éventuellement à chaque bit, ledit premier traitement de réception est mis en oeuvre 10 pour la réception de chaque bit du paquet reçu et la réception du bit courant, depuis le deuxième bit jusqu'au dernier débute à l'expiration de la durée additionnelle associée au bit précédent. Selon un autre aspect, il est proposé une unité de traitement configurée pour transmettre au moins un paquet d'au moins un bit sur 15 un lien série capable de prendre deux états différents respectivement associés aux deux valeurs logiques possibles dudit au moins un bit transmis. Selon une caractéristique générale de cet autre aspect, l'unité de traitement comprend des moyens de traitement de transmission 20 configurés pour mettre en oeuvre le procédé de transmission tel que défini ci-avant. Selon un autre aspect, il est proposé une unité de traitement configurée pour recevoir au moins un paquet d'au moins un bit véhiculé sur un lien série capable de prendre deux états différents 25 respectivement associés aux deux valeurs logiques possibles dudit au moins un bit reçu. Selon une caractéristique générale de cet autre aspect, l'unité de traitement comprend des moyens de traitement de réception configurés pour mettre en oeuvre le procédé de réception tel que défini 30 ci-avant. L'unité de traitement peut comprendre à la fois de tels moyens de traitement de transmission et de tels moyens de traitement de réception.
3029661 7 Une telle unité de traitement peut être par exemple un émetteur/récepteur universel asynchrone (UART). D' autres avantages et caractéristiques de l' invention apparaîtront à l'examen de la description détaillée de modes de mise 5 en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : - les figures 1 à 6 illustrent schématiquement différents modes de réalisation et de mise en oeuvre de l'invention. Sur la figure 1, la référence 1 représente une unité de 10 traitement configurée pour échanger des informations, par exemple des bits, de façon asynchrone, avec une autre unité de traitement 2, sur un lien série 3 comportant ici deux fils 30 pour la transmission de l'unité 1 vers l'unité 2 et deux fils 31 pour la transmission de l'unité 2 vers l'unité 1.
15 Chaque lien série 30, 31 est capable de prendre deux états différents respectivement associés aux deux valeurs logiques possibles des bits transmis. Ces deux états logiques résultent par exemple de la différence de potentiel entre le fil de données et le fil de masse. L'unité de traitement 1 comporte des moyens de traitement de 20 transmission 10 et des moyens de traitement de réception 11. Ces deux moyens sont cadencés par un signal d'horloge CK1 issu d'un générateur 12. De même, l'unité de traitement 2 comporte des moyens de traitement de transmission 20 et des moyens de traitement de réception 21 cadencés par un signal d'horloge CK2 issu d'un 25 générateur 22. Les moyens de traitement de transmission 10, 20 sont configurés pour mettre en oeuvre le procédé de transmission dont des exemples de mise en oeuvre vont être décrits en référence aux figures 2 et 4 à 6.
30 De même, les moyens de traitement de réception 11, 21 sont configurés pour mettre en oeuvre le procédé de réception d'un des exemples de mise en oeuvre qui vont être décrits en référence aux figures 3 à 6.
3029661 8 A cet égard, les moyens de traitement de transmission et les moyens de traitement de transmission et de réception comportent des éléments de structure classique, tels que par exemple des registres à décalage et/ou tout autre moyen capable de générer des fronts sur le 5 lien de transmission en fonction des valeurs logiques des bits à transmettre, et/ou tout autre moyen capable d'analyser les caractéristiques de la trame reçue, par exemple un microcontrôleur. Les unités de traitement peuvent être par exemple des émetteurs/récepteurs universels asynchrones (UART).
10 On se réfère maintenant plus particulièrement à la figure 2 pour illustrer un mode de mise en oeuvre d'un procédé de transmission d'un bit b sur le lien série. On suppose ici que la valeur logique du bit b est égale à 0 et que l'instant tO de début de transmission du bit b est matérialisé par 15 une transition descendante TRO à partir de l'état de repos S1 (état haut ici) du lien. Le bit b a un temps-bit TB. On définit alors une première portion PTB1 du temps-bit TB égale à aTB.
20 Les moyens de traitement de transmission 10 de l'unité de traitement 1 placent alors le lien série dans l'un de ses états en fonction de la valeur logique du bit b pendant toute la première portion de temps-bit PTB1. Dans l'exemple décrit ici, puisque la valeur logique du bit b est 0, le lien est placé dans son état SO.
25 Puis, à l'expiration de la portion PTB1, on génère une première transition additionnelle TRA1 sur le lien de façon à le placer dans son autre état, en l'espèce l'état Si, et ce jusqu'à l'expiration du temps-bit TB c'est-à-dire pendant la portion PRB1 égale à (1-a)TB. Un mode de mise en oeuvre du traitement de réception d'un tel 30 bit transmis est illustré sur la figure 3. Les moyens de traitement de réception 21 de l'unité de traitement 2 connaissent la valeur de a. Le traitement de réception comprend tout d'abord une détection de l'instant ttO de début de réception du bit b, typiquement ici 3029661 9 matérialisé par l'occurrence d'une transition descendante TRO depuis l'état de repos Si du lien. Puis, on détecte l'occurrence d'une première transition TR1 entre les deux états du lien, ici entre l'état SO et l'état S 1, après 5 l'instant ttO. Cette première transition se produit à l'instant ttl. Les moyens de traitement de réception de l'unité de traitement déterminent alors la première durée Dl entre les instants ttO et ttl. Les moyens de traitement de réception peuvent alors d'ores et 10 déjà déterminer que le temps-bit TB du bit reçu sera égal à Dl/a et que l'instant tt2 de fin de réception du bit b va être séparé de l'instant ttl d'occurrence de la première transition TR1 d'une première durée additionnelle DA1 égale à une première portion prédéterminée R de la première durée Dl, en l'espèce définie par la formule (I) ci-dessous : 15 DA1- (1- a)D1 a a - On voit donc que l'utilisation d'une transition additionnelle 20 dans la phase de transmission située vers la fin du temps-bit permet en réception d'anticiper la fin de la réception du bit et de déterminer le temps-bit. De façon à réduire le risque d'erreur dans la détection du temps-bit, il est préférable que la première transition additionnelle 25 TRA1 et, par voie de conséquence la première transition TR1, soient situées suffisamment loin de la moitié du temps-bit et de la fin du temps-bit. L'homme du métier saura choisir a compte tenu de ces critères en fonction notamment de la valeur des signaux d'horloge utilisés.
30 Cela étant, à titre indicatif, on peut choisir a compris entre 0,6 et 0,9, par exemple égal à 0,75. De ce fait, est compris entre 0,11 et 0,66, par exemple égal à (I) (1-a) avec 13- 0,33.
3029661 10 Dans les exemples des figures 2 et 3, l'instant tO de début de transmission du bit b et l'instant ttO de début de réception du bit b ont été matérialisés par une transition descendante TRO. Mais bien entendu en fonction de la valeur logique du bit et/ou de l'état de repos du lien, 5 cette transition TRO pourrait être une transition montante. En outre dans le cas où plusieurs bits sont transmis successivement, si le bit b-1 précédant le bit b a une valeur logique opposée à celle du bit b, alors il n'y aura pas pour le bit b de transition TRO à la suite d'une transition TRA1 (en transmission) ou d'une transition TR1 (en 10 réception) générée au cours du temps-bit du bit b-1. Dans ce cas l'instant tO de début de transmission du bit b sera l'instant de fin de transmission du bit b-1 et l'instant tto de début de réception du bit b sera l'instant estimé de fin de réception du bit b-1. On se réfère maintenant plus particulièrement à la figure 4 pour 15 illustrer un mode de mise en oeuvre d'un procédé de transmission applicable à un paquet PQ de bits. Dans l'exemple décrit ici, le paquet est une trame du type UART comportant un premier bit référencé « start » qui est un bit de début suivi de huit bits utiles de données b0-b7 suivis d'un bit final 20 référencé « stop ». Le traitement de transmission illustré sur la figure 2 est appliqué ici uniquement pour le premier bit start du paquet. En fait, bien qu'il soit possible, en théorie, que le temps-bit TB du premier bit start soit égal au temps-bit TBO de tous les autres bits 25 du paquet PQ, il est préférable, de façon à minimiser le risque d'erreur au niveau de la détection du temps-bit en réception, que le temps-bit TB du premier bit start soit plus long que le temps-bit TBO. En pratique, on pourra choisir un temps-bit TB égal à K fois TBO, K pouvant être un entier ou non. K peut être en particulier un 30 multiple N du temps-bit TBO, N pouvant par exemple être choisi égal à 4. La première transition additionnelle TRA1 est, comme indiqué ci-avant, générée à l'expiration de la portion PTB1 égale à aTB.
3029661 11 En réception, les durées Dl et DA1 sont déterminées comme indiqué ci-avant en référence à la figure 3 et le temps-bit TB est alors égal à Dl/a comme expliqué ci-avant. Une fois le temps-bit TB déterminé, le temps-bit TBO peut être 5 aisément calculé en divisant le temps-bit TB par N. Ainsi, la vitesse de transmission (« baud rate ») est déterminée. Cela étant les bits b0 à stop pourraient avoir des temps-bits différents mais déterminables à partir du temps bit TB par une relation connue du récepteur. Ainsi chaque temps-bit TB' des bits b0 à stop 10 pourrait être le produit de TB par un coefficient Ci, Ci étant le coefficient associé au bit de rang i et connu également du récepteur. a reste identique pour tous les bits. Dans l'exemple illustré sur la figure 5, le paquet PQ est une trame UART comportant là encore un premier bit start suivi de huit 15 bits de données b0-b7 suivis d'un bit final stop. On suppose dans cet exemple que tous les bits du paquet PQ ont le même temps-bit que TB. Dans ce mode de mise en oeuvre, de façon à réduire le risque d'erreur dans la détection du temps-bit en réception, et par conséquent 20 dans la détection de la vitesse de transmission (baud rate) les moyens de traitement de transmission vont générer une transition additionnelle, non seulement au cours du temps-bit du premier bit start, mais également au cours de certains autres bits du paquet, en l'espèce les bits b0 et b2.
25 Plus précisément, le premier traitement de transmission tel qu'illustré sur la figure 2, est appliqué pour le premier bit start conduisant à la génération de la première transition additionnelle TRA1 à l'issue de la portion PTB1 égale à aTB. Comme illustré sur la partie haute de la figure 5, un deuxième 30 traitement de transmission appliqué au bit b0 comporte, à partir de l'instant du début de transmission de ce bit b0 et jusqu'à l'expiration d'une deuxième durée D20, qui est cette fois comptabilisée à partir de l'instant de début de transmission du premier bit start, le placement du 3029661 12 lien dans l'état correspondant à la valeur logique du bit b0, en l'espèce le placement du lien dans l'état SO. Le lien est placé par conséquent dans cet état SO pendant une deuxième portion PTB2 du temps-bit TB.
5 Bien que cela ne soit pas indispensable, la durée de la portion PTB2 est de préférence égale à la durée de la portion PTB1, pour des raisons de simplification. PTB2 est par conséquent égale à aTB. La deuxième durée D20 est par conséquent égale à la somme du 10 temps-bit TB associé au bit start et de la deuxième portion PTB2. D20 est donc égale à (1+a)TB. A l'expiration de la deuxième durée D20, les moyens de traitement de transmission génèrent une deuxième transition additionnelle TRA2 de façon à placer le lien dans son état S1 jusqu'à 15 l'expiration du temps-bit TB associé au bit b0. Le lien est donc placé dans son état Si pendant la portion de temps-bit PRB2 égale ici à (1-a)TB. Compte tenu de la génération des deux transitions additionnelles TRA1 et TRA2, le temps-bit TB pourra être calculé 20 avec suffisamment de précision de façon à s'affranchir de la génération d'une autre transition additionnelle dans le bit bl. Par contre, il est préférable de re-générer une troisième transition additionnelle TRA3 au cours du bit b2. Cette troisième transition additionnelle TRA3 est générée à 25 l'expiration d'une troisième durée D30 comptabilisée toujours à compter de l'instant de début du premier bit start, cette durée D30 étant égale à la somme de temps-bits de bits précédents, en l'espèce ici trois temps-bits TB, et de la portion PTB3 qui est égale à aTB. D30 est donc égale ici à (3+a)TB.
30 En réception, comme illustré sur la partie basse de la figure 5, les moyens de traitement de réception appliquent pour le premier bit start, le traitement de réception tel que celui illustré sur la figure 4, ce qui permet non seulement de déterminer la fin de réception du bit start 3029661 13 mais également d'obtenir une première détermination du temps-bit TB en appliquant la formule TB=D1/a. Puis, les moyens de traitement de réception appliquent un deuxième traitement de réception pour le bit b0.
5 Ce deuxième traitement de réception comporte une détection de l'occurrence d'une deuxième transition TR2 sur le lien, le faisant passer ici de son état SO à l'état Si, après l'instant de réception du bit b0. Les moyens de traitement de réception déterminent alors une 10 deuxième durée D2 séparant l'instant de réception du premier bit start et l'instant d'occurrence de cette deuxième transition TR2. Les moyens de traitement de réception peuvent alors effectuer une nouvelle détermination du temps-bit TB qui est égale à : D2 (II) Cette deuxième détermination du temps-bit est plus précise que la première qui devient obsolète. Par ailleurs, l'instant de fin de réception du deuxième bit b0 20 sera séparé de l'instant d'occurrence de la deuxième transition TR2 d'une deuxième durée additionnelle DA2 qui est égale à une deuxième portion prédéterminée de la deuxième durée Dl. Plus précisément, la deuxième durée additionnelle DA2 est égale à : 25 (1 a Le deuxième traitement de réception est également appliqué pour le quatrième bit b2 du paquet PQ.
30 Plus précisément, la détection de la troisième transition TR3 permet de déterminer la troisième durée D3 comptabilisée toujours à compter de l'instant de début de réception du premier bit start. 15 ( 3029661 14 Ceci permet d'obtenir une nouvelle estimation du temps-bit TB qui est fournie par la formule (IV) ci-dessous : D3 (IV) 5 Cette troisième détermination du temps-bit est plus précise que la deuxième qui devient à son tour obsolète. L'instant de fin de réception du bit b2 sera alors obtenu à l'issue de l'expiration de la troisième durée additionnelle DA3 qui est 10 obtenue à l'aide de la formule (V) ci-dessous : DA3 - (1 a' D3 (V) Alors que dans le mode de mise en oeuvre de la figure 5 qui 15 vient d'être décrit, le temps-bit TB était identique pour tous les bits, il pourrait être là encore différent pour certains au moins, voire pour tous les bits, pour autant que ces temps-bit soient déterminables par une relation connue de l'émetteur et du récepteur. Plus précisément on peut par exemple supposer que le temps- 20 bit de chaque bit du paquet est égal à GiTBB, où TBB est une constante et Gi un coefficient associé au bit de rang i dans le paquet PQ. Les coefficients Gi sont connus de l'émetteur et du récepteur. Et a reste identique pour tous les bits mais pourrait être différent pour chaque bit pour autant qu'il soit connu du côté émetteur et récepteur.
25 Ainsi si l'on reprend l'exemple de la figure 5, la durée Dl permet de déterminer en réception le temps-bit TB1 du bit start par la formule TB 1=D1/a. Ce temps-bit TB1 est par ailleurs égal à GiTBB (où G1 est le coefficient associé au premier bit start) ce qui fournit une première 30 détermination pour TBB égale à D1/(aGi). TB - 3029661 15 Une nouvelle estimation de TBB peut être obtenue en réception avec la transition TR2 (deuxième bit b0) et la formule TBB=D2/(G2(1+ 0)). Le temps-bit TB3 du troisième bit bl peut alors être déterminé 5 par les moyens de traitement de réception par la formule TB3=G3TBB. Une nouvelle estimation de TBB peut être obtenue en réception avec la transition TR3 (quatrième bit) et la formule TBB=D3/(G4(3+ G)) Cette dernière estimation de TBB sera retenue pour la 10 détermination par les moyens de traitement de réception, des temps- bits des bits b3 à stop en utilisant la formule GiTBB. Le mode de mise en oeuvre illustré sur la figure 6 est plus particulièrement adapté lorsque la vitesse de transmission (baud rate) change au cours de la communication, et même lorsqu'elle change pour 15 chaque bit transmis. Pour cette figure 6, le paquet de bits PQ est toujours un paquet du type UART mais cette fois-ci, le temps-bit de chacun des bits peut être différent. Aussi, il est avantageusement prévu d'appliquer pour chaque 20 bit à transmettre au niveau de la transmission, le traitement de transmission tel que celui décrit en référence à la figure 2 et d'appliquer pour chaque bit reçu en réception le traitement de réception tel que celui illustré en référence à la figure 3 en prenant en compte à chaque fois, comme expliqué ci-avant en référence à ces 25 figures, la façon dont sont déterminés les instants de début de transmission d'un bit transmis ou de début de réception d'un bit reçu (absence ou présence d'une transition TRO). En pratique, les moyens de traitement de transmission génèreront une transition additionnelle TRA1 au cours de chaque 30 transmission d'un bit, à l'issue de la portion PTB1. Dans l'exemple décrit, à des fins de simplification, PTB 1 est identique pour tous les bits car on a supposé que le temps-bit était égal pour tous les bits. Cela étant, PTB1 pourrait être différent pour certains au moins des bits en raison de la différence des temps-bits associés. a peut rester 3029661 16 identique pour tous les bits mais pourrait être différent pour chaque bit pour autant qu'il soit connu du côté émetteur et récepteur. En réception, les moyens de traitement de réception détermineront pour chaque bit la durée Dl, la durée additionnelle 5 DA1, et pourront de ce fait déterminer le temps-bit associé au bit considéré. L'invention n'est pas limitée aux modes de mise en oeuvre et de réalisation qui viennent d'être décrits mais en embrassent toutes les variantes.
10 Ainsi, alors que dans tout ce qui a été décrit, l'instant de début de transmission ou de réception du premier bit d'un paquet était déterminé par l'occurrence d'une transition du lien à partir de son état de repos, il est tout à fait possible que cet instant de début de transmission ou de réception soit fourni par un signal externe au lien. 15

Claims (18)

  1. REVENDICATIONS1. Procédé de transmission d'au moins un paquet d'au moins un bit sur un lien série capable de prendre deux états différents respectivement associés aux deux valeurs logiques possibles dudit au moins un bit transmis, comprenant un premier traitement de transmission comportant à partir d'un instant de début de transmission (t0) dudit au moins un bit (b) et jusqu'à l'expiration d'une première portion (PTB1) d'un temps-bit (TB) associé audit au moins un bit (b), le placement du lien dans l'un de ses états (SO) en fonction de la valeur logique dudit au moins un bit, et à l'expiration de ladite première portion (PTB1) de ce temps-bit, une génération d'une première transition additionnelle (TRA1) sur le lien de façon à placer le lien dans son autre état (S1) jusqu'à l'expiration dudit temps-bit (TB).
  2. 2. Procédé selon la revendication 1, dans lequel ladite première portion (PTB1) de temps-bit est comprise entre 60% et 90% dudit temps-bit (TB).
  3. 3. Procédé selon la revendication 1 ou 2, dans lequel le paquet (PQ) comprend plusieurs bits, ledit premier traitement de transmission est mis en oeuvre au moins pour la transmission du premier bit (start), et la transmission du deuxième bit (b0) débute à l'expiration du temps-bit associé au premier bit.
  4. 4. Procédé selon la revendication 3, dans lequel lorsque le temps-bit (TB) associé au premier bit du paquet est plus long que les temps-bit (TBO) associés aux autres bits du paquet et que les temps-bit associés aux autres bits du paquet sont déterminables, par une relation connue, à partir du temps bit associé au premier bit du paquet, ledit premier traitement de transmission est mis en oeuvre uniquement pour la transmission du premier bit (start).
  5. 5. Procédé selon la revendication 3, dans lequel les temps-bit (TB) associés à tous les bits du paquet étant identiques ou différents pour certains au moins d'entre eux mais déterminables par une relation 3029661 18 connue, ledit premier traitement de transmission est mis en oeuvre pour la transmission du premier bit (start) et la transmission d'au moins un autre bit (b0) du paquet comprend un deuxième traitement de transmission comportant à partir de l'instant de début de transmission 5 dudit au moins un autre bit et jusqu'à l'expiration d'une durée (D20) comptabilisée à partir de l'instant de début de transmission du premier bit et égale à la somme de tous les temps-bit(s) associés au(x) bit(s) précédant ledit au moins un autre bit et d'une deuxième portion (PTB2) du temps-bit associé audit au moins un autre bit (b0), le 10 placement du lien dans l'un de ses états (SO) en fonction de la valeur logique dudit au moins un autre bit (b0), et à l'expiration de ladite durée (D20), une génération d'une deuxième transition additionnelle (TRA2) sur le lien de façon à placer le lien dans son autre état jusqu'à l'expiration dudit temps-bit associé audit au moins un autre bit. 15
  6. 6. Procédé selon la revendication 5, dans lequel la première portion (PTB1) et la deuxième portion (PTB2) sont identiques.
  7. 7. Procédé selon la revendication 3, dans lequel ledit premier traitement de transmission est mis en oeuvre pour la transmission de chaque bit du paquet (PQ) et la transmission du bit courant, depuis le 20 deuxième bit jusqu'au dernier débute à l'expiration du temps-bit associé au bit précédent.
  8. 8. Procédé de réception d'au moins un paquet d'au moins un bit, véhiculé sur un lien série capable de prendre deux états différents respectivement associés aux deux valeurs logiques possibles dudit au 25 moins un bit reçu, comprenant un premier traitement de réception comportant une détection de l'occurrence d'une première transition (TR1) entre les deux états du lien après l'instant de début de réception (ttO) dudit au moins un bit et une détermination d'une première durée (Dl) séparant ledit instant de début de réception et l'instant 30 d'occurrence (ttl) de ladite première transition (TR1), l'instant de fin de réception (tt2) dudit au moins un bit étant séparé de l'instant d'occurrence de la première transition d'une première durée additionnelle (DA1) égale à une première portion prédéterminée de ladite première durée (Dl). 3029661 19
  9. 9. Procédé selon la revendication 8, dans lequel ladite première portion prédéterminée est comprise entre 10% et 70% de ladite première durée (Dl).
  10. 10. Procédé selon la revendication 8 ou 9, dans lequel le 5 paquet reçu (PQ) comprend plusieurs bits, ledit premier traitement de réception est mis en oeuvre au moins pour la réception du premier bit (start), et la réception du deuxième bit (b0) débute à l'expiration de ladite première durée additionnelle associée au premier bit.
  11. 11. Procédé selon la revendication 10, dans lequel, lorsque le 10 temps-bit (TB) associé au premier bit du paquet reçu est plus long que les temps-bit (TBO) associés aux autres bits du paquet reçu et que les temps-bit associés aux autres bits du paquet reçu sont déterminables, par une relation connue, à partir du temps bit associé au premier bit du paquet reçu, ledit premier traitement de réception est mis en oeuvre 15 uniquement pour la réception du premier bit (start).
  12. 12. Procédé selon la revendication 10, dans lequel tous les bits du paquet reçu ont un même temps-bit (TB) ou ont des temps-bits différents pour certains au moins d'entre eux mais déterminables par une relation connue, ledit premier traitement de réception est mis en 20 oeuvre pour la réception du premier bit (start) et la réception d'au moins un autre bit (b0) du paquet comprend un deuxième traitement de réception comportant une détection de l'occurrence d'une deuxième transition (TR2) entre les deux états du lien après l'instant de début de réception dudit au moins un autre bit (b0) et une détermination d'une 25 deuxième durée (D2) séparant ledit instant de début de réception du premier bit (start) et l'instant d'occurrence de ladite deuxième transition (TR2), l'instant de fin de réception dudit au moins un autre bit étant séparé de l'instant d'occurrence de ladite deuxième transition (TR2) d'une deuxième durée additionnelle (DA2) égale à une 30 deuxième portion prédéterminée de ladite deuxième durée.
  13. 13. Procédé selon la revendication 12, dans lequel la première portion et la deuxième portion sont identiques.
  14. 14. Procédé selon la revendication 10, dans lequel ledit premier traitement de réception est mis en oeuvre pour la réception de 3029661 20 chaque bit du paquet reçu (PQ) et la réception du bit courant, depuis le deuxième bit jusqu'au dernier débute à l'expiration de la durée additionnelle associée au bit précédent.
  15. 15. Unité de traitement configurée pour transmettre au moins 5 un paquet d'au moins un bit sur un lien série capable de prendre deux états différents respectivement associés aux deux valeurs logiques possibles dudit au moins un bit transmis, caractérisée en ce qu'elle comprend des moyens de traitement de transmission configurés pour mettre en oeuvre le procédé de transmission (10) selon l'une des 10 revendications 1 à 7.
  16. 16. Unité de traitement configurée pour recevoir au moins un paquet d'au moins un bit véhiculé sur un lien série capable de prendre deux états différents respectivement associés aux deux valeurs logiques possibles dudit au moins un bit reçu, caractérisée en ce 15 qu'elle comprend des moyens de traitement de réception (21) configurés pour mettre en oeuvre le procédé de réception selon l'une des revendications 8 à 14.
  17. 17. Unité de traitement selon la revendication 16, comprenant en outre des moyens de traitement de transmission (20) configurés 20 pour mettre en oeuvre le procédé de transmission selon l'une des revendications 1 à 7.
  18. 18. Unité de traitement selon la revendication 17, formant un émetteur/récepteur universel asynchrone.
FR1461892A 2014-12-04 2014-12-04 Procedes de transmission et de reception d'un signal binaire sur un lien serie, en particulier pour la detection de la vitesse de transmission, et dispositifs correspondants Expired - Fee Related FR3029661B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1461892A FR3029661B1 (fr) 2014-12-04 2014-12-04 Procedes de transmission et de reception d'un signal binaire sur un lien serie, en particulier pour la detection de la vitesse de transmission, et dispositifs correspondants
US14/853,520 US10122552B2 (en) 2014-12-04 2015-09-14 Transmission and reception methods for a binary signal on a serial link
US16/157,428 US10361890B2 (en) 2014-12-04 2018-10-11 Transmission and reception methods for a binary signal on a serial link
US16/440,069 US10616006B2 (en) 2014-12-04 2019-06-13 Transmission and reception methods for a binary signal on a serial link

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1461892A FR3029661B1 (fr) 2014-12-04 2014-12-04 Procedes de transmission et de reception d'un signal binaire sur un lien serie, en particulier pour la detection de la vitesse de transmission, et dispositifs correspondants

Publications (2)

Publication Number Publication Date
FR3029661A1 true FR3029661A1 (fr) 2016-06-10
FR3029661B1 FR3029661B1 (fr) 2016-12-09

Family

ID=52477913

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1461892A Expired - Fee Related FR3029661B1 (fr) 2014-12-04 2014-12-04 Procedes de transmission et de reception d'un signal binaire sur un lien serie, en particulier pour la detection de la vitesse de transmission, et dispositifs correspondants

Country Status (2)

Country Link
US (3) US10122552B2 (fr)
FR (1) FR3029661B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3029661B1 (fr) * 2014-12-04 2016-12-09 Stmicroelectronics Rousset Procedes de transmission et de reception d'un signal binaire sur un lien serie, en particulier pour la detection de la vitesse de transmission, et dispositifs correspondants

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020172315A1 (en) * 2001-05-17 2002-11-21 Sullivan Terence Sean Data rate calibration for asynchronous serial communications
US20060245515A1 (en) * 2005-04-28 2006-11-02 Nec Electronics Corporation Data reception apparatus and synchronizing signal detection method and program

Family Cites Families (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3701212A (en) 1970-01-15 1972-10-31 Mary E Melvin Salt water sinker
US4133978A (en) * 1977-08-25 1979-01-09 General Electric Company Circuit for separating a composite stream of data and clock pulses
US4797591A (en) 1982-09-28 1989-01-10 Streeter Edward C Link suspension for a rotor member
GB8528890D0 (en) * 1985-11-23 1986-01-02 Int Computers Ltd Data transmission system
US5588023A (en) * 1986-04-18 1996-12-24 Ho; Kit-Fun High content information transmission system
US5185765A (en) * 1986-05-08 1993-02-09 Walker Harold R High speed data communication system using phase shift key coding
JPH0725463B2 (ja) 1986-07-02 1995-03-22 富士通株式会社 半導体装置の製造方法
US4888791A (en) * 1988-01-25 1989-12-19 Barndt Sr Robert A Clock decoder and data bit transition detector for fiber optic work station
US4841549A (en) * 1988-03-21 1989-06-20 Knapp Stephen L Simple, high performance digital data transmission system and method
US4926447A (en) * 1988-11-18 1990-05-15 Hewlett-Packard Company Phase locked loop for clock extraction in gigabit rate data communication links
KR100201580B1 (ko) * 1991-04-02 1999-06-15 후루까와 준노스께 다중전송시스템
JP3136742B2 (ja) * 1992-02-14 2001-02-19 日産自動車株式会社 通信装置
JP2753915B2 (ja) * 1992-03-25 1998-05-20 三菱電機株式会社 通信制御装置
DE4210966C2 (de) * 1992-04-02 1994-06-23 Deutsche Aerospace Verfahren zur digitalen Modulation
JPH06216778A (ja) * 1993-01-14 1994-08-05 Mitsubishi Electric Corp 通信制御装置の復調回路
DE4308418A1 (de) * 1993-03-17 1994-09-22 Elsa Gmbh Bitratenerkennung
TW256900B (fr) * 1993-11-25 1995-09-11 Alps Electric Co Ltd
US5740199A (en) * 1994-03-23 1998-04-14 Motorola Inc. High speed wire-or communication system and method therefor
JPH07321875A (ja) * 1994-05-27 1995-12-08 Mita Ind Co Ltd データ受信制御装置
US5654983A (en) * 1994-06-10 1997-08-05 Hayes Microcomputer Products, Inc. Method and apparatus of operating data communications equipment in command mode and autobauding
JPH0898284A (ja) * 1994-07-25 1996-04-12 Nippondenso Co Ltd データ受信装置，送信装置および通信装置
US5504757A (en) * 1994-09-27 1996-04-02 International Business Machines Corporation Method for selecting transmission speeds for transmitting data packets over a serial bus
JP3466738B2 (ja) * 1994-11-21 2003-11-17 ヤマハ株式会社 非同期シリアルデータ受信装置
JPH08202528A (ja) * 1995-01-30 1996-08-09 Mitsubishi Denki Semiconductor Software Kk マイクロコンピュータ
US5661736A (en) * 1995-02-28 1997-08-26 Harris Corporation Multiple use timer and method for pulse width generation, echo failure detection, and receive pulse width measurement
US5774452A (en) * 1995-03-14 1998-06-30 Aris Technologies, Inc. Apparatus and method for encoding and decoding information in audio signals
US5696790A (en) * 1995-10-04 1997-12-09 Tut Systems, Inc. Method and apparatus for time dependent data transmission
JP3406440B2 (ja) * 1995-10-30 2003-05-12 Ｓｍｋ株式会社 パルス変調方法とパルス変調装置及びパルス復調装置
US5790607A (en) * 1995-11-28 1998-08-04 Motorola Inc. Apparatus and method for recovery of symbol timing for asynchronous data transmission
FR2746995B1 (fr) * 1996-03-28 1998-05-15 Sgs Thomson Microelectronics Procede et dispositif de codage de transmission et utilisation de ce procede
US6351489B1 (en) * 1996-09-30 2002-02-26 Rosemount Inc. Data bus communication technique for field instrument
US6028849A (en) * 1997-04-18 2000-02-22 Vlsi Technology, Inc. Communication timing control arrangement and method thereof
JP3036470B2 (ja) * 1997-06-27 2000-04-24 株式会社オプテック リモコン受信装置
US6775324B1 (en) * 1998-03-11 2004-08-10 Thomson Licensing S.A. Digital signal modulation system
FR2776097B1 (fr) * 1998-03-16 2000-08-11 Sgs Thomson Microelectronics Procede perfectionne d'identification de cartes electroniques
DE69827601D1 (de) * 1998-03-27 2004-12-23 St Microelectronics Srl Verfahren zum Lesen einer Mehrbitspeicherzelle
US6385210B1 (en) * 1998-04-17 2002-05-07 Ford Global Technologies, Inc. Method for detecting and resolving data corruption in a UART based communication network
DE19849408A1 (de) * 1998-10-27 2000-05-04 Continental Teves Ag & Co Ohg Verfahren und Vorrichtung zum Aufbereiten eines empfangenen Signals, das Daten codiert übermittelt
US6163586A (en) * 1998-12-01 2000-12-19 Philips Electronics North America Corp. Autobaud/autoecho method
FR2792474B1 (fr) * 1999-04-13 2001-06-29 St Microelectronics Sa Circuit de sortie de signal numerique
US6393502B1 (en) * 1999-08-31 2002-05-21 Advanced Micro Devices, Inc. System and method for initiating a serial data transfer between two clock domains
US6560279B1 (en) * 1999-10-25 2003-05-06 John F. Renz Two wire multiplex data acquisition system with remote unit mode controls
US6898204B2 (en) * 2000-04-07 2005-05-24 Broadcom Corporation Method of determining a collision between a plurality of transmitting stations in a frame-based communications network
US7415079B2 (en) * 2000-09-12 2008-08-19 Broadcom Corporation Decoder design adaptable to decode coded signals using min* or max* processing
EP1193715A1 (fr) * 2000-09-20 2002-04-03 STMicroelectronics S.r.l. Dispositif de mémoire non volatile ayant parties avec temps d'accès, fiabilité et capacité différentes
DE10049090A1 (de) * 2000-09-27 2002-04-11 Bosch Gmbh Robert Verfahren, Vorrichtung und Schnittstelle zur Übertragung von Daten
US7184479B2 (en) * 2000-10-30 2007-02-27 Daikin Industries, Ltd. Data transmission method and data transmission device
JP3705183B2 (ja) * 2000-12-28 2005-10-12 株式会社デンソー データ受信装置
US6959014B2 (en) * 2001-02-01 2005-10-25 Freescale Semiconductor, Inc. Method and apparatus for operating a communication bus
JP3668697B2 (ja) * 2001-04-09 2005-07-06 三菱電機株式会社 データ送信方法及びデータ送信装置
FR2831305B1 (fr) * 2001-10-23 2004-01-30 Inside Technologies Circuit integre sans contact comprenant des moyens d'identification automatique de trame
US6999543B1 (en) * 2001-12-03 2006-02-14 Lattice Semiconductor Corporation Clock data recovery deserializer with programmable SYNC detect logic
US7058149B2 (en) * 2001-12-14 2006-06-06 Freescale Semiconductor, Inc. System for providing a calibrated clock and methods thereof
US7035368B2 (en) * 2002-03-18 2006-04-25 Texas Instruments Incorporated High speed parallel link receiver
US7336706B2 (en) * 2002-08-08 2008-02-26 Broadcom Corporation Programmable integrated DiSEqC transceiver
US7139613B2 (en) * 2002-09-25 2006-11-21 Medtronic, Inc. Implantable medical device communication system with pulsed power biasing
US6864712B2 (en) * 2003-04-28 2005-03-08 Stmicroelectronics Limited Hardening logic devices
US8204076B2 (en) * 2003-05-01 2012-06-19 Genesis Microchip Inc. Compact packet based multimedia interface
US7418031B2 (en) * 2003-08-06 2008-08-26 Stmicroelectronics Pvt. Ltd. Automatic baud rate determination
EP1505605A1 (fr) * 2003-08-06 2005-02-09 STMicroelectronics S.r.l. Circuit de lecture amélioré d'une mémoire à semi-conducteur permettant précharge et décharge des lignes de bit
US7333536B2 (en) * 2003-10-09 2008-02-19 Stmicroelectronics Pvt. Ltd. System and method for auto baud rate detection in asynchronous serial communication
US7729427B2 (en) * 2004-02-24 2010-06-01 Intersil Americas Inc. Pseudo-synchronous one wire bidirectional bus interface
EP1585139A1 (fr) * 2004-04-08 2005-10-12 STMicroelectronics Pvt. Ltd Testeur sur puce à vitesse élevée pour tester et caractériser des mémoires de types différents
WO2005101773A1 (fr) * 2004-04-16 2005-10-27 Thine Electronics, Inc. Circuit emetteur, circuit recepteur, circuit d'extraction d'horloge, procede de transmission de donnees et systeme de transmission de donnees
US7512196B2 (en) * 2004-06-28 2009-03-31 Guidetech, Inc. System and method of obtaining random jitter estimates from measured signal data
US7426123B2 (en) * 2004-07-27 2008-09-16 Silicon Laboratories Inc. Finite state machine digital pulse width modulator for a digitally controlled power supply
US7142140B2 (en) * 2004-07-27 2006-11-28 Silicon Laboratories Inc. Auto scanning ADC for DPWM
US8804482B2 (en) * 2004-07-28 2014-08-12 Gemalto Sa Bidirectional communication
US7668233B2 (en) * 2004-07-28 2010-02-23 Circadiant Systems, Inc. Method of determining jitter and apparatus for determining jitter
GB2417860A (en) * 2004-09-01 2006-03-08 Tak Ming Leung Identifying the modulation format of a received signal
US7561624B2 (en) * 2004-11-22 2009-07-14 Fonseka John P Multi-interval line coding for high speed data communication
EP1696621A1 (fr) * 2005-02-28 2006-08-30 STMicroelectronics (Research & Development) Limited Liaison série impulsionnelle à commande de flux
US7518894B2 (en) * 2005-03-31 2009-04-14 Silicon Laboratories Inc. Distributed power supply system having reassignable master
EP1720022B1 (fr) * 2005-04-29 2010-06-16 Tektronix International Sales GmbH Dispositif de mesure synchronisé dans le temps et méthode pour la synchronisation dans le temps d'au moins un dispositif maître/esclave
JPWO2006132115A1 (ja) * 2005-06-08 2009-01-08 ローム株式会社 撮像装置
DE102005037263A1 (de) * 2005-08-08 2007-02-15 Robert Bosch Gmbh Verfahren und Vorrichtung zum Decodieren eines Signals
US20150187209A1 (en) * 2006-01-31 2015-07-02 Sigma Designs, Inc. Method and system for synchronization and remote control of controlling units
US20070245217A1 (en) * 2006-03-28 2007-10-18 Stmicroelectronics S.R.L. Low-density parity check decoding
JP2007324679A (ja) * 2006-05-30 2007-12-13 Nec Electronics Corp シリアル通信用ボーレートジェネレータ
EP1865649A1 (fr) * 2006-06-06 2007-12-12 STMicroelectronics S.r.l. Récupération d'horloge et de données utilisant le surèchantillonage ainsi que le suivi de données.
US7944807B2 (en) * 2006-10-17 2011-05-17 Monolithic Power Systems, Inc. System and method for implementing a single-wire serial protocol
US8275080B2 (en) * 2006-11-17 2012-09-25 Comtech Mobile Datacom Corporation Self-supporting simplex packets
US7363129B1 (en) * 2007-01-05 2008-04-22 Moon Valley Software Apparatus, system and method that interfaces with an automobile engine control unit
US8766955B2 (en) * 2007-07-25 2014-07-01 Stmicroelectronics, Inc. Methods and apparatus for latency control in display devices
US8030888B2 (en) 2007-08-13 2011-10-04 Pandya Ravi A Wireless charging system for vehicles
US8183982B2 (en) * 2007-08-14 2012-05-22 Infineon Technologies Ag System including reply signal that at least partially overlaps request
JP4569635B2 (ja) * 2008-01-17 2010-10-27 カシオ計算機株式会社 電波受信装置および電波時計
DE102008011823B4 (de) * 2008-02-29 2010-02-04 Siemens Aktiengesellschaft Verfahren zur flackerfreien Übertragung digitaler Daten in einem optischen Freiraum-Übertragungssystem
EP2134026A1 (fr) * 2008-06-11 2009-12-16 Gemplus Procédé de transmission de données à haut débit et dispositif(s) correspondant(s)
FR2934390B1 (fr) * 2008-07-22 2010-08-13 St Microelectronics Rousset Transmission multicanaux sur un bus unifilaire
US8201411B2 (en) 2008-12-11 2012-06-19 General Electric Company Deep chilled air washer
KR101375466B1 (ko) * 2009-01-12 2014-03-18 램버스 인코포레이티드 다중 전력 모드를 갖는 메조크로노스 시그널링 시스템
US8044743B2 (en) * 2009-03-24 2011-10-25 Dsp Group Limited Method and apparatus for pulse position modulation
US8284830B2 (en) * 2009-05-12 2012-10-09 Alfred E. Mann Foundation For Scientific Research Pulse edge demodulation
US8344659B2 (en) * 2009-11-06 2013-01-01 Neofocal Systems, Inc. System and method for lighting power and control system
US8600743B2 (en) * 2010-01-06 2013-12-03 Apple Inc. Noise profile determination for voice-related feature
CN101820324B (zh) * 2010-04-30 2014-04-09 中兴通讯股份有限公司 一种异步数据的同步传输方法和系统
US20120051241A1 (en) * 2010-08-31 2012-03-01 Denso Corporation Communication system with a plurality of nodes communicably connected for communication based on NRZ (non return to zero) code
EP2432124B1 (fr) * 2010-09-21 2016-05-11 Harman Becker Automotive Systems GmbH Modulateur de largeur d'impulsions
US8850259B2 (en) * 2011-01-07 2014-09-30 Anue Systems, Inc. Systems and methods for precise generation of phase variation in digital signals
US8788867B2 (en) * 2011-01-07 2014-07-22 Anue Systems, Inc. Systems and methods for playback of detected timing events
WO2012101662A1 (fr) * 2011-01-25 2012-08-02 Power-One Italy S.P.A. Protocole de transmission
KR101712237B1 (ko) * 2011-02-17 2017-03-03 국립대학법인 홋가이도 다이가쿠 클락 데이터 재생 회로 및 그것을 포함하는 무선 모듈
TWI459774B (zh) * 2011-04-29 2014-11-01 Ind Tech Res Inst 非同步主從式串列通訊系統及應用其之資料傳輸方法與控制模組
EP2718526B1 (fr) 2011-06-08 2021-01-06 Faringosi-Hinges S.r.l. Charnière avec moyens elastiques et amortisseur
JP5541234B2 (ja) * 2011-06-08 2014-07-09 株式会社デンソー トランシーバ
US9129139B2 (en) * 2011-06-30 2015-09-08 Stmicroelectronics S.R.L. Solid state memory and method for protecting digital contents by interrupting copying or accessing and proceeding only upon user verification or authentication
US8581619B2 (en) * 2011-08-25 2013-11-12 Stmicroelectronics International N.V. Impedance calibration circuit and method
US9007951B2 (en) * 2011-10-14 2015-04-14 Infineon Technologies Ag Self synchronizing data communication method and device
US8847691B2 (en) * 2011-11-16 2014-09-30 Qualcomm Incorporated Apparatus and method for recovering burst-mode pulse width modulation (PWM) and non-return-to-zero (NRZ) data
CN102497710B (zh) * 2011-12-30 2014-05-28 成都芯源系统有限公司 Led移相调光电路及其方法
US8564365B2 (en) * 2012-01-20 2013-10-22 Qualcomm Incorporated Wide input bit-rate, power efficient PWM decoder
JP5609930B2 (ja) * 2012-07-31 2014-10-22 株式会社デンソー トランシーバ
JP5977152B2 (ja) * 2012-11-20 2016-08-24 株式会社デンソー 通信装置
JP6053496B2 (ja) * 2012-12-18 2016-12-27 キヤノン株式会社 データ通信システム、データキャリア駆動装置、及びデータキャリア装置
JP6054735B2 (ja) * 2012-12-19 2016-12-27 株式会社デンソー トランシーバ、通信装置
US11393461B2 (en) * 2013-03-12 2022-07-19 Cerence Operating Company Methods and apparatus for detecting a voice command
US20140358552A1 (en) * 2013-05-31 2014-12-04 Cirrus Logic, Inc. Low-power voice gate for device wake-up
US9479310B2 (en) * 2013-08-06 2016-10-25 Infineon Technologies Ag Method, apparatus and system to communicate with a device
FR3009633B1 (fr) * 2013-08-08 2017-02-24 Stmicroelectronics Rousset Communication sur bus i2c
US9813221B2 (en) * 2013-11-13 2017-11-07 Stmicroelectronics (Rousset) Sas Combined flow and low-power state control using same lines between interfaces
US10652131B2 (en) * 2013-11-22 2020-05-12 Advantest Corporation Method and apparatus to provide both high speed and low speed signaling from the high speed transceivers on an field programmable gate array
CN104852464B (zh) * 2014-02-19 2018-01-23 台达电子企业管理（上海）有限公司 同步信息的传输装置和方法及具有该装置的电力电子设备
EP3158622B1 (fr) * 2014-06-20 2020-09-09 LG Electronics Inc. Procédé, appareil et système de transfert d'énergie sans fil
US9762419B2 (en) * 2014-08-13 2017-09-12 Infineon Technologies Ag Edge-based communication with a plurality of slave devices
WO2016054245A1 (fr) * 2014-09-30 2016-04-07 Concio Holdings LLC Confirmation de l'exactitude de données dans un système de commande distribué
GB2532015B (en) * 2014-11-04 2018-12-26 Cirrus Logic Int Semiconductor Ltd Improved analogue-to-digital convertor
FR3029661B1 (fr) * 2014-12-04 2016-12-09 Stmicroelectronics Rousset Procedes de transmission et de reception d'un signal binaire sur un lien serie, en particulier pour la detection de la vitesse de transmission, et dispositifs correspondants
US9306605B1 (en) * 2015-01-13 2016-04-05 Stmicroelectronics International N.V. Electronic device having frequency shifting UART
DE102015104186B4 (de) * 2015-03-20 2017-04-27 Intel IP Corporation Verfahren und Vorrichtungen zum Synchronisieren des Datenempfangs von einem ersten Funknetz und von einem zweiten Funknetz
JP2016208120A (ja) * 2015-04-16 2016-12-08 株式会社日本自動車部品総合研究所 ネットワーク制御装置
US9965435B2 (en) * 2015-11-12 2018-05-08 Qualcomm Incorporated Communication low-speed and high-speed parallel bit streams over a high-speed serial bus
US10181873B2 (en) * 2015-12-28 2019-01-15 Stmicroelectronics, Inc. Enhanced powerline communication methods and devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020172315A1 (en) * 2001-05-17 2002-11-21 Sullivan Terence Sean Data rate calibration for asynchronous serial communications
US20060245515A1 (en) * 2005-04-28 2006-11-02 Nec Electronics Corporation Data reception apparatus and synchronizing signal detection method and program

Also Published As

Publication number Publication date
US20160164701A1 (en) 2016-06-09
FR3029661B1 (fr) 2016-12-09
US20190296943A1 (en) 2019-09-26
US10122552B2 (en) 2018-11-06
US10616006B2 (en) 2020-04-07
US20190044758A1 (en) 2019-02-07
US10361890B2 (en) 2019-07-23

Similar Documents

Publication Publication Date Title
EP0269481B1 (fr) Procédé et dispositif de transmission de données numériques
EP0881804B1 (fr) Procédé de détermination d'un format d'émission de symboles dans un système de transmission et système associé
EP0108028A1 (fr) Système de synchronisation de multiplex numériques de paquets
EP2312452B1 (fr) Protocole de communication sur bus unifilaire
FR2965374A1 (fr) Communication maitre-esclave sur bus unifilaire entre un circuit maitre et au moins deux circuits esclaves
EP2423912A1 (fr) Système d'émission et de réception de signaux numériques vidéo pour liaisons de type "LVDS"
EP0064120B1 (fr) Procédé de détermination de la configuration des canaux actifs dans un système de communication multiplex et dispositif de mise en oeuvre dudit procédé
EP3793142B1 (fr) Communication par bus can
EP0621703A1 (fr) Procédé de récupération d'horloge et de synchronisation pour la réception d'informations transmises par un réseau ATM et dispositif de mise en oeuvre du procédé
FR2988949A1 (fr) Dispositif de communication et procede de programmation ou de correction d'erreur d'un ou plusieurs participants du dispositif de communication
FR3017760A1 (fr) Station de participants d'un systeme de bus et procede pour augmenter le debit de donnees dans le systeme de bus
FR2674393A1 (fr) Synchronisation de stations terminales dans un reseau a l'alternat et multidebit.
EP0104294B1 (fr) Système de transmission de données
EP0848517B1 (fr) Trame de transmission de données et procédé et dispositif d'émission et de réception d'une telle trame
FR3029661A1 (fr) Procedes de transmission et de reception d'un signal binaire sur un lien serie, en particulier pour la detection de la vitesse de transmission, et dispositifs correspondants
FR2998125A1 (fr) Procede de transmission de paquets de donnees entre deux modules de communication ainsi que module emetteur et module recepteur
EP0056748B1 (fr) Procédé de synchronisation à la réception de signaux numériques transmis par paquets
EP3793132A1 (fr) Communication par bus can
CA2133431A1 (fr) Dispositif de transmission de donnees pour reseau a acces aleatoire, avec resolution de collision perfectionnee, et procede correspondant
FR2855687A1 (fr) Dispositif pour recuperer un signal de synchronisation
EP1330065A1 (fr) Récepteur et procédé de réception peu sensible au phénomène d'évanouissement
EP1805905B1 (fr) Procede de synchronisation d'un recepteur radio, et recepteur adapte pour mettre en uvre un tel procede
EP0363231B1 (fr) Procédé de transmission d'information sur une liaison bidirectionelle et dispositif de mise en oeuvre de ce procédé
EP1710710A1 (fr) Interface de circuits dans un circuit électronique integré
EP1536566B1 (fr) Circuit électronique de décodage d'un signal de données asynchrone biphase et procédé de décodage correspondant, dispositif de controle d'un équipement

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20160610

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 6

ST Notification of lapse

Effective date: 20210806