JP5977152B2 - 通信装置 - Google Patents
通信装置 Download PDFInfo
- Publication number
- JP5977152B2 JP5977152B2 JP2012254584A JP2012254584A JP5977152B2 JP 5977152 B2 JP5977152 B2 JP 5977152B2 JP 2012254584 A JP2012254584 A JP 2012254584A JP 2012254584 A JP2012254584 A JP 2012254584A JP 5977152 B2 JP5977152 B2 JP 5977152B2
- Authority
- JP
- Japan
- Prior art keywords
- boundary pattern
- boundary
- range
- value
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims description 30
- 230000005540 biological transmission Effects 0.000 claims description 57
- 238000012545 processing Methods 0.000 claims description 42
- 238000001514 detection method Methods 0.000 claims description 29
- 238000005259 measurement Methods 0.000 claims description 9
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 11
- 238000003708 edge detection Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 2
- 101100172132 Mus musculus Eif3a gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4902—Pulse width modulation; Pulse position modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
- H04L7/065—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length and superimposed by modulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
ところで、二つの論理値を表すPWM符号を復号する場合、ビットの境界を表す立ち下がりエッジ(周期的に現れる境界パタン)から一定時間後(各論理値に対応した符号間で信号レベルが異なるタイミング)にサンプリングした信号レベル、又はビット境界から立ち上がりエッジまでの継続期間(ロウレベル期間)の長さを測定した結果によって論理値を判定することが一般的である。
<全体構成>
本発明が適用された車載通信システム1は、図1に示すように、ボデー系のアプリケーションを実現する電子制御装置(ボデー系ECU)や、車両の状態を検出したり車両の状態を制御したりするために設けられた関連機器(ライト,センサ等)からなるノード3を、バス状の伝送路5を介して相互に接続することで構成されている。
伝送路5は、異なるノード3からハイレベル(第1レベル)の信号とロウレベル(第2レベル)の信号とが同時に出力されると、伝送路5上の信号レベルがロウレベルとなるように構成されており、この機能を利用してバス調停を実現する。
ノード3には、他のノードに伝送路5を介してクロックを供給するノード(ここではボデー・ワイパECU)と、伝送路5を介して供給されるクロックに同期した通信を実行するノードとが存在し、以下では、前者をクロックマスタ3aとも称し、後者を通常ノード3bとも称する。クロックマスタ3a及び通常ノード3bは、一部構成が異なるがほぼ同様の構成を有しているため、基本的に共通部分の説明を行い、必要に応じて相違点について説明を補足する。
信号処理部10は、CPU,ROM,RAM,IOポート等からなる周知のマイクロコンピュータを中心に構成され、更に、調歩同期(非同期)方式のシリアル通信を実現するUART(汎用非同期受信・送信機:Universal Asynchronous Receiver Transmitter )、11、当該信号処理部10を動作させるための動作クロックを発生させる発振回路12を備えている。
図3に戻り、トランシーバ20は、送信データTXDを符号化する符号化回路31、受信データRXを復号する復号化回路32、ビット単位でデータの衝突を検出する調停回路33からなるデジタル処理部30と、デジタル処理部30にて符号化された送信データTXを伝送路5に出力する送信バッファ41、伝送路5上のデータを取り込む受信バッファ42からなるアナログ処理部40と、デジタル処理部30の動作に必要な各種タイミング信号を生成するタイミング生成部50とを備えている。
タイミング生成部50は、複数のインバータをリング状に接続することで構成されたリングオシレータ等からなる簡易な発振回路を備え、この発振回路が発生させたカウント用クロックを分周することによって、基準クロック(クロックマスタ3aでは信号処理部10から供給される内部クロックCK,通常ノード3bでは受信バッファ42を介して伝送路5から取り込んだ受信データRX)に同期した各種タイミング信号を生成する。
デジタル処理部30において、符号化回路31は、クロックマスタ3aと通常ノード3bとでは異なった動作をする。
復号化回路32は、図5に示すように、受信データRXにおける境界エッジ及び中間エッジを検出するエッジ検出回路61と、境界エッジの検出タイミングを表す境界エッジ検出信号FEに基づいて設定される許可範囲の間、エッジ検出回路61による境界エッジの検出を許可するための許可信号ENを生成する許可範囲設定部62と、境界エッジ検出信号FE及び中間エッジの検出タイミングを表す中間エッジ検出信号REに基づいて、境界エッジの検出タイミングから中間エッジの検出タイミングまでの時間幅、即ち、受信データRXを構成するPWM符号のロウレベル幅を計時するレベルタイマ63を備えている。
ここで、許可範囲設定部62は、図6に示すように、境界エッジ検出信号FEに基づいて境界エッジの周期を計時するビットタイマ71と、境界エッジの検出タイミングから許可範囲の開始タイミングまでの時間に対応するカウント値である開始比較値、及び許可範囲の継続期間に対応するカウント値である終了比較値を記憶する範囲記憶部72と、ビットタイマ71の計時値が範囲記憶部72に記憶された開始比較値と一致すると開始タイミング信号を出力する比較器73を備えている。
ここで処理部79が実行する処理を、図7に示すフローチャートに沿って説明する。
なお、処理部79は、マイクロコンピュータによって構成されていてもよいし、マイクロコンピュータを用いることなく、論理回路の組合せによって構成されていてもよい。
処理部79では、まず、範囲記憶部72及びリセット記憶部77に、開始比較値,終了比較値,リセット比較値の初期値を設定すると共に、強制許可信号Kをオフ(ロウレベル)に、予め用意された初回フラグをオンに設定する初期化処理を行う(S110)。
以上説明したように、車載通信システム1では、図8に示すように、ビット境界(境界エッジ)が検出されると、その検出タイミングから開始比較値に相当する時間が経過してから、更に終了比較値に相当する時間が経過するまでの間を許可範囲として設定し、許可範囲外で発生する立ち下がりエッジが、ビット境界として認識されないようにされている。
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において様々な態様にて実施することが可能である。
Claims (5)
- 伝送路(5)で伝送される信号に周期的に現れる境界パタンを検出する境界パタン検出手段(61)と、
該境界パタン検出手段による前記境界パタンの検出タイミングに同期した処理を実行する処理実行手段(63〜66)と、
前記境界パタン検出手段での前記境界パタンの検出タイミングから、次に前記境界パタンが現れることが推定される推定タイミングを基準とした許可範囲を設定する範囲設定手段(62)と、
を備え、前記境界パタン検出手段は、前記範囲設定手段にて設定された前記許可範囲の間、前記境界パタンの検出が許可され、
前記範囲設定手段は、
前記境界パタン検出手段にて前記境界パタンが検出される間隔を計時する計時手段(71)と、
前記計時手段での計時結果から求めた前記境界パタンの周期に従って前記許可範囲の大きさを可変設定する可変設定手段(79,S150〜S190)と、
を備えることを特徴とする通信装置。 - 前記可変設定手段は、前記境界パタンの周期を計時した計測値を統計的に処理した値を用いて、前記許可範囲の大きさを再設定することを特徴とする請求項1に記載の通信装置。
- 前記伝送路で伝送される信号は、パルス幅変調符号によって符号化された信号であり、
前記境界パタン検出手段は、ビット境界を表すエッジを前記境界パタンとして検出することを特徴とする請求項1又は請求項2に記載の通信装置。 - 前記処理実行手段は、前記伝送路を介して受信した信号を復号化する復号化回路であることを特徴とする請求項1ないし請求項3のいずれか1項に記載の通信装置。
- 前記範囲設定手段は、
前記計時手段での計時値が、前記範囲設定手段にて求められた前記境界パタンの周期より大きな値に設定されたリセット比較値に達した場合、前記範囲設定手段による許可範囲の設定をリセットし、該範囲設定手段により前記境界パタンの周期が求められるまでの間、前記境界パタン検出手段での検出を強制的に許可するリセット手段(77〜79,S200〜S220)を備えることを特徴とする請求項1ないし請求項4のいずれか1項に記載の通信装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012254584A JP5977152B2 (ja) | 2012-11-20 | 2012-11-20 | 通信装置 |
US14/083,814 US9094279B2 (en) | 2012-11-20 | 2013-11-19 | Communication apparatus for transmission of binary coded signal |
DE201310223582 DE102013223582A1 (de) | 2012-11-20 | 2013-11-19 | Kommunikationsvorrichtung zum senden eines binär codierten signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012254584A JP5977152B2 (ja) | 2012-11-20 | 2012-11-20 | 通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014103552A JP2014103552A (ja) | 2014-06-05 |
JP5977152B2 true JP5977152B2 (ja) | 2016-08-24 |
Family
ID=50625822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012254584A Active JP5977152B2 (ja) | 2012-11-20 | 2012-11-20 | 通信装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9094279B2 (ja) |
JP (1) | JP5977152B2 (ja) |
DE (1) | DE102013223582A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3029661B1 (fr) * | 2014-12-04 | 2016-12-09 | Stmicroelectronics Rousset | Procedes de transmission et de reception d'un signal binaire sur un lien serie, en particulier pour la detection de la vitesse de transmission, et dispositifs correspondants |
JP6436419B2 (ja) * | 2015-06-19 | 2018-12-12 | パナソニックIpマネジメント株式会社 | 通信装置およびそれを用いた通信システム |
CN110399113A (zh) * | 2018-04-24 | 2019-11-01 | 京东方科技集团股份有限公司 | 数据传输方法、装置及显示装置 |
JP7176289B2 (ja) * | 2018-08-10 | 2022-11-22 | 株式会社デンソー | 通信装置 |
JP7390983B2 (ja) * | 2020-06-03 | 2023-12-04 | ルネサスエレクトロニクス株式会社 | 半導体装置および復号化方法 |
CN115189860A (zh) * | 2021-04-01 | 2022-10-14 | 华为技术有限公司 | 用于网络设备中数据信号传输的方法和装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63190457A (ja) * | 1986-10-02 | 1988-08-08 | Yazaki Corp | シリアルデ−タ伝送装置 |
JPH01151082A (ja) * | 1987-12-08 | 1989-06-13 | Yamaha Corp | Pdm信号デコード回路 |
FR2781943B1 (fr) * | 1998-07-30 | 2000-09-15 | Thomson Multimedia Sa | Procede de recuperation d'horloge lors de l'echantillonnage de signaux de type numerique |
DE19849408A1 (de) * | 1998-10-27 | 2000-05-04 | Continental Teves Ag & Co Ohg | Verfahren und Vorrichtung zum Aufbereiten eines empfangenen Signals, das Daten codiert übermittelt |
JP2003281737A (ja) * | 2002-03-25 | 2003-10-03 | Matsushita Electric Ind Co Ltd | ウォブル復調装置および方法 |
US7173639B2 (en) * | 2002-04-10 | 2007-02-06 | Intel Corporation | Spatial light modulator data refresh without tearing artifacts |
US6867794B2 (en) * | 2003-01-30 | 2005-03-15 | Hewlett-Packard Development Company, L.P. | Adjusting a scan line in a laser imaging device |
US7332898B1 (en) * | 2006-08-17 | 2008-02-19 | Texas Instruments Incorporated | Double-edge, stackable PWM with built-in feedforward |
US7742548B2 (en) * | 2007-02-06 | 2010-06-22 | Ittiam Systems (P) Ltd. | Method and device for frame synchronization and coarse frequency offset estimation (CFE) |
US8472577B2 (en) * | 2007-12-19 | 2013-06-25 | Electronics And Telecommunications Research Institute | Apparatus and method for detecting reception signal symbol synchronization in wireless communication system |
US8373643B2 (en) * | 2008-10-03 | 2013-02-12 | Freescale Semiconductor, Inc. | Frequency synthesis and synchronization for LED drivers |
US9490792B2 (en) * | 2010-02-10 | 2016-11-08 | Freescale Semiconductor, Inc. | Pulse width modulation with effective high duty resolution |
US8665976B2 (en) * | 2011-03-31 | 2014-03-04 | Saankhya Labs Pvt. Ltd. | Blind symbol synchronization scheme for OFDM system |
-
2012
- 2012-11-20 JP JP2012254584A patent/JP5977152B2/ja active Active
-
2013
- 2013-11-19 US US14/083,814 patent/US9094279B2/en active Active
- 2013-11-19 DE DE201310223582 patent/DE102013223582A1/de active Pending
Also Published As
Publication number | Publication date |
---|---|
US9094279B2 (en) | 2015-07-28 |
US20140140390A1 (en) | 2014-05-22 |
DE102013223582A1 (de) | 2014-05-22 |
JP2014103552A (ja) | 2014-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5977152B2 (ja) | 通信装置 | |
JP5541234B2 (ja) | トランシーバ | |
JP5905678B2 (ja) | トランシーバ | |
US9154175B2 (en) | Transceiver and communication apparatus transmitting and receiving data encoded by transmission code | |
JP5664606B2 (ja) | 復号化回路 | |
JP2013030932A (ja) | 通信システム及び、当該通信システムに用いられるサブマスタノード | |
KR20120099295A (ko) | 부분적인 네트워킹을 위한 개선된 패턴 검출 | |
JP5678849B2 (ja) | 通信システム及びトランシーバ | |
JP5644725B2 (ja) | トランシーバ | |
US20090323877A1 (en) | Data receiving apparatus and data receiving method | |
JP5617795B2 (ja) | 通信システム及び、当該通信システムに用いられるマスタノード、スレーブノード | |
JP5892890B2 (ja) | 通信制御装置 | |
JP6094609B2 (ja) | 通信システム | |
JP6969215B2 (ja) | 通信装置及び通信システム | |
JP7176289B2 (ja) | 通信装置 | |
JP5922350B2 (ja) | 通信システム,トランシーバ | |
JP6379925B2 (ja) | 通信波形生成装置 | |
JP5678828B2 (ja) | トランシーバ | |
JP5598441B2 (ja) | 通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160721 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5977152 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |