FR2894044A1 - Systeme de memorisation et controleur de memorisation. - Google Patents

Systeme de memorisation et controleur de memorisation. Download PDF

Info

Publication number
FR2894044A1
FR2894044A1 FR0655690A FR0655690A FR2894044A1 FR 2894044 A1 FR2894044 A1 FR 2894044A1 FR 0655690 A FR0655690 A FR 0655690A FR 0655690 A FR0655690 A FR 0655690A FR 2894044 A1 FR2894044 A1 FR 2894044A1
Authority
FR
France
Prior art keywords
storage system
logical
virtual
access request
lun
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR0655690A
Other languages
English (en)
Inventor
Keishi Tamura
Shinichi Nakayama
Katsuhiro Uchiumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of FR2894044A1 publication Critical patent/FR2894044A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0817—Cache consistency protocols using directory methods
    • G06F12/0824—Distributed directories, e.g. linked lists of caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

Système de mémorisation couplé à un ordinateur hôte et à un système de réseau de disques. Le système de mémorisation comporte une première unité logique à laquelle est attribué un premier Numéro d'Unité Logique (LUN) et étant une cible d'une demande d'accès, un dispositif logique virtuel associé à la première unité logique, un dispositif logique associé au dispositif logique virtuel et en outre associé à une seconde unité logique à laquelle est attribué un second numéro LUN, et au moins un contrôleur qui commande de recevoir des données de ladite demande d'accès incluant ledit premier numéro LUN et commande de transférer lesdites données de ladite demande d'accès vers ladite seconde unité logique sur la base d'une relation entre ladite première unité logique, ledit dispositif logique virtuel et ledit dispositif logique.

Description

La présente invention concerne un système de mémorisation et un contrôleur
de mémorisation. Par exemple, dans un système de base de données destiné à traiter une grande quantité de données tel qu'un centre de données, etc., les données sont gérées en utilisant un système de mémorisation réalisé séparément d'un ordinateur hôte. Ce système de mémorisation est réalisé à partir par exemple d'un dispositif de réseau de disques, etc. Le dispositif de réseau de disques est ré- alisé en agençant de nombreux dispositifs de mémoire sous une forme de réseau, et est également réalisé sur la base par exemple d'un Réseau Redondant de Disques Indépendants Bon Marché (désigné ci-dessous RAID). Au moins un ou plu-sieurs volumes logiques (unités logiques) sont formés dans une zone de mémoire physique fournie par un groupe de dispositifs de mémoire. Ce volume logique est fourni à l'ordinateur hôte (de manière plus spécifique, un pro-gramme de base de données exécuté dans l'ordinateur hôte). L'ordinateur hôte peut écrire et lire des données relativement au volume logique en transmettant une instruction prédéterminée. Du fait que la société d'informations est en évolution, etc., les données à gérer par la base de don- nées sont quotidiennement de plus en plus nombreuses. Par conséquent, un contrôleur de mémorisation ayant une per- formance supérieure et une capacité plus grande est né- cessaire. Le contrôleur de mémorisation d'un nouveau type est développé pour satisfaire à cette exigence du marché. Deux procédés consistant à introduire le contrôleur de mémorisation du nouveau type dans le système de mémorisa- tion sont pris en compte. Un de ces procédés est un pro- cédé pour remplacer de manière parfaite le contrôleur de mémorisation d'un type ancien par le contrôleur de mémo- risation du nouveau type et à construire entièrement le système de mémorisation à partir du contrôleur de mémori- sation du nouveau type (document JP-T-10-508 967) (le terme "JP-T" tel qu'utilisé ici signifie une traduction japonaise publiée d'une demande de brevet PCT). L'autre procédé est un procédé consistant à ajouter nouvellement le contrôleur de mémorisation du nouveau type au système de mémorisation réalisé par le contrôleur de mémorisation de l'ancien type et à faire co-exister les contrôleurs de mémorisation des types nouveau et ancien. Une technique pour gérer la zone de mémoire d'un dispositif physique dans une unité de secteur et à construire de manière dynamique le dispositif logique en unité de secteur est également connue (document JP-A-2001-337 850). De plus, une technique pour former une zone en conformité avec le dispositif de mémoire ayant la capacité la plus petite dans la structure du dispositif logique à partir de plusieurs dispositifs de mémoire de capacités différentes, et à former des zones en conformité avec la capacité la plus petite par rapport aux capacités restantes, est également connue (document JP-A-9-288 547). Lorsque le contrôleur de mémorisation est par- faitement transféré depuis le contrôleur de mémorisation de l'ancien type en le contrôleur de mémorisation du nouveau type, il est possible d'utiliser la fonction et la performance du contrôleur de mémorisation du nouveau type. Cependant, aucun contrôleur de mémorisation de l'ancien type ne peut être utilisé de manière efficace et le coût d'introduction est accru. Lorsqu'on souhaite que le contrôleur de mémorisation de l'ancien type et le con- trôleur de mémorisation du nouveau type co-existent, le nombre de contrôleurs de mémorisation constituant le système de mémorisation est augmenté et la gestion et le fonctionnement des contrôleurs de mémorisation des deux types nouveau et ancien prennent beaucoup de temps et sont fastidieux. De plus, dans le cas dans lequel la responsabilité du dispositif de mémoire agencé dans le contrôleur de mémorisation du type ancien est faible, la performance du système entier est réduite en connectant ce dispositif de mémoire de l'ancien type au système de mémorisation. Par exemple, ce cas est un cas dans lequel le dispositif de mémoire de l'ancien type est un dispositif impliquant une opération mécanique (positionnement de tête, etc.) et la durée d'opération mécanique est longue et la capacité d'un tampon pour un transfert de données agencé dans le dispositif de mémoire de l'ancien type est faible, etc. De plus, il existe également un cas dans lequel aucun dispositif de mémoire de l'ancien type ne peut être utilisé puisque c'est le même cas que la combinaison d'un dispositif de mémoire de système ouvert et d'un central, ou d'un serveur capable de connecter uniquement le dispositif de mémoire ayant une fonction spécifique, etc. La présente invention est réalisée en prenant en compte les points problématiques ci-dessus, et un but de la présente invention consiste à fournir un système de mémorisation et un contrôleur de mémorisation capables d'utiliser de manière efficace des ressources de mémoire en connectant différents contrôleurs de mémorisation tels que des contrôleurs de mémorisation nouveaux et anciens en coopération les uns avec les autres.
Un autre but de la présente invention consiste à fournir un système de mémorisation et un contrôleur de mémorisation capables d'utiliser le dispositif de mémoire de l'ancien type comme si le contrôleur de mémorisation de l'ancien type est le dispositif de mémoire du nouveau type. Un autre but de la présente invention consiste à fournir un système de mémorisation et un contrôleur de mémorisation capables d'ajouter une nouvelle fonction alors que les avantages du dispositif de mémoire de l'ancien type sont utilisés de manière pratique. D'autres buts de la présente invention vont apparaître à la lecture de la description des modes de réalisation décrits plus tard, et faite en référence aux dessins annexés, sur lesquels : - la figure 1 est un schéma fonctionnel représentant la structure entière d'un système de mémorisation selon un mode de réalisation de la présente invention, - la figure 2 est une vue typique représentant l'aperçu d'une structure logique du système de mémorisation, - la figure 3 est une vue typique représentant l'aperçu d'une autre structure logique, - la figure 4 est une vue explicative représen-25 tant l'aperçu d'une table de mappage, - la figure 5 est une vue explicative représentant un déroulement de traitement pour construire la table de mappage, - la figure 6 est une vue conceptuelle du cas 30 où des données sont écrites dans un dispositif de mémoire externe virtuellement établi en tant que volume interne, - la figure 7 est une vue explicative représentant typiquement la situation d'une conversion d'adresse des données d'écriture, - la figure 8 est une vue conceptuelle du cas où les données sont lues à partir du dispositif de mémoire externe virtuellement établi en tant que volume in-terne, et - la figure 9 est un ordinogramme représentant le traitement pour vérifier une structure de trajets en variante conformément à un autre mode de réalisation de la présente invention. Pour résoudre le problème ci-dessus, le système de mémorisation de la présente invention est un système de mémorisation construit en connectant, de manière à pouvoir communiquer, un premier contrôleur de mémorisation et un second contrôleur de mémorisation et en effectuant un traitement de données conformément à une requête provenant d'un dispositif hôte, le premier contrôleur de mémorisation ayant au moins une ou plusieurs unités logi- ques auxquelles le dispositif hôte a accès, et au moins une ou plusieurs hiérarchies de mémoire intermédiaire conçues de manière à connecter cette unité logique et au moins un ou plusieurs dispositifs de mémoire, et au moins une des hiérarchies de mémoire intermédiaire est connec- tée à un dispositif de mémoire agencé dans le second contrôleur de mémorisation. Ici, par exemple, un dispositif de réseau de disques, un commutateur fibre-canal, etc. peuvent être utilisés en tant que contrôleur de mémorisation. Par exemple, un ordinateur tel qu'un ordinateur personnel, un ordinateur central, etc. peuvent être utilisés en tant que dispositif hôte. Le premier contrôleur de mémorisa-tion et le second contrôleur de mémorisation sont connectés de manière à exécuter une communication bidirectionnelle à travers un réseau de communications. Le premier contrôleur de mémorisation et le dispositif hôte sont également connectés de manière à exécuter la communication bidirectionnelle à travers le réseau de communications. Le second contrôleur de mémorisation et le dispositif hôte peuvent être également connectés l'un à l'autre de manière à exécuter la communication bidirection- nelle. Par exemple, un Réseau Local, un Réseau de Mémorisation, une ligne dédiée, l'Internet, etc. peuvent être utilisés en tant que réseau de communications. Par exemple, un traitement de lecture de données, un traitement d'écriture de données, etc. peuvent être utilisés en tant que traitement de données conformément à la requête pro-venant du dispositif hôte. Le premier contrôleur de mémorisation et le second contrôleur de mémorisation peuvent être agencés dans le même site, et peuvent également être agencés dans des sites différents l'un de l'autre. De plus, lorsque le premier contrôleur de mémorisation a un dispositif de mémoire, ce dispositif de mémoire est également connecté à l'unité logique à travers la hiérarchie de mémoire intermédiaire. Le premier contrôleur de mémorisation a au moins une ou plusieurs unités logiques. Par exemple, cette unité logique est un Numéro d'Unité Logique (LUN). L'unité logique est fournie au dispositif hôte en tant que zone de mémoire. Le dispositif hôte peut écrire des données dans l'unité logique et peut lire les données de- puis l'unité logique, etc. La hiérarchie de mémoire in- termédiaire est agencée dans une couche inférieure de l'unité logique. Cette hiérarchie de mémoire intermé- diaire connecte l'unité logique et le dispositif de mémoire. L'accès depuis le dispositif hôte est transmis au dispositif de mémoire depuis l'unité logique à travers la hiérarchie de mémoire intermédiaire. Plusieurs unités lo- giques et plusieurs hiérarchies de mémoire intermédiaire peuvent être agencées respectivement. Au moins une hiérarchie de mémoire intermédiaire est connectée au dispositif de mémoire (qui peut également être désigné un dis-positif de mémoire externe ou un second dispositif de mé- moire) du second contrôleur de mémorisation. C'est-à-dire que le dispositif de mémoire du second contrôleur de mémorisation est connecté à l'unité logique à travers la hiérarchie de mémoire intermédiaire, et est connecté au dispositif hôte à travers l'unité lo- gique. Par conséquent, de manière similaire à l'utilisation du dispositif de mémoire du premier contrôleur de mémorisation, le dispositif hôte peut utiliser le dispositif de mémoire du second contrôleur de mémorisation sans en avoir conscience. De plus, par exemple, lorsque la fonction du réseau RAID, etc., est réalisée dans la hiérarchie de mémoire intermédiaire, la fonction du premier contrôleur de mémorisation est ajoutée au dispositif de mémoire du second contrôleur de mémorisation et peut être appliquée au dispositif hôte.
La zone de mémoire du second contrôleur de mémorisation peut être théoriquement connectée directement à l'unité logique. Cependant, lorsque l'unité logique et la zone de mémoire du second contrôleur de mémorisation sont directement connectées l'une à l'autre sans interpo- sition de la hiérarchie de mémoire intermédiaire, cette connexion est limitée par la fonction et la performance du second contrôleur de mémorisation. Par conséquent, il est difficile de changer la structure (RAID, division, extension, etc.) de la zone de mémoire et d'ajouter la fonction etc. Au contraire, le dispositif de mémoire du second contrôleur de mémorisation est reformé en une nou- velle ressource de mémoire et peut être appliqué au dis-positif hôte indépendamment de la fonction et de la performance du second contrôleur de mémorisation en connectant indirectement le dispositif de mémoire du second contrôleur de mémorisation à l'unité logique par l'inter- médiaire de la hiérarchie de mémoire intermédiaire. Par exemple, le dispositif de mémoire de chacun des plusieurs seconds contrôleurs de mémorisation peut être résumé en une hiérarchie de mémoire intermédiaire, et le dispositif de mémoire d'un second contrôleur de mémorisation peut être divisé en plusieurs hiérarchies de mémoire intermédiaire, etc. Le dispositif de commande de mémoire selon un point de vue différent de la présente invention est un dispositif de commande de mémoire connecté, de manière à pouvoir communiquer, à un dispositif hôte et un second contrôleur de mémorisation et effectuant un traitement de données conformément à une requête provenant du dispositif hôte, et comportant au moins une ou plusieurs unités logiques auxquelles on a accès par le dispositif hôte ; et au moins une ou plusieurs hiérarchies de mémoire intermédiaire conçues de manière à connecter l'unité logique et au moins un ou plusieurs dispositifs de mémoire ; dans lequel au moins une des hiérarchies de mémoire intermédiaire est connectée au dispositif de mémoire agencé dans le second contrôleur de mémorisation. Dans un mode de réalisation de la présente invention, une hiérarchie de mémoire intermédiaire est construite en agençant au moins une ou plusieurs premières hiérarchies de mémoire établies sur le dispositif de mémoire, et au moins une ou plusieurs secondes hiérarchies de mémoire établies sur la première hiérarchie de mémoire, et le dispositif de mémoire agencé dans le second contrôleur de mémorisation est mappé sur la première hiérarchie de mémoire. La hiérarchie de mémoire intermédiaire peut être constituée d'une double structure construite par une première hiérarchie de mémoire située dans la couche inférieure et une seconde hiérarchie de mémoire située dans la couche supérieure. Les première et seconde hiérarchies de mémoire sont connectées l'une à l'autre. Le dispositif de mémoire du second contrôleur de mémorisation est connecté à l'unité logique à travers la hiérarchie de mémoire intermédiaire et peut être appliqué au dispositif hôte par mappage du dispositif de mémoire du second contrôleur de mémorisation sur la première hiérarchie de mémoire. Ici, par exemple, le dispositif de mémoire du se- Gond contrôleur de mémorisation peut être mappée sur la première hiérarchie de mémoire en introduisant une table de mappage dans laquelle des informations d'identification destinées à distinguer la première hiérarchie de mémoire, des informations destinées à distinguer le dispo-sitif de mémoire du second contrôleur de mémorisation, la capacité de mémoire et la classification du dispositif (dispositif à disque, dispositif à bande, etc.) du dispositif de mémoire du second contrôleur de mémorisation, et des informations de trajet (Nom Mondial (WWN) et LUN) du dispositif de mémoire du second contrôleur de mémorisation sont établies de manière correspondante.
Dans un mode de réalisation de la présente invention, le dispositif de commande de mémoire comporte de plus plusieurs unités logiques auxquelles ont peut avoir accès à partir du dispositif hôte à travers plusieurs trajets différents les uns des autres, et chacune des unités logiques est connectée à chacune des hiérarchies de mémoire intermédiaire. Ainsi, même lorsqu'un trajet ne peut pas être utilisé du fait d'une défaillance, etc., il est possible d'avoir accès à travers l'autre trajet en connectant les plusieurs unités logiques à la hiérarchie de mémoire intermédiaire. Par conséquent, il est possible d'utiliser la ressource de mémoire fournie par le dispositif de mémoire du second contrôleur de mémorisation connecté à la hiérarchie de mémoire intermédiaire. Dans un mode de réalisation de la présente invention, le dispositif de commande de mémoire comporte de plus des moyens d'obtention d'informations de trajet destinés à obtenir des informations de trajet pour le dispo- sitif de mémoire agencé dans le second contrôleur de mémorisation, et chacune des informations de trajet est reconnue en tant qu'informations de trajet pour le même dispositif de mémoire lorsque les informations de trajet obtenues existent en plusieurs.
Il existe un cas dans lequel le dispositif de mémoire du second contrôleur de mémorisation a plusieurs trajets. Par exemple, ce cas est celui dans lequel une structure de trajets en variante capable d'avoir accès au même volume logique à partir de plusieurs LUN est agen- cée. Dans ce cas, les moyens d'obtention d'informations de trajet obtiennent des informations de trajet interne pour le dispositif de mémoire du second contrôleur de mé-morisation, c'est-à-dire des informations de trajet capables d'être conscientes de la structure de trajets en va-riante. Ainsi, il est également possible d'utiliser la structure de trajets en variante agencée dans le disposi- tif de mémoire du second contrôleur de mémorisation. Le procédé de commande selon un autre point de vue de la présente invention est un procédé de commande d'un dispositif de commande de mémoire connecté, de manière à pouvoir communiquer, à un dispositif hôte et un second contrôleur de mémorisation et effectuant un traitement de données conformément à une requête provenant du dispositif hôte, et comportant une étape consistant à obtenir des informations de trajet pour un dispositif de mémoire agencé dans le second contrôleur de mémorisa- tion ; et une étape consistant à mapper les informations de trajet obtenues sur une hiérarchie de mémoire intermédiaire connectée à une unité logique à laquelle on a accès par le dispositif hôte. Le programme informatique selon encore un autre point de vue de la présente invention est un programme informatique destiné à établir un dispositif de mémoire agencé dans un second contrôleur de mémorisation pour un dispositif de commande de mémoire en tant que volume in-terne, et à amener l'ordinateur à exécuter une étape pour obtenir des informations de trajet pour le dispositif de mémoire agencé dans le second contrôleur de mémorisation ; et une étape consistant à mapper les informations de trajet obtenues sur une hiérarchie de mémoire intermédiaire connectée à une unité logique à laquelle on a ac- cès par le dispositif hôte.
Les modes de réalisation de la présente invention vont être par la suite expliqués sur la base des figures 1 à 9. Dans la présente invention, comme décrit de ma- nière détaillée ci-dessous, le dispositif de mémoire ex-terne peut être fourni au dispositif hôte en tant que volume interne autonome par mappage du dispositif de mémoire existant sur l'extérieur d'un dispositif virtuel autonome (VDEV).
La figure 1 est un schéma fonctionnel représentant la structure d'une partie principale d'un système de mémorisation du premier mode de réalisation. Par exemple, un dispositif hôte 10 est un dis- positif informatique ayant des ressources de traitement d'informations telles qu'une unité centrale de traite- ment, une mémoire, etc., et est construit comme un ordi- nateur personnel, un poste de travail, un ordinateur cen-tral, etc. Par exemple, le dispositif hôte 10 a un dispo- sitif d'entrée d'informations non-représenté tel qu'un clavier, un dispositif de pointage, un microphone, etc., et un dispositif de sortie d'informations non-représenté tel qu'un affichage de moniteur, un haut-parleur, etc. Par exemple, un programme d'application 11 tel qu'un logiciel de base de données, etc. utilisant une zone de mé- moire fournie par un premier contrôleur de mémorisation 20, et un adaptateur 12 pour avoir accès au premier contrôleur de mémorisation 20 à travers un réseau de communications CN1 sont agencés dans le dispositif hôte 10. Le dispositif hôte 10 est connecté au premier contrôleur de mémorisation 20 à travers le réseau de communications CN1. Par exemple, un réseau local, un réseau de mémorisation, l'Internet, une ligne dédiée, une ligne publique, etc. peuvent être utilisés de manière adaptée en tant que réseau de communications CN1 en fonction des cas. Par exemple, une communication de données à travers le réseau local est effectuée conformément à un protocole de commande de transmission/protocole Internet (TCP/IP). Lorsque le dispositif hôte 10 est connecté au premier contrôleur de mémorisation 20 à travers le réseau local, le dispositif hôte 10 affecte un nom de fichier et de- mande une entrée et une sortie de données dans une unité de fichier. Contrairement à ceci, lorsque le dispositif hôte 10 est connecté au premier contrôleur de mémorisa- tion 20, etc. à travers le réseau de mémorisation, le dispositif hôte 10 demande l'entrée et la sortie de don-nées conformément à un protocole fibre-canal en établissant un bloc en tant qu'unité de gestion de données d'une zone de mémoire fournie par plusieurs dispositifs de mémoire de disque (unités de disque) à une unité. Lorsque le réseau de communications CN1 est le réseau local, l'adaptateur 12 est par exemple une carte réseau corres- pondant au réseau local. Lorsque le réseau de communications CN1 est le réseau de mémorisation, l'adaptateur 12 est par exemple un adaptateur de bus hôte. Sur la figure 1, le dispositif hôte 10 est connecté uniquement au premier contrôleur de mémorisation 20 à travers le réseau de communications CN1, mais le dispositif hôte 10 et un second contrôleur de mémorisation 40 peuvent également être connectés à travers un réseau de communications CN2. Par exemple, le second réseau de communications CN2 peut être constitué d'un réseau de mémo- risation, d'un réseau local, de l'Internet, d'une ligne dédiée, d'une ligne publique, etc.
Par exemple, le premier contrôleur de mémorisa- tion 20 est constitué sous forme d'un sous-système de ré-seau de disques. Cependant, le premier contrôleur de mé- morisation 20 n'est pas limité à ce sous-système de ré-5 seau de disques, mais peut également être construit par exemple sous forme d'un commutateur fibre-canal d'un type intelligent à fonction évoluée. Comme décrit plus tard, le premier contrôleur de mémorisation 20 fournit des res- sources de mémoire du second contrôleur de mémorisation 10 40 au dispositif hôte 10 en tant que volume logique auto- nome (unité logique). Par conséquent, il n'est pas néces- saire que le premier contrôleur de mémorisation 20 ait un dispositif de mémoire local directement commandé par ce premier contrôleur de mémorisation 20 lui-même. 15 Le premier contrôleur de mémorisation 20 peut être généralement divisé en une section de contrôleur et une section de dispositif de mémoire. Par exemple, la section de contrôleur a plusieurs adaptateurs de canal 21 (désignés ci-dessous CHA), plusieurs adaptateurs de dis- 20 que 22 (désignés ci-dessous DKA), une unité de commande 23, une mémoire cache 24, une mémoire partagée 25 et une section de connexion 26. Chaque CHA 21 effectue une communication de données avec le dispositif hôte 10. Chaque CHA 21 a un 25 port de communication 21A pour une communication avec le dispositif hôte 10. De plus, chaque CHA 21 est construit sous forme d'un système de micro-ordinateur ayant une unité centrale de traitement, une mémoire, etc., et in- terprète et exécute divers types d'instructions reçues 30 depuis le dispositif hôte 10. Une adresse de réseau (par exemple, une adresse IP, un nom mondial WWN) pour identi- fier chaque CHA 21 est affectée à chaque CHA 21, et chaque CHA 21 peut se comporter individuellement comme un dispositif de Mémorisation en Réseau (NAS). Lorsque plu-sieurs dispositifs hôte 10 existent, chaque CHA 21 peut individuellement recevoir une requête provenant de chaque dispositif hôte 10. Chaque DKA 22 transmet et reçoit des données entre chaque DKA 22 et les dispositifs de mémoire 31, 32 d'un dispositif de mémoire 30. Chaque DKA 22 a un port de communications 22A pour connecter chaque DKA 22 aux dis- positifs de mémoire 31, 32. Chaque DKA 22 est construit sous forme d'un système de micro-ordinateur ayant une unité centrale de traitement, une mémoire, etc. Chaque DKA 22 écrit des données reçues depuis le dispositif hôte 10 par le CHA 21 à des adresses prédéterminées des dispositifs de mémoire prédéterminés 31, 32 sur la base d'une requête (instruction d'écriture) provenant du dispositif hôte 10. Chaque DKA 22 lit également les données aux adresses prédéterminées des dispositifs de mémoire prédé- terminés 31, 32 sur la base d'une requête (instruction de lecture) provenant du dispositif hôte 10, et transmet les données de lecture au dispositif hôte 10. Lorsque des données sont entrées et délivrées en sortie entre chaque DKA 22 et les dispositifs de mémoire 31, 32, chaque DKA 22 convertit une adresse logique en une adresse physique. Chaque DKA 22 obtient un accès aux données conformément à une structure RAID lorsque les dispositifs de mémoire 31, 32 sont gérés conformément au réseau RAID. L'unité de commande 23 commande l'opération du dispositif entier. Par exemple, une console non-représentée pour la gestion est connectée à l'unité de commande 23. L'unité de commande 23 surveille la géné- ration d'une défaillance dans le dispositif et amène la console à afficher la défaillance, et délivre les instructions de blocage de traitement d'un disque de mémoire, etc., sur la base d'instructions provenant de la console. La mémoire cache 24 mémorise temporairement des données reçues depuis le dispositif hôte 10 et des don-nées lues depuis les dispositifs de mémoire 31, 32. Les informations de commande, etc., sont mémorisées dans la mémoire partagée 25. Une zone de travail est établie dans la mémoire partagée 25, et divers types de groupes de tables tels qu'une table de mappage Tm, etc. décrite plus tard sont également mémorisés dans la mémoire partagée 25. Un ou plusieurs dispositifs de mémoire 31, 32 peuvent également être utilisés en tant que disque pour une mémoire cache. La section de connexion 26 connecte mutuelle-ment chaque CHA 21, chaque DKA 22, l'unité de commande 23, la mémoire cache 24 et la mémoire partagée 25. par exemple, la section de connexion 26 peut être construite sous forme d'un bus à vitesse élevée tel qu'un commutateur à barres croisées à vitesse très élevée, etc. pour transférer des données par une opération de commutation à vitesse élevée.
Le dispositif de mémoire 30 a plusieurs dispositifs de mémoire 31. Par exemple, un dispositif tel qu'un disque dur, une disquette, une bande magnétique, une mémoire à semi-conducteurs, un disque optique, etc. peut être utilisé en tant que dispositif de mémoire 31.
Le dispositif de mémoire 32 représenté par des traits interrompus dans le dispositif de mémoire 30 représente un état dans lequel un dispositif de mémoire 42 agencé dans le second contrôleur de mémorisation 40 est englobé sur le côté du premier contrôleur de mémorisation 20. C'est-à-dire que dans ce mode de réalisation, le dispositif de mémoire 42 existant à l'extérieur comme observé par rapport au premier contrôleur de mémorisation 20 est reconnu en tant que dispositif de mémoire interne du premier contrôleur de mémorisation 20, et des ressources de mémoire du dispositif de mémoire externe 42 sont fournies au dispositif hôte 10.
Le second contrôleur de mémorisation 40 a un port de communications 41 et le dispositif de mémoire 42. En plus de ceci, le second contrôleur de mémorisation 40 peut avoir un CHA, un DKA, etc., mais aucune structuredétaillée du second contrôleur de mémorisation 40 n'est une caractéristique de la présente invention. En conséquence, l'explication de cette structure détaillée n'est pas faite ici. Le second contrôleur de mémorisation 40 est connecté au premier contrôleur de mémorisation 20 par un réseau de communications CN2. Le dispositif de mémoire 42 du second contrôleur de mémorisation 40 est traité en tant que dispositif de mémoire interne du premier contrôleur de mémorisation 20. En référence à la figure 2, la figure 2 est une vue typique représentant une structure schématique logi- que du premier contrôleur de mémorisation 20 et du dispositif de mémoire 32. Comme représenté sur la figure 2, le premier contrôleur de mémorisation 20 a une hiérarchie de mémoire constituée de trois couches réalisées séquentiellement par un VDEV 101, un LDEV 102 et un LUN 103 depuis le côté de la couche inférieure. Le VDEV 101 est un dispositif virtuel situé à la position la plus basse de la hiérarchie de mémoire lo-gigue. Dans le VDEV 101, des ressources de mémoire physique sont virtuellement établies et la structure RAID peut être appliquée. C'est-à-dire que plusieurs VDEV 101 peu-vent être formés à partir d'un dispositif de mémoire 31 (découpage), et un VDEV 101 peut également être formé à partir de plusieurs dispositifs de mémoire 31 (entrelace-ment). Par exemple, le dispositif de mémoire 31 est virtuellement établi conformément à une structure RAID pré-déterminée dans le VDEV 101 représenté sur le côté gauche de la figure 2. Contrairement à ceci, le VDEV 101 représenté sur le côté droit de la figure 2 est construit en mappant le dispositif de mémoire 42 du second contrôleur de mémorisation 40. C'est-à-dire que, dans ce mode de réalisa- tion, le volume logique (LDEV) fourni par le dispositif de mémoire 42 du second contrôleur de mémorisation 40 peut être utilisé en tant que volume interne du premier contrôleur de mémorisation 20 en mappant ce volume logique sur le VDEV 101 en utilisant une table de mappage Tm décrite plus tard. Dans l'exemple représenté sur la figure 2, le VDEV 101 est construit en entrelaçant quatre dispositifs de mémoire 42A à 42D. On peut avoir accès individuellement à chacun des dispositifs de mémoire 42A à 42D en spécifiant chacun des LUN 43A à 43D à partir de chacun des ports de communications 41A à 41D. Le Nom Mondial WWN comme informations d'identification uniques est alloué à chacun des ports de communications 41A à 41D, et un numéro LUN est établi pour chacun des LUN 43A à 43D. Par conséquent, le dispositif de mémoire peut être spéci- fié par une combinaison du Nom Mondial et du numéro LUN. Le LDEV 102 est établi sur le VDEV 101. Le LDEV 102 est un dispositif logique (volume logique) dans le-quel un dispositif virtuel (VDEV) est virtuellement établi. Il est possible d'établir une connexion depuis un VDEV 101 vers deux LDEV 102 et également une connexion depuis plusieurs VDEV 101 vers un LDEV 102. On peut avoir accès au LDEV 102 à travers chaque LUN 103. Ainsi, dans ce mode de réalisation, le dispositif de mémoire externe 42 peut être utilisé en tant qu'un des volumes internes du premier contrôleur de mémorisation 20 en connectant le dispositif de mémoire 42 à une hiérarchie de mémoire in-termédiaire (VDEV 101, LDEV 102) située entre le LUN 103 et le dispositif de mémoire 42. La figure 3 est une vue typique représentant une autre structure schématique logique. Sur la figure 3, le LDEV 50 fourni par la dispositif de mémoire 42 du se- Gond contrôleur de mémorisation 40 a une structure de trajets en variante ayant plusieurs trajets. C'est-à-dire que le LDEV 50 en tant que volume logique est construit sur chaque dispositif de mémoire 42. On peut avoir accès à ce LDEV 50 à travers chacun des deux trajets (trajets de donnés d'accès). Un premier trajet atteint le LDEV 50 depuis une premier port de communications 41(1) à travers le LUN 43, et l'autre trajet atteint le LDEV 50 depuis un second port de communications 41(2) à travers un autre LUN 43. Par conséquent, si un des trajets ne peut pas être utilisé du fait d'une défaillance, etc., on peut avoir accès au LDEV 50 par l'autre trajet. Lorsqu'on peut avoir accès au LDEV 50 par chacun des différents trajets, des données requises peuvent être protégées, etc. de manière à ne pas mettre à jour des données, etc. en ayant accès par l'autre trajet pendant l'utilisation des don-nées sur un premier trajet.
Dans l'exemple représenté sur la figure 3, le premier contrôleur de mémorisation 20 utilise le LDEV ex-terne 50 en tant que LDEV interne 102 en mappant la ressource de mémoire (LDEV 50) du second contrôleur de mémo-risation 40 sur le VDEV autonome 101. De plus, plusieurs LDEV 102 sont établis sur un VDEV 101, et le LDEV externe 50 est mappé sur ce VDEV 101 à travers les différents trajets. Le dispositif hôte 10 reconnaît uniquement le LUN 103 (effectue la reconnaissance jusqu'au LDEV 102 en résultat), et la structure située sous le LUN 103 est cachée par rapport au dispositif hôte 10. Les différents LDEV 102 utilisent respectivement le même VDEV 101, et ce VDEV 101 est connecté au même LDEV 50 à l'aide des différents trajets. Par conséquent, dans l'exemple représenté sur la figure 3, une redondance du premier contrôleur de mémorisation 20 peut être accentuée en utilisant la structure de trajets en variante agencée dans le second contrôleur de mémorisation 40. Ensuite, en référence à la figure 4, la figure 4 représente un exemple d'une structure de table pour le mappage du dispositif de mémoire externe 42 (de manière plus spécifique le LDEV 50 fourni par le dispositif de mémoire externe 42) sur le VDEV 101. Par exemple, la table de mappage Tm peut être construite en établissant de manière correspondante un numéro VDEV pour distinguer chaque VDEV 101 et des infor- mations du dispositif de mémoire externe 42. Par exemple, les informations de dispositif externe peuvent être réalisées en incluant des informations d'identification de dispositif, la capacité de mémoire du dispositif de mé- moire 42, des informations représentant la classification du dispositif (par exemple un dispositif de système à bande, un dispositif de système à disque, etc.) et des informations de trajet vers le dispositif de mémoire 42. De plus, les informations de trajet peuvent être réalisées en incluant des informations d'identification (Nom Mondial) adaptées à chaque port de communications 41 et un numéro LUN pour distinguer le LUN 43. Les informations d'identification de dispositif, le Nom Mondial, etc., représentés sur la figure 4 sont des valeurs commodes pour l'explication et n'ont aucune signification particulière.
Des informations de trois trajets correspondent aux VDEV 101 d'un numéro VDEV "3" représenté sur le côté inférieur sur la figure 4. C'est-à-dire que la structure de trajets en variante ayant trois trajets est agencée dans le dis-positif de mémoire externe 42 mappé sur VDEV 101 (n 3), et le dispositif de mémoire externe 42 est mappé sur le VDEV 101 (n 3) en reconnaissant cette structure de trajets en variante. Il est clair qu'on peut avoir accès à la même zone de mémoire en passant par chacun de ces trois trajets. Par conséquent, même lorsque des défail- lances, etc. apparaissent dans un ou deux trajets, on peut avoir accès à des données souhaitables prédéterminées à travers les trajets normaux restants. Un ou plusieurs dispositifs de mémoire externe 42 peuvent être mappés sur un ou plusieurs VDEV 101 dans le premier contrôleur de mémorisation 20 en adoptant la table de mappage Tm comme représenté sur la figure 4. Un exemple d'un procédé de mappage du dispositif de mémoire externe 42 sur le VDEV 101 va ensuite être expliqué en référence à la figure 5. La figure 5 est un chronogramme représentant une partie principale du traitement effectué entre le premier contrôleur de mémorisa- tion 20 et le second contrôleur de mémorisation 40 au moment du mappage. Tout d'abord, le premier contrôleur de mémorisation 20 ouvre la session du second contrôleur de mémo- risation 40 à travers un port d'initiation 21A du CHA 21 (étape Si). Le second contrôleur de mémorisation 40 délivre une réponse à l'ouverture de la session du premier contrôleur de mémorisation 20 de sorte que l'ouverture de la session est achevée (étape S2). Ensuite, par exemple, le premier contrôleur de mémorisation 20 transmet une instruction d'interrogation déterminée par une norme d'Interface Système pour Petits Ordinateurs (SCSI) au second contrôleur de mémorisation 40, et demande une réponse concernant les détails du dispositif de mémoire 42 agencé dans le second contrôleur de mémorisation 40 (étape S3). L'instruction d'interrogation est utilisée pour identifier le type et la construction d'un dispositif à une destination d'interrogation et sa structure physique peut être saisie en transmettant la hiérarchie agencée dans le dispositif de destination d'interrogation. Par exemple, le premier contrôleur de mémorisation 20 peut obtenir des informations telles qu'un nom de dispositif, un type de dispositif, un numéro de fabrication (identi-fication de produit), un numéro LDEV, chacun des divers types d'informations de version, un numéro d'identification de vendeur, etc. à partir du second contrôleur de mémorisation 40 en utilisant l'instruction d'interrogation (étape S4). Le second contrôleur de mémorisation 40 transmet les informations demandées au premier contrôleur de mémorisation 20, et délivre une réponse (étape S5).
Le premier contrôleur de mémorisation 20 enregistre les informations obtenues depuis le second contrôleur de mémorisation 40 à un emplacement prédéterminé de la table de mappage Tm (étape S6). Ensuite, le premier contrôleur de mémorisation 20 lit la capacité de mémoire du dispositif de mémoire 42 depuis le second contrôleur de mémorisation 40 (étape S7). Le second contrôleur de mémorisation 40 envoie la capacité de mémoire du dispositif de mémoire 42 en fonction de l'interrogation prove- nant du premier contrôleur de mémorisation 20 (étape S8), et délivre la réponse (étape S9). Le premier contrôleur de mémorisation 20 enregistre la capacité de mémoire du dispositif de mémoire 42 à un emplacement prédéterminé de la table de mappage Tm (étape S10).
La table de mappage Tm peut être construite en effectuant les traitements ci-dessus. Lorsque des données sont entrées et délivrées en sortie entre le premier contrôleur de mémorisation 20 et le dispositif de mémoire 42 (LUN externe, c'est-à-dire LDEV externe 50) mappé sur le VDEV 101 du premier contrôleur de mémorisation 20, une conversion d'adresse, etc. sont effectués en référence à une autre table décrite plus tard. L'entrée et la sortie de données entre le premier contrôleur de mémorisation 20 et le second contrô- leur de mémorisation 40 vont être expliquées en référence aux figures 6 à 8. Un cas d'écriture de données va tout d'abord être expliqué sur la base des figures 6 et 7. La figure 6 est une vue typique représentant le traitement au moment d'une écriture de données. La figure 7 est une vue explicative représentant un déroulement de traitement de la figure 6 en référence à chacun des divers types de tables.
Le dispositif hôte 10 peut écrire des données dans le volume logique (LDEV 102) fourni par le premier contrôleur de mémorisation 20. Par exemple, le dispositif hôte 10 peut être établi de manière à avoir accès unique- ment au LDEV spécifique 102 par les techniques de segmen- tation pour établir un sous-réseau de mémorisation virtuel dans le réseau de mémorisation, et de masquage de LUN pour conserver une liste de LUN accessibles par le dispositif hôte 10.
Lorsque le LDEV 102 dans lequel des données sont à écrire par le dispositif hôte 10 est connecté au dispositif de mémoire 31 en tant que dispositif de mémoire interne à travers le VDEV 101, les données sont écrites par un traitement normal. C'est-à-dire que les données provenant du dispositif hôte 10 sont mémorisées une fois dans la mémoire cache 24, et sont mémorisées à une adresse prédéterminée du dispositif de mémoire prédéterminé 31 depuis la mémoire cache 24 à travers le DKA 22. Dans ce cas, le DKA 22 convertit l'adresse logique en une adresse physique. De plus, dans le cas de la structure RAID, les mêmes données sont mémorisées dans plu-sieurs dispositifs de mémoire 31, etc. Contrairement à ceci, lorsque le LDEV 102, dans lequel le dispositif hôte 10 va écrire, est connecté au dispositif de mémoire externe 42 à travers le VDEV 101, les données sont écrites par le traitement représenté sur la figure 6. La figure 6A est un ordinogramme représentant une hiérarchie de mémoire en tant que centre. La figure 6B est un ordinogramme représentant un procédé d'utilisation de la mémoire cache 24 en tant que centre. Le dispositif hôte 10 émet une instruction d'écriture en identifiant un numéro LDEV pour spécifier le LDEV 102 à une destination d'écriture, et un Nom Mondial pour spécifier le port de communications 21A à l'aide duquel on a accès à ce LDEV 102 (étape S21). Lors-que le premier contrôleur de mémorisation 20 reçoit l'instruction d'écriture provenant du dispositif hôte 10, le premier contrôleur de mémorisation 20 génère une instruction d'écriture pour une transmission vers le second contrôleur de mémorisation 40, et transmet cette instruction d'écriture au second contrôleur de mémorisation 40 (étape S22). Le premier contrôleur de mémorisation 20 génère une nouvelle instruction d'écriture en changeant des informations d'adresse de destination d'écriture, etc. dans l'instruction d'écriture reçue depuis le dispositif hôte 10 en conformité avec le LDEV externe 50.
Ensuite, le dispositif hôte 10 transmet des données à écrire au premier contrôleur de mémorisation 20 (étape S23). Les données reçues par le premier contrôleur de mémorisation 20 sont transférées (étape S26) au LDEV externe 50 depuis le LDEV 102 à travers le VDEV 101 (étape S24). Ici, le premier contrôleur de mémorisation 20 envoie une réponse (Correct) de l'achèvement d'écriture au dispositif hôte 10 lorsque le premier contrôleur de mémorisation 20 mémorise les données provenant du dis-positif hôte 10 dans la mémoire cache 24 (étape S25). Le second contrôleur de mémorisation 40 transmet un rapport d'achèvement d'écriture au premier contrôleur de mémorisation 20 lorsque le second contrôleur de mémorisation 40 reçoit les données provenant du premier contrôleur de mémorisation 20 (ou lorsque le second contrôleur de mémori- sation 40 écrit entièrement les données dans le dispositif de mémoire 42) (étape S26). C'est-à-dire qu'une période (S25) pour signaler l'achèvement d'écriture au dis- positif hôte 10 par le premier contrôleur de mémorisation 20, et une période pour mémoriser réellement les données dans le dispositif de mémoire 42 sont différentes l'une de l'autre (système asynchrone). En conséquence, le dis- positif hôte 10 est soulagé du traitement d'écriture de données avant que les données soient mémorisées réelle-ment dans le dispositif de mémoire 42, et peut effectué un autre traitement. En référence à la figure 6B, de nombreux sous-blocs 24A sont agencés dans la mémoire cache 24. Le premier contrôleur de mémorisation 20 convertit une adresse de bloc logique affectée depuis le dispositif hôte 10 à l'adresse d'un sous-bloc, et mémorise des don-nées à un emplacement prédéterminé de la mémoire cache 24 15 (étape S24). Une situation de conversion de données utili- sant chacun des divers types de tables va être expliquée en référence à la figure 7. Comme représenté dans la par-tie supérieure de la figure 7, le dispositif hôte 10 at- 20 tribue un numéro de LUN (n de LUN) et une adresse de bloc logique (LBA) et transmet des données au port de communications prédéterminé 21A. Le premier contrôleur de mémorisation 20 convertit les données (n de LUN+LBA) en-trées pour le LDEV 102 en données pour le VDEV 101 sur la 25 base d'une première table de conversion T1 représentée sur la figure 7A. La première table de conversion T1 est une table de conversion LUN-LDEV-VDEV pour convertir des données destinées à attribuer le LUN interne 103 en données pour le VDEV 101. Par exemple, cette table T1 est 30 construite en établissant de manière correspondante le numéro de LUN (n de LUN), le numéro (n de LDEV) et un numéro d'espace maximum du LDEV 102 correspondant à ce LUN 103, et le numéro (n de VDEV) et un numéro d'espace maximum du VDEV 101 correspondant au LDEV 102, etc. Les données (n de LUN+LBA) provenant du dispositif hôte 10 sont converties en données (n de VDEV+n D'ESPACE+n de SOUS-BLOC) pour le VDEV 101 en faisant référence à cette table T1. Ensuite, le premier contrôleur de mémorisation 20 convertit les données pour le VDEV 101 en données transmises et mémorisées pour le LUN externe (LDEV 50) du second contrôleur de mémorisation 40 en référence à une seconde table de conversion T2 représentée sur la figure 7B. Dans la seconde table de conversion T2, par exemple, le numéro (n de VDEV) du VDEV 101, le numéro d'un port d'initiation pour la transmission de ces données depuis le VDEV 101 vers le second contrôleur de mémorisation 40, le Nom Mondial WWN pour spécifier le port de communica- tions 41 à une destination de transfert de données, et le numéro de LUN auquel on peut avoir accès à travers ce port de communications sont établis en correspondance. Le premier contrôleur de mémorisation 20 convertit les in- formations d'adresse de données à mémoriser dans le for- mat d'un numéro de port d'initiation n +WWN+n de LUN+LBA sur la base de cette seconde table de conversion T2. Les données changées dans les informations d'adresse de cette manière sont transmises au port de communications attri- bué 41 depuis le port d'initiation attribué à travers le réseau de communications CN2. Ces données sont alors mé- morisées à un emplacement prédéterminé du LDEV 50 auquel on peut avoir accès par le LUN attribué 43. Puisque le LDEV 50 est virtuellement constitué de plusieurs disposi- tifs de mémoire 42, l'adresse des données est convertie en une adresse physique et est mémorisée à une adresse prédéterminée d'un disque prédéterminé. La figure 7C représente une autre seconde table de conversion T2a. Cette table de conversion T2a est uti-lisée lorsqu'un entrelacement et un RAID sont appliqués au VDEV 101 à l'origine du dispositif de mémoire externe 42. La tableau de conversion T2a est construite en établissant en correspondance un numéro de VDEV (n de VDEV), une taille d'entrelacement, un niveau RAID, un nu- méro (n de SS (numéro de système de mémorisation)) pour distinguer le second contrôleur de mémorisation 40, un numéro de port d'initiation, le Nom Mondial WWN du port de communications 41, et le numéro du LUN 43. Dans l'exemple représenté sur la figure 7C, le RAIDI est cons- truit en utilisant au total quatre contrôleurs de mémorisation externes spécifiés par n de SS (1, 4, 6, 7) dans un premier VDEV 101. Trois LUN (n 0, n 0, n 4) alloués à SS n 1 sont établis dans le même dispositif (n de LDEV). Le volume du LUN n 0 a une structure de trajets en va- riante ayant deux trajets de données d'accès. Ainsi, dans ce mode de réalisation, les fonctions d'entrelacement, RAID, etc. peuvent être ajoutées et par conséquent four-nies au dispositif hôte 10 en construisant le VDEV 101 à partir de plusieurs volumes logiques (LDEV) existant à l'extérieur. Le déroulement d'un cas de lecture de données depuis le LDEV 50 du second contrôleur de mémorisation 40 va être expliqué en référence à la figure 8. Tout d'abord, le dispositif hôte 10 attribue le port de communications 21A et transmet une instruction de lecture de données au premier contrôleur de mémorisation 20 (étape S31). Lorsque le premier contrôleur de mémori-sation 20 reçoit l'instruction de lecture, le premier contrôleur de mémorisation 20 génère une instruction de lecture de manière à lire des données nécessaires depuis le second contrôleur de mémorisation 40. Le premier contrôleur de mémorisation 20 transmet alors l'instruction de lecture générée au second contrôleur de mémorisation 40 (étape S32). Le second contrôleur de mémorisation 40 lit les données nécessaires depuis le dispositif de mémoire 42 conformément à l'instruction de lecture reçue depuis le premier contrôleur de mémorisation 20, et transmet les données nécessaires au premier contrôleur de mémorisation 20 (étape S33), et signale que la lecture est normalement achevée (étape S35). Comme représenté sur la figure 8B, le premier contrôleur de mémorisation 20 mémorise les données reçues depuis le second contrôleur de mémorisation 40 à un emplacement prédéterminé de la mémoire cache 24 (étape S34). Le premier contrôleur de mémorisation 20 lit les données mémorisées dans la mémoire cache 24 et effec- tue une conversion d'adresse. Après ceci, le premier contrôleur de mémorisation 20 transmet les données au dispositif hôte 10 à travers le LUN 103, etc. (étape S36), et signale l'achèvement de lecture (étape S37). Au cours d'une série de traitements au moment de la lecture de ces données, l'opération de conversion décrite en référence à la figure 7 est effectuée dans la direction inverse. La figure 8 représente des données comme si ces données étaient lues depuis le second contrôleur de mémorisation 40 et mémorisées dans la mémoire cache 24 con-formément à une requête provenant du dispositif hôte 10. Cependant, la présente invention n'est pas limitée à cette structure, la totalité ou une partie des données mémorisées dans le LDEV externe 50 peut également être mémorisée à l'avance dans la mémoire cache 24. Dans ce cas, les données peuvent être lues immédiatement depuis la mémoire cache 24 et peuvent être transmises au dispo- sitif hôte 10 en fonction de l'instruction de lecture provenant du dispositif hôte 10. Comme décrit ci-dessus de manière détaillée, conformément à ce mode de réalisation, le volume logique externe peut être traité comme si le volume logique externe était un volume logique interne, ou le dispositif de mémoire externe 42 peut être traité comme si le dispo- sitif de mémoire externe 42 était un dispositif de mé- moire interne virtuel afin de construire le dispositif de mémoire externe 42 (de manière exacte, le LDEV externe 50) de manière à être mappé sur le VDEV 101. En consé- quence, même lorsque le second contrôleur de mémorisation 40 est un dispositif d'un type ancien incapable d'être connecté directement au dispositif hôte 10, la ressource de mémoire du dispositif de type ancien peut être réuti- lisée en tant que ressource de mémoire du premier contrô- leur de mémorisation 20 et peut être fournie au disposi- tif hôte 10 en interposant le premier contrôleur de mémo- risation 20 d'un nouveau type. Ainsi, le contrôleur de mémorisation de l'ancien type peut être intégré au contrôleur de mémorisation 20 du nouveau type et la res- source de mémoire peut être utilisée de manière efficace. De plus, lorsque le premier contrôleur de mémo- risation 20 est un dispositif d'un nouveau type ayant une performance élevée et une fonction évoluée, la faible performance du second contrôleur de mémorisation 40 peut être masquée par la ressource informatique de performance élevée (capacité de mémoire cache, vitesse de traitement d'unité centrale de traitement, etc.) agencée dans le premier contrôleur de mémorisation 20. Ainsi, un service de performance élevée peut être fourni au dispositif hôte 10 en utilisant le volume interne virtuel utilisant en pratique le dispositif de mémoire externe 42. De plus, par exemple, les fonctions d'entrelacement, d'extension, de division, RAID, etc. peuvent être ajoutées et utilisées dans LDEV 50 construit dans le dis-positif de mémoire externe 42. Par conséquent, le degré de liberté d'utilisation est accentué et une commodité d'utilisation est améliorée par comparaison au cas dans lequel le volume externe est directement mappé sur le LUN 103. De plus, puisque le volume logique externe peut être utilisé comme si le volume logique externe était le volume logique interne, diverses fonctions pouvant être utilisées par le premier contrôleur de mémorisation 20 par rapport au LDEV 102 en tant que volume interne normal peuvent également être appliquées au volume interne vir-tuel (LDEV connecté au LDEV 50). Par exemple, une carac- téristique de Couplage RAID Multiple (MRCF), une copie à distance, une taille de volume personnalisable (CVS), une extension de taille de LUN (LUSE), etc. peuvent être uti- lisées en tant que diverses fonctions capables d'être utilisées. Ici, la MRCF est une fonction capable de faire une réplique du volume logique sans transmettre des don- nées via le dispositif hôte 10 (sans hôte). La copie à distance est une fonction pour synchroniser le contenu de mémoire d'un volume primaire agencé dans un site local et d'un volume secondaire agencé dans un site à distance. La CVS est une fonction de volume variable capable d'établir la taille du volume logique à une taille arbitraire à l'exception d'une taille standard. La LUSE est une fonction d'extension de taille de LUN pour intégrer plusieurs volumes logiques en un volume logique et réduire le nombre de LUN pouvant être reconnus par le dispositif hôte 10. De plus, puisque le VDEV 101 construit à partir du volume logique externe peut être connecté à chacun des différents LDEV 102, la structure de trajets en variante peut être obtenue en connectant le dispositif hôte 10 au LUN 103 de chaque LDEV 102, et un effet d'équilibrage de charge peut également être obtenu. Puisque le mappage sur le VDEV 101 est effectué en réalisant une saisie jusqu'à la structure de trajets en variante agencée dans le second contrôleur de mémori- sation 40 par l'instruction d'interrogation, la structure de trajets en variante agencée dans le second contrôleur de mémorisation 40 peut également être remplacée et une redondance du système de mémorisation peut être accentuée.
Contrairement à ceci, dans la technique antérieure décrite dans la partie de l'arrière-plan technologique, le dispositif de mémoire local, c'est-à-dire le volume du dispositif de mémoire placé directement sous commande du contrôleur de mémorisation est simplement re- construit en unité de secteur, et aucun dispositif de mémoire externe n'est traité comme le dispositif de mémoire interne virtuel comme dans ce mode de réalisation. De plus, une autre technique antérieure est une technique pour optimaliser la taille d'une zone en conformité avec la capacité de mémoire du dispositif de mémoire local, et n'est pas une technique capable d'utiliser le dispositif de mémoire externe 42 en tant que dispositif de mémoire interne virtuel comme dans ce mode de réalisation. Le second mode de réalisation de la présente invention va ensuite être expliqué en référence à la fi- gure 9. Les caractéristiques de ce mode de réalisation sont que la structure de trajets en variante agencée dans le second contrôleur de mémorisation 40 est vérifiée. La figure 9 est un ordinogramme représentant schématiquement un traitement de vérification de la structure de trajets en variante exécuté par le premier contrôleur de mémorisation 20. Le premier contrôleur de mémorisation 20 sélectionne un ensemble de trajets don-nées d'accès (normalement deux trajets de données d'accès) reconnus en tant que trajet en variante en faisant référence à la table de mappage Tm (étape S41). Ensuite, le premier contrôleur de mémorisation 20 lit des données à partir d'une adresse prédéterminée à travers chaque trajet sélectionné (étape S42), et juge si les données luesdepuis chaque trajet sont conformes ou non (étape S43). Lorsque les données lues depuis les deux trajets sont conformes les unes aux autres (étape S43 : OUI), il est possible de juger expérimentalement que la structure de trajets en variante est construite. Cependant, la possibilité que chaque trajet soit connecté à un volume différent et que les mêmes données soient mémorisées de manière accidentelle à chaque adresse de destination de lecture, est également oubliée. Par conséquent, dans ce mode de réalisation, des données spécifiques sont écrites à une adresse prédé- terminée à travers un premier trajet en conformité avec un second stade (étape S44). Ces données d'écriture sont différentes des données lues à l'étape S42. Ensuite, des données sont lues à nouveau à une adresse prédéterminée à travers l'autre trajet, et on juge si ces données de lecture sont conformes ou non aux données spécifiques écrites à l'étape S44 (étape S45). Lorsque les deux données sont conformes l'une à l'autre (étape S45 : OUI), on vérifie que la structure de trajets en variante est cons-truite (étape S46). Lorsqu'on juge que le jugement est "NON" dans le test (étape S43) du premier stade ou dans le test du second stade (étape S45), on juge que la structure de trajets en variante enregistrée dans la table de mappage Tm est incorrecte, et un traitement d'erreur est effectué (étape S47). La table de mappage Tm peut être reconstruite, etc. lors de ce traitement d'erreur.
Ainsi, la fiabilité peut être améliorée du fait du traitement pour vérifier que la structure de trajets en variante du second contrôleur de mémorisation 40 saisie par l'instruction d'interrogation est agencée. De plus, la fiabilité de la vérification peut être accentuée puisque la vérification est effectuée en deux stades réalisés par le test du premier stade pour juger si les données lues depuis chaque trajet sont conformes ou non, et le test du second stade pour écrire des données différentes des données de lecture et à nouveau lire des don- nées depuis chaque trajet et juger si ces données sont conformes ou non. La présente invention n'est pas limitée à cha- cun des modes de réalisation ci-dessus. L'homme du métier peut réaliser divers ajouts, changements, etc. dans la portée de la présente invention. Dans chacun des modes de réalisation ci-dessus, le dispositif de réseau de disques est expliqué en tant que centre, mais la présente inven- tion n'est pas limitée au dispositif de réseau de dis-ques. La présente invention peut également être appliquée à un commutateur fibre-canal formé de manière intelligente.

Claims (40)

REVENDICATIONS
1. Système de mémorisation couplé à un ordinateur hôte et à un système de réseau de disques, ledit système de réseau de disques ayant une pluralité d'unités de disque, ledit système de mémorisation comportant : une première unité logique à laquelle est attribué un premier Numéro d'Unité Logique (LUN) et étant une cible d'une demande d'accès envoyée par ledit ordinateur hôte, un dispositif logique virtuel associé à ladite première unité logique, un dispositif logique associé audit dispositif logique virtuel et en outre associé à une seconde unité logique d'une partie desdites unités de disque dans ledit système de réseau de disques, un second numéro LUN étant attribué à ladite seconde unité logique, et au moins un contrôleur qui commande de recevoir des données de ladite demande d'accès incluant ledit premier numéro LUN et commande de transférer lesdites don- nées de ladite demande d'accès vers ladite seconde unité logique dudit système de réseau de disques sur la base d'une relation entre ladite première unité logique, ledit dispositif logique virtuel et ledit dispositif logique.
2. Système de mémorisation selon la revendica- tion 1, dans lequel ledit contrôleur est capable de se reporter à ladite relation entre ladite première unité logique, ledit dispositif logique virtuel et ledit dispositif logique mémorisé dans une mémoire.
3. Système de mémorisation selon la revendica- tion 1, dans lequel ledit dispositif logique est associé à la fois audit second numéro LUN et à un ID de port du-dit système de réseau de disques.
4. Système de mémorisation selon la revendication 1, dans lequel ladite première unité logique est associée à une pluralité desdits dispositifs logiques.
5. Système de mémorisation selon la revendica- tion 1, dans lequel ledit contrôleur commande de recevoir ladite demande d'accès et commande de changer ledit premier numéro LUN de ladite demande d'accès en ledit second numéro LUN sur la base de ladite relation et commande de transférer ladite demande d'accès incluant ledit second numéro LUN vers ledit système de réseau de disques.
6. Système de mémorisation selon la revendication 1, dans lequel ledit contrôleur commande d'effectuer une copie entre ledit dispositif logique virtuel et un autre dispositif logique virtuel.
7. Système de mémorisation selon la revendication 1, dans lequel ledit contrôleur commande d'effectuer une copie à distance entre ledit dispositif logique virtuel en tant que volume principal et un autre dispositif logique virtuel en tant que volume secondaire dans un au- tre système de mémorisation.
8. Système de mémorisation selon la revendication 1, dans lequel une taille dudit dispositif logique virtuel peut être personnalisée.
9. Système de mémorisation selon la revendica-25 tion 1, dans lequel une taille dudit dispositif logique virtuel peut être augmentée.
10. Système de mémorisation selon la revendication 1, dans lequel ledit dispositif logique virtuel peut être créé en concaténant une pluralité de dispositifs lo- 30 giques virtuels.
11. Système de mémorisation couplé à un ordinateur hôte et à un système de réseau de disques, leditsystème de réseau de disques ayant une pluralité d'unités de disque, ledit système de mémorisation comportant : un dispositif logique associé à une première unité logique d'une partie desdites unités de disque du- dit système de réseau de disques, un premier Numéro d'Unité Logique (LUN) étant attribué à ladite première unité logique, un dispositif logique virtuel étant associé au-dit dispositif logique et étant utilisé pour virtualiser 10 ledit dispositif logique, une seconde unité logique à laquelle est attribué un second numéro LUN et étant une cible d'une demande d'accès envoyée par ledit ordinateur hôte et étant associée audit dispositif logique virtuel, et 15 au moins un contrôleur qui commande de recevoir des données de ladite demande d'accès et commande de transférer lesdites données de ladite demande d'accès vers ladite première unité logique dudit système de ré-seau de disques sur la base d'informations de mise en 20 correspondance parmi ledit dispositif logique, ledit dis-positif logique virtuel et ledit second numéro LUN.
12. Système de mémorisation selon la revendication 11, dans lequel ledit contrôleur peut se reporter auxdites informations de mise en correspondance parmi le- 25 dit dispositif logique, ledit dispositif logique virtuel, et ledit second numéro LUN.
13. Système de mémorisation selon la revendication 11, dans lequel ledit dispositif logique est associé à la fois audit premier numéro LUN et à un ID de port du- 30 dit système de réseau de disques.
14. Système de mémorisation selon la revendication 11, dans lequel ladite seconde unité logique est associée à une pluralité desdits dispositifs logiques.
15. Système de mémorisation selon la revendica- tion 11, dans lequel ledit contrôleur commande de recevoir ladite demande d'accès et commande de changer ledit second numéro LUN de ladite demande d'accès en ledit premier numéro LUN sur la base desdites informations de mise en correspondance et commande de transférer ladite de- mande d'accès incluant ledit premier numéro LUN vers le-dit système de réseau de disques.
16. Système de mémorisation selon la revendication 11, dans lequel ledit contrôleur commande d'effectuer une copie entre ledit dispositif logique virtuel et un autre dispositif logique virtuel.
17. Système de mémorisation selon la revendication 11, dans lequel ledit contrôleur commande d'effectuer une copie à distance entre ledit dispositif logique virtuel en tant que volume principal et un autre disposi- tif logique virtuel en tant que volume secondaire dans un autre système de mémorisation.
18. Système de mémorisation selon la revendication 11, dans lequel une taille dudit dispositif logique virtuel peut être personnalisée.
19. Système de mémorisation selon la revendication 11, dans lequel une taille dudit dispositif logique virtuel peut être augmentée.
20. Système de mémorisation selon la revendication 11, dans lequel ledit dispositif logique virtuel peut être créé en concaténant une pluralité de dispositifs logiques virtuels.
21. Système de mémorisation couplé à un ordinateur hôte et à un système de réseau de disques, ledit système de réseau de disques ayant une pluralité d'unités de disque, ledit système de mémorisation comportant : un dispositif logique associé à une première unité logique d'une partie desdites unités de disque dans ledit système de réseau de disques, un premier Numéro d'Unité Logique (LUN) étant attribué à ladite première unité logique, un dispositif logique virtuel associé audit dispositif logique et étant utilisé pour virtualiser le-dit dispositif logique, et étant associé à un second numéro LUN, ledit second numéro LUN étant inclus dans une demande d'accès envoyée par ledit ordinateur hôte, et un contrôleur qui commande de recevoir des don-nées de ladite demande d'accès et commande de transférer lesdites données de ladite demande d'accès vers ladite première unité logique dudit système de réseau de disques sur la base d'au moins une relation entre ledit premier numéro LUN et ledit second numéro LUN.
22. Système de mémorisation selon la revendication 21, dans lequel ledit contrôleur peut se reporter à une relation entre ledit dispositif logique, ledit dispositif logique virtuel et ledit second numéro LUN.
23. Système de mémorisation selon la revendication 21, dans lequel ledit dispositif logique est associé à la fois audit premier numéro LUN et à un ID de port du-dit système de réseau de disques.
24. Système de mémorisation selon la revendica-30 tion 21, dans lequel ledit second numéro LUN est associé à une pluralité desdits dispositifs logiques.
25. Système de mémorisation selon la revendication 21, dans lequel ledit contrôleur commande de recevoir ladite demande d'accès et commande de changer ledit second numéro LUN de ladite demande d'accès en ledit pre-mier numéro LUN sur la base de ladite relation et commande de transférer ladite demande d'accès incluant ledit premier numéro LUN vers ledit système de réseau de disques.
26. Système de mémorisation selon la revendica- tion 21, dans lequel ledit contrôleur commande d'effectuer une copie entre ledit dispositif logique virtuel et un autre dispositif logique virtuel.
27. Système de mémorisation selon la revendication 21, dans lequel ledit contrôleur commande d'effec- tuer une copie à distance entre ledit dispositif logique virtuel en tant que volume principal et un autre dispositif logique virtuel en tant que volume secondaire dans un autre système de mémorisation.
28. Système de mémorisation selon la revendica-20 tion 21, dans lequel une taille dudit dispositif logique virtuel peut être personnalisée.
29. Système de mémorisation selon la revendication 21, dans lequel une taille dudit dispositif logique virtuel peut être augmentée. 25
30. Système de mémorisation selon la revendication 21, dans lequel ledit dispositif logique virtuel peut être créé en concaténant une pluralité de dispositifs logiques virtuels.
31. Système de mémorisation couplé à un ordina- 30 teur hôte et à un système de réseau de disques, ledit système de réseau de disques ayant une pluralité d'unités de disque, ledit système de mémorisation comportant :un élément de mémoire logique associé à une première unité logique d'une partie desdites unités de disque dudit système de réseau de disques, un premier Numéro d'Unité Logique (LUN) étant attribué à ladite pre- mière unité logique, un volume virtuel associé audit élément de mémoire logique et étant associé à un second numéro LUN, ledit second numéro LUN étant inclus dans une demande d'accès envoyée par ledit ordinateur hôte, et un contrôleur qui commande de recevoir des don-nées de ladite demande d'accès et commande de transférer lesdites données de ladite demande d'accès à ladite première unité logique dudit système de réseau de disques sur la base d'au moins des informations de mise en cor- respondance entre ledit premier numéro LUN et ledit second numéro LUN.
32. Système de mémorisation selon la revendication 31, dans lequel ledit contrôleur peut se reporter à une relation entre ledit élément de mémoire logique, le- dit volume virtuel et ledit second numéro LUN.
33. Système de mémorisation selon la revendication 31, dans lequel ledit élément de mémoire logique est associé à la fois audit premier numéro LUN et à un ID de port dudit système de réseau de disques.
34. Système de mémorisation selon la revendication 31, dans lequel ledit second numéro LUN est associé à une pluralité desdits éléments de mémoire logiques.
35. Système de mémorisation selon la revendication 31, dans lequel ledit contrôleur commande de rece- voir ladite demande d'accès et commande de changer ledit second numéro LUN de ladite demande d'accès en ledit premier numéro LUN sur la base de ladite relation et com-mande de transférer ladite demande d'accès incluant ledit premier numéro LUN vers ledit système de réseau de disques.
36. Système de mémorisation selon la revendica- tion 31, dans lequel ledit contrôleur commande d'effectuer une copie entre ledit dispositif logique virtuel et un autre volume virtuel.
37. Système de mémorisation selon la revendication 31, dans lequel ledit contrôleur commande d'effec- tuer une copie à distance entre ledit volume virtuel en tant que volume principal et un autre volume virtuel en tant que volume secondaire dans un autre système de mémorisation.
38. Système de mémorisation selon la revendica-15 tion 31, dans lequel une taille dudit volume virtuel peut être personnalisée.
39. Système de mémorisation selon la revendication 31, dans lequel une taille dudit volume virtuel peut être augmentée. 20
40. Système de mémorisation selon la revendication 31, dans lequel ledit volume virtuel peut être créé en concaténant une pluralité de volumes virtuels.
FR0655690A 2003-09-29 2006-12-20 Systeme de memorisation et controleur de memorisation. Withdrawn FR2894044A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003337239A JP4307202B2 (ja) 2003-09-29 2003-09-29 記憶システム及び記憶制御装置

Publications (1)

Publication Number Publication Date
FR2894044A1 true FR2894044A1 (fr) 2007-06-01

Family

ID=32322190

Family Applications (2)

Application Number Title Priority Date Filing Date
FR0404012A Expired - Fee Related FR2860312B1 (fr) 2003-09-29 2004-04-16 Systeme de memorisation et controleur de memorisation
FR0655690A Withdrawn FR2894044A1 (fr) 2003-09-29 2006-12-20 Systeme de memorisation et controleur de memorisation.

Family Applications Before (1)

Application Number Title Priority Date Filing Date
FR0404012A Expired - Fee Related FR2860312B1 (fr) 2003-09-29 2004-04-16 Systeme de memorisation et controleur de memorisation

Country Status (6)

Country Link
US (2) US7441095B2 (fr)
JP (1) JP4307202B2 (fr)
CN (2) CN1324450C (fr)
DE (1) DE102004013125A1 (fr)
FR (2) FR2860312B1 (fr)
GB (1) GB2406406B (fr)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7162600B2 (en) * 2005-03-29 2007-01-09 Hitachi, Ltd. Data copying method and apparatus in a thin provisioned system
US7672226B2 (en) * 2002-09-09 2010-03-02 Xiotech Corporation Method, apparatus and program storage device for verifying existence of a redundant fibre channel path
JP2005222404A (ja) * 2004-02-06 2005-08-18 Hitachi Ltd 仮想記憶ユニットを備えた記憶制御サブシステム
JP2005250938A (ja) * 2004-03-05 2005-09-15 Hitachi Ltd 記憶制御システム及び方法
US7702757B2 (en) 2004-04-07 2010-04-20 Xiotech Corporation Method, apparatus and program storage device for providing control to a networked storage architecture
JP4646574B2 (ja) * 2004-08-30 2011-03-09 株式会社日立製作所 データ処理システム
JP2006227856A (ja) 2005-02-17 2006-08-31 Hitachi Ltd アクセス制御装置及びそれに搭載されるインターフェース
JP4990505B2 (ja) 2005-04-04 2012-08-01 株式会社日立製作所 記憶制御装置及びストレージシステム
JP4648751B2 (ja) 2005-05-02 2011-03-09 株式会社日立製作所 記憶制御システム及び記憶制御方法
US7774514B2 (en) * 2005-05-16 2010-08-10 Infortrend Technology, Inc. Method of transmitting data between storage virtualization controllers and storage virtualization controller designed to implement the method
JP5057656B2 (ja) * 2005-05-24 2012-10-24 株式会社日立製作所 ストレージシステム及びストレージシステムの運用方法
JP4733431B2 (ja) * 2005-06-01 2011-07-27 株式会社日立製作所 リモートコピーの初期コピーシステムおよび初期コピー方法ならびに記憶装置
JP4699808B2 (ja) * 2005-06-02 2011-06-15 株式会社日立製作所 ストレージシステム及び構成変更方法
JP4751123B2 (ja) * 2005-07-29 2011-08-17 株式会社日立製作所 ストレージシステム、フォーマット方法及びコンピュータプログラム
JP4783086B2 (ja) * 2005-08-04 2011-09-28 株式会社日立製作所 ストレージシステム、ストレージアクセス制限方法、及びコンピュータプログラム
JP2007066192A (ja) 2005-09-01 2007-03-15 Hitachi Ltd ストレージシステム及びその制御方法並びにコンピュータプログラム
JP4842593B2 (ja) * 2005-09-05 2011-12-21 株式会社日立製作所 ストレージ仮想化装置のデバイス制御引継ぎ方法
JP4806556B2 (ja) 2005-10-04 2011-11-02 株式会社日立製作所 ストレージシステム及び構成変更方法
JP4903415B2 (ja) 2005-10-18 2012-03-28 株式会社日立製作所 記憶制御システム及び記憶制御方法
JP5111754B2 (ja) 2005-11-14 2013-01-09 株式会社日立製作所 記憶制御システム
JP4832862B2 (ja) 2005-11-18 2011-12-07 株式会社日立製作所 ディスクアレイシステム及びセキュリティ方法
JP2007148812A (ja) 2005-11-28 2007-06-14 Hitachi Ltd ストレージシステム及びその負荷分散方法
JP2007148982A (ja) 2005-11-30 2007-06-14 Hitachi Ltd ストレージシステム及びその管理方法
JP4749140B2 (ja) 2005-12-05 2011-08-17 株式会社日立製作所 データマイグレーション方法及びシステム
JP4890033B2 (ja) * 2006-01-19 2012-03-07 株式会社日立製作所 記憶装置システム及び記憶制御方法
JP4859471B2 (ja) 2006-02-02 2012-01-25 株式会社日立製作所 ストレージシステム及びストレージコントローラ
JP4927412B2 (ja) * 2006-02-10 2012-05-09 株式会社日立製作所 記憶制御方法及びその制御方法
JP4800059B2 (ja) 2006-02-13 2011-10-26 株式会社日立製作所 仮想ストレージシステム及びその制御方法
JP4819521B2 (ja) * 2006-02-17 2011-11-24 株式会社日立製作所 記憶システム及び仮想化方法並びにストレージ装置
US20070214314A1 (en) * 2006-03-07 2007-09-13 Reuter James M Methods and systems for hierarchical management of distributed data
JP2007249441A (ja) * 2006-03-15 2007-09-27 Hitachi Ltd 仮想化システム及び障害対処方法
JP2007280089A (ja) * 2006-04-07 2007-10-25 Hitachi Ltd 容量拡張ボリュームの移行方法
JP4920291B2 (ja) * 2006-04-18 2012-04-18 株式会社日立製作所 計算機システム、アクセス制御方法及び管理計算機
JP5124103B2 (ja) 2006-05-16 2013-01-23 株式会社日立製作所 計算機システム
JP2007328611A (ja) 2006-06-08 2007-12-20 Hitachi Ltd ストレージ仮想化システム及び方法
JP4963892B2 (ja) 2006-08-02 2012-06-27 株式会社日立製作所 仮想ストレージシステムの構成要素となることが可能なストレージシステムの制御装置
JP4902403B2 (ja) 2006-10-30 2012-03-21 株式会社日立製作所 情報システム及びデータ転送方法
JP2008181271A (ja) 2007-01-24 2008-08-07 Hitachi Ltd 仮想ボリュームに記憶されたデータをバックアップする記憶制御装置
JP4813385B2 (ja) 2007-01-29 2011-11-09 株式会社日立製作所 ストレージシステムの複数の論理リソースを制御する制御装置
JP5020673B2 (ja) 2007-03-27 2012-09-05 株式会社日立製作所 重複したファイルの記憶を防ぐコンピュータシステム
JP5117748B2 (ja) 2007-03-29 2013-01-16 株式会社日立製作所 暗号化機能を備えたストレージ仮想化装置
JP2008250695A (ja) * 2007-03-30 2008-10-16 Nec Corp ディスクアレイコントローラ及びこれを備えたディスクアレイシステム
US8131957B2 (en) 2007-08-16 2012-03-06 International Business Machines Corporation Splitting writes between a storage controller and replication engine
JP2009134601A (ja) * 2007-11-30 2009-06-18 Fujitsu Ltd ディスクアクセス方式切替装置
JP5330702B2 (ja) 2008-01-31 2013-10-30 株式会社日立製作所 複数のコントローラモジュールを備えた記憶装置システム
US8332505B2 (en) * 2008-03-04 2012-12-11 Lsi Corporation Method to automatically determine host to LUN (logical unit number) path availability for multi path attached storage systems
JP5111204B2 (ja) 2008-03-31 2013-01-09 株式会社日立製作所 ストレージシステム及びストレージシステムの管理方法
JP2009282834A (ja) 2008-05-23 2009-12-03 Fujitsu Ltd ディスクアレイ装置，制御ファーム適用方法，及び制御ファーム適用制御部
US20100011176A1 (en) * 2008-07-11 2010-01-14 Burkey Todd R Performance of binary bulk IO operations on virtual disks by interleaving
ES2575155T3 (es) * 2008-08-08 2016-06-24 Amazon Technologies, Inc. Suministro de programas de ejecución con acceso fiable al almacenamiento de datos a nivel de bloque no local
JP5107833B2 (ja) 2008-08-29 2012-12-26 株式会社日立製作所 ストレージシステム及びストレージシステムの制御方法
JP4576449B2 (ja) * 2008-08-29 2010-11-10 富士通株式会社 スイッチ装置およびコピー制御方法
JP2010097563A (ja) * 2008-10-20 2010-04-30 Nec Corp ネットワークストレージシステム、ディスクアレイ装置、ホスト装置、アクセス制御方法、データアクセス方法
JP4563512B2 (ja) 2009-01-13 2010-10-13 パナソニック株式会社 弾性体アクチュエータの制御装置及び制御方法、並びに、制御プログラム
WO2010106579A1 (fr) 2009-03-19 2010-09-23 Hitachi, Ltd. Système de stockage et son procédé de commande
JP5182201B2 (ja) * 2009-04-14 2013-04-17 富士通株式会社 ストレージ制御プログラム、ストレージシステム、およびストレージ制御方法
US8074038B2 (en) 2009-05-12 2011-12-06 Microsoft Corporation Converting luns into files or files into luns in real time
JP5651962B2 (ja) * 2010-02-03 2015-01-14 富士通株式会社 Ｒａｉｄ装置、異常デバイス検出装置および異常デバイス検出方法
JP5567147B2 (ja) 2010-07-16 2014-08-06 株式会社日立製作所 記憶制御装置、又は複数の当該記憶制御装置を有する記憶システム
CN102043732A (zh) * 2010-12-30 2011-05-04 成都市华为赛门铁克科技有限公司 一种缓存分配方法及装置
WO2012093417A1 (fr) 2011-01-05 2012-07-12 Hitachi, Ltd. Système de stockage comprenant de multiples unités d'appareil de commande de stockage pour traiter une instruction e/s provenant d'un hôte
JP5335848B2 (ja) * 2011-04-18 2013-11-06 株式会社日立製作所 ストレージシステム及びストレージシステムの運用方法
WO2012172601A1 (fr) 2011-06-14 2012-12-20 Hitachi, Ltd. Système de stockage comprenant de multiples appareils de contrôle de stockage
US20140173223A1 (en) * 2011-12-13 2014-06-19 Nathaniel S DeNeui Storage controller with host collaboration for initialization of a logical volume
JP5971660B2 (ja) 2012-09-11 2016-08-17 株式会社日立製作所 管理装置及び管理方法
CN103827843B (zh) * 2013-11-28 2016-03-09 华为技术有限公司 一种写数据方法、装置和系统
US9734066B1 (en) * 2014-05-22 2017-08-15 Sk Hynix Memory Solutions Inc. Workload-based adjustable cache size
US10289337B1 (en) * 2015-11-18 2019-05-14 Western Digital Technologies, Inc. Orientation-based data transfer
US10372346B2 (en) 2016-07-29 2019-08-06 Western Digital Technologies, Inc. Extensible storage system controller
WO2020113875A1 (fr) * 2018-12-07 2020-06-11 华为技术有限公司 Procédé de commutation de dispositif de commande, dispositif de commande et système de stockage

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3771137A (en) 1971-09-10 1973-11-06 Ibm Memory control in a multipurpose system utilizing a broadcast
US4025904A (en) 1973-10-19 1977-05-24 Texas Instruments Incorporated Programmed allocation of computer memory workspace
USRE37305E1 (en) 1982-12-30 2001-07-31 International Business Machines Corporation Virtual memory address translation mechanism with controlled data persistence
US4710868A (en) 1984-06-29 1987-12-01 International Business Machines Corporation Interconnect scheme for shared memory local networks
US5155845A (en) 1990-06-15 1992-10-13 Storage Technology Corporation Data storage system for providing redundant copies of data on different disk drives
US5544347A (en) 1990-09-24 1996-08-06 Emc Corporation Data storage system controlled remote data mirroring with respectively maintained data indices
US5459857A (en) 1992-05-15 1995-10-17 Storage Technology Corporation Fault tolerant disk array data storage subsystem
US5408465A (en) 1993-06-21 1995-04-18 Hewlett-Packard Company Flexible scheme for admission control of multimedia streams on integrated networks
US5615329A (en) 1994-02-22 1997-03-25 International Business Machines Corporation Remote data duplexing
US5504882A (en) 1994-06-20 1996-04-02 International Business Machines Corporation Fault tolerant data storage subsystem employing hierarchically arranged controllers
DE4430693B4 (de) * 1994-08-30 2005-12-22 Man Roland Druckmaschinen Ag Antriebe für eine Rollenrotations-Offsetdruckmaschine
US5548712A (en) 1995-01-19 1996-08-20 Hewlett-Packard Company Data storage system and method for managing asynchronous attachment and detachment of storage disks
US5680580A (en) 1995-02-28 1997-10-21 International Business Machines Corporation Remote copy system for setting request interconnect bit in each adapter within storage controller and initiating request connect frame in response to the setting bit
US5917723A (en) 1995-05-22 1999-06-29 Lsi Logic Corporation Method and apparatus for transferring data between two devices with reduced microprocessor overhead
US5680640A (en) 1995-09-01 1997-10-21 Emc Corporation System for migrating data by selecting a first or second transfer means based on the status of a data element map initialized to a predetermined state
US5758118A (en) 1995-12-08 1998-05-26 International Business Machines Corporation Methods and data storage devices for RAID expansion by on-line addition of new DASDs
JP3287203B2 (ja) 1996-01-10 2002-06-04 株式会社日立製作所 外部記憶制御装置及び外部記憶制御装置間データ転送方法
US5870537A (en) 1996-03-13 1999-02-09 International Business Machines Corporation Concurrent switch to shadowed device for storage controller and device errors
JP3641872B2 (ja) 1996-04-08 2005-04-27 株式会社日立製作所 記憶装置システム
GB2312319B (en) 1996-04-15 1998-12-09 Discreet Logic Inc Video storage
US5937174A (en) 1996-06-28 1999-08-10 Lsi Logic Corporation Scalable hierarchial memory structure for high data bandwidth raid applications
US5835954A (en) 1996-09-12 1998-11-10 International Business Machines Corporation Target DASD controlled data migration move
JP3193880B2 (ja) 1996-12-11 2001-07-30 株式会社日立製作所 データ移行方法
JP3410010B2 (ja) * 1997-12-24 2003-05-26 株式会社日立製作所 サブシステムの移行方法および情報処理システム
US5895485A (en) 1997-02-24 1999-04-20 Eccs, Inc. Method and device using a redundant cache for preventing the loss of dirty data
US6073209A (en) 1997-03-31 2000-06-06 Ark Research Corporation Data storage controller providing multiple hosts with access to multiple storage subsystems
JP3671595B2 (ja) 1997-04-01 2005-07-13 株式会社日立製作所 複合計算機システムおよび複合ｉ／ｏシステム
JP3228182B2 (ja) 1997-05-29 2001-11-12 株式会社日立製作所 記憶システム及び記憶システムへのアクセス方法
US6012123A (en) 1997-06-10 2000-01-04 Adaptec Inc External I/O controller system for an independent access parity disk array
JPH1153235A (ja) * 1997-08-08 1999-02-26 Toshiba Corp ディスク記憶装置のデータ更新方法、ならびにディスク記憶制御システム
US6209059B1 (en) * 1997-09-25 2001-03-27 Emc Corporation Method and apparatus for the on-line reconfiguration of the logical volumes of a data storage system
US6145028A (en) 1997-12-11 2000-11-07 Ncr Corporation Enhanced multi-pathing to an array of storage devices
US6247103B1 (en) 1998-01-06 2001-06-12 International Business Machines Corporation Host storage management control of outboard data movement using push-pull operations
US6173374B1 (en) 1998-02-11 2001-01-09 Lsi Logic Corporation System and method for peer-to-peer accelerated I/O shipping between host bus adapters in clustered computer network
US6070224A (en) 1998-04-02 2000-05-30 Emc Corporation Virtual tape system
US6260120B1 (en) 1998-06-29 2001-07-10 Emc Corporation Storage mapping and partitioning among multiple host processors in the presence of login state changes and host controller replacement
US6421711B1 (en) * 1998-06-29 2002-07-16 Emc Corporation Virtual ports for data transferring of a data storage system
US6216202B1 (en) * 1998-06-30 2001-04-10 Emc Corporation Method and apparatus for managing virtual storage devices in a storage system
US6195730B1 (en) * 1998-07-24 2001-02-27 Storage Technology Corporation Computer system with storage device mapping input/output processor
DE69938378T2 (de) 1998-08-20 2009-04-30 Hitachi, Ltd. Kopieren von Daten in Speichersystemen
US6718457B2 (en) * 1998-12-03 2004-04-06 Sun Microsystems, Inc. Multiple-thread processor for threaded software applications
US6457139B1 (en) 1998-12-30 2002-09-24 Emc Corporation Method and apparatus for providing a host computer with information relating to the mapping of logical volumes within an intelligent storage system
US6553408B1 (en) 1999-03-25 2003-04-22 Dell Products L.P. Virtual device architecture having memory for storing lists of driver modules
US6654830B1 (en) 1999-03-25 2003-11-25 Dell Products L.P. Method and system for managing data migration for a storage system
US6446141B1 (en) 1999-03-25 2002-09-03 Dell Products, L.P. Storage server system including ranking of data source
US6640278B1 (en) 1999-03-25 2003-10-28 Dell Products L.P. Method for configuration and management of storage resources in a storage network
US6295578B1 (en) 1999-04-09 2001-09-25 Compaq Computer Corporation Cascaded removable media data storage system
US6247099B1 (en) 1999-06-03 2001-06-12 International Business Machines Corporation System and method for maintaining cache coherency and data synchronization in a computer system having multiple active controllers
US6219753B1 (en) 1999-06-04 2001-04-17 International Business Machines Corporation Fiber channel topological structure and method including structure and method for raid devices and controllers
JP3853540B2 (ja) 1999-06-30 2006-12-06 日本電気株式会社 ファイバチャネル接続磁気ディスク装置およびファイバチャネル接続磁気ディスク制御装置
US6446175B1 (en) 1999-07-28 2002-09-03 Storage Technology Corporation Storing and retrieving data on tape backup system located at remote storage system site
US6484173B1 (en) 2000-02-07 2002-11-19 Emc Corporation Controlling access to a storage device
US20020103889A1 (en) 2000-02-11 2002-08-01 Thomas Markson Virtual storage layer approach for dynamically associating computer storage with processing hosts
US20020065864A1 (en) 2000-03-03 2002-05-30 Hartsell Neal D. Systems and method for resource tracking in information management environments
JP3918394B2 (ja) 2000-03-03 2007-05-23 株式会社日立製作所 データ移行方法
US6654831B1 (en) 2000-03-07 2003-11-25 International Business Machine Corporation Using multiple controllers together to create data spans
US6490659B1 (en) 2000-03-31 2002-12-03 International Business Machines Corporation Warm start cache recovery in a dual active controller with cache coherency using stripe locks for implied storage volume reservations
AU2001246799A1 (en) * 2000-04-18 2001-10-30 Storeage Networking Technologies Storage virtualization in a storage area network
US6647387B1 (en) 2000-04-27 2003-11-11 International Business Machine Corporation System, apparatus, and method for enhancing storage management in a storage area network
US6596113B2 (en) 2000-05-16 2003-07-22 Kimberly-Clark Worldwide, Inc. Presentation and bonding of garment side panels
JP2001337790A (ja) 2000-05-24 2001-12-07 Hitachi Ltd 記憶システム及びその階層管理制御方法
US6745207B2 (en) 2000-06-02 2004-06-01 Hewlett-Packard Development Company, L.P. System and method for managing virtual storage
JP4771615B2 (ja) 2000-06-02 2011-09-14 コンパック インフォメーション テクノロジーズ グループ リミテッド パートナーシップ 仮想記憶システム
US6697367B1 (en) 2000-06-12 2004-02-24 Emc Corporation Multihop system calls
JP4776804B2 (ja) 2000-06-12 2011-09-21 キヤノン株式会社 ネットワークデバイス及びその制御方法、並びにコンピュータプログラム
US6804755B2 (en) 2000-06-19 2004-10-12 Storage Technology Corporation Apparatus and method for performing an instant copy of data based on a dynamically changeable virtual mapping scheme
US6912537B2 (en) 2000-06-20 2005-06-28 Storage Technology Corporation Dynamically changeable virtual mapping scheme
US6675258B1 (en) 2000-06-30 2004-01-06 Lsi Logic Corporation Methods and apparatus for seamless firmware update and propagation in a dual raid controller system
US6766430B2 (en) 2000-07-06 2004-07-20 Hitachi, Ltd. Data reallocation among storage systems
JP3998405B2 (ja) 2000-07-28 2007-10-24 富士通株式会社 アクセス制御方法及びこれを用いる記憶装置
US6557089B1 (en) 2000-11-28 2003-04-29 International Business Machines Corporation Backup by ID-suppressed instant virtual copy then physical backup copy with ID reintroduced
US6976174B2 (en) 2001-01-04 2005-12-13 Troika Networks, Inc. Secure multiprotocol interface
US6857059B2 (en) 2001-01-11 2005-02-15 Yottayotta, Inc. Storage virtualization system and methods
US6748502B2 (en) 2001-01-12 2004-06-08 Hitachi, Ltd. Virtual volume storage
US6681339B2 (en) 2001-01-16 2004-01-20 International Business Machines Corporation System and method for efficient failover/failback techniques for fault-tolerant data storage system
US6990547B2 (en) 2001-01-29 2006-01-24 Adaptec, Inc. Replacing file system processors by hot swapping
US6560673B2 (en) 2001-01-31 2003-05-06 Hewlett Packard Development Company, L.P. Fibre channel upgrade path
EP1370947A4 (fr) 2001-02-13 2009-05-27 Candera Inc Serveur de virtualisation et de stockage sur silicium
US6606690B2 (en) 2001-02-20 2003-08-12 Hewlett-Packard Development Company, L.P. System and method for accessing a storage area network as network attached storage
JP4041656B2 (ja) 2001-03-02 2008-01-30 株式会社日立製作所 ストレージシステム及びストレージシステムにおけるデータ送受信方法
US6622220B2 (en) 2001-03-15 2003-09-16 Hewlett-Packard Development Company, L.P. Security-enhanced network attached storage device
JP4009434B2 (ja) 2001-04-18 2007-11-14 株式会社日立製作所 磁気ディスク装置間結合装置
US6772315B1 (en) 2001-05-24 2004-08-03 Rambus Inc Translation lookaside buffer extended to provide physical and main-memory addresses
US20020188592A1 (en) 2001-06-11 2002-12-12 Storage Technology Corporation Outboard data storage management system and method
JP4032670B2 (ja) 2001-06-21 2008-01-16 株式会社日立製作所 ホストコンピュータの認証を行う記憶装置システム
US6735637B2 (en) 2001-06-28 2004-05-11 Hewlett-Packard Development Company, L.P. Method and system for providing advanced warning to a data stage device in order to decrease the time for a mirror split operation without starving host I/O request processsing
US6718447B2 (en) 2001-06-28 2004-04-06 Hewlett-Packard Development Company, L.P. Method and system for providing logically consistent logical unit backup snapshots within one or more data storage devices
US6647460B2 (en) * 2001-07-13 2003-11-11 Hitachi, Ltd. Storage device with I/O counter for partial data reallocation
US6816945B2 (en) 2001-08-03 2004-11-09 International Business Machines Corporation Quiesce system storage device and method in a dual active controller with cache coherency using stripe locks for implied storage volume reservations
US6785744B2 (en) * 2001-08-08 2004-08-31 International Business Machines Corporation Mapping SCSI medium changer commands to mainframe-compatible perform library function commands
EP1286272A3 (fr) * 2001-08-10 2008-05-28 Sun Microsystems, Inc. Adaptation à des normes d'interface dans des systèmes d'ordinateur modulaires
US6640291B2 (en) 2001-08-10 2003-10-28 Hitachi, Ltd. Apparatus and method for online data migration with remote copy
US6684313B2 (en) * 2001-08-15 2004-01-27 Hewlett-Packard Development Company, L.P. Managing storage contention in automated storage systems
US7404000B2 (en) 2001-09-28 2008-07-22 Emc Corporation Protocol translation in a storage system
US7421509B2 (en) 2001-09-28 2008-09-02 Emc Corporation Enforcing quality of service in a storage network
US20030079018A1 (en) 2001-09-28 2003-04-24 Lolayekar Santosh C. Load balancing in a storage network
US6976134B1 (en) * 2001-09-28 2005-12-13 Emc Corporation Pooling and provisioning storage resources in a storage network
US7185062B2 (en) 2001-09-28 2007-02-27 Emc Corporation Switch-based storage services
US6910098B2 (en) * 2001-10-16 2005-06-21 Emc Corporation Method and apparatus for maintaining data coherency
JP2003140837A (ja) 2001-10-30 2003-05-16 Hitachi Ltd ディスクアレイ制御装置
US7107320B2 (en) 2001-11-02 2006-09-12 Dot Hill Systems Corp. Data mirroring between controllers in an active-active controller pair
US7055056B2 (en) 2001-11-21 2006-05-30 Hewlett-Packard Development Company, L.P. System and method for ensuring the availability of a storage system
US6986015B2 (en) * 2001-12-10 2006-01-10 Incipient, Inc. Fast path caching
US6973549B1 (en) 2001-12-10 2005-12-06 Incipient, Inc. Locking technique for control and synchronization
US6948039B2 (en) * 2001-12-14 2005-09-20 Voom Technologies, Inc. Data backup and restoration using dynamic virtual storage
US7024427B2 (en) * 2001-12-19 2006-04-04 Emc Corporation Virtual file system
US7007152B2 (en) * 2001-12-28 2006-02-28 Storage Technology Corporation Volume translation apparatus and method
US6934799B2 (en) * 2002-01-18 2005-08-23 International Business Machines Corporation Virtualization of iSCSI storage
US6912669B2 (en) * 2002-02-21 2005-06-28 International Business Machines Corporation Method and apparatus for maintaining cache coherency in a storage system
US6725289B1 (en) * 2002-04-17 2004-04-20 Vmware, Inc. Transparent address remapping for high-speed I/O
JP4704659B2 (ja) * 2002-04-26 2011-06-15 株式会社日立製作所 記憶装置システムの制御方法および記憶制御装置
US20040003022A1 (en) * 2002-06-27 2004-01-01 International Business Machines Corporation Method and system for using modulo arithmetic to distribute processing over multiple processors
US7353305B2 (en) * 2002-06-28 2008-04-01 Brocade Communications Systems, Inc. Apparatus and method for data virtualization in a storage processing device
US7752361B2 (en) * 2002-06-28 2010-07-06 Brocade Communications Systems, Inc. Apparatus and method for data migration in a storage processing device
US20040028043A1 (en) * 2002-07-31 2004-02-12 Brocade Communications Systems, Inc. Method and apparatus for virtualizing storage devices inside a storage area network fabric
JP2004102374A (ja) * 2002-09-05 2004-04-02 Hitachi Ltd データ移行装置を有する情報処理システム
US7020758B2 (en) * 2002-09-18 2006-03-28 Ortera Inc. Context sensitive storage management
US6857057B2 (en) 2002-10-03 2005-02-15 Hewlett-Packard Development Company, L.P. Virtual storage systems and virtual storage system operational methods
US7945669B2 (en) * 2002-10-30 2011-05-17 Emc Corporation Method and apparatus for provisioning storage resources
CN1416062A (zh) * 2002-10-31 2003-05-07 李洪宝 一种计算机网络上存储介质资源的聚集方法
JP2004192105A (ja) * 2002-12-09 2004-07-08 Hitachi Ltd 記憶装置の接続装置およびそれを含むコンピュータシステム
JP4325843B2 (ja) * 2002-12-20 2009-09-02 株式会社日立製作所 論理ボリュームコピー先性能調整方法及び装置
JP2004220450A (ja) * 2003-01-16 2004-08-05 Hitachi Ltd ストレージ装置、その導入方法、及びその導入プログラム
JP4322511B2 (ja) * 2003-01-27 2009-09-02 株式会社日立製作所 情報処理システムの制御方法、及び情報処理システム
JP4537022B2 (ja) * 2003-07-09 2010-09-01 株式会社日立製作所 データ配置に制限を設けるデータ処理方法、記憶領域制御方法、および、データ処理システム。
JP4383132B2 (ja) * 2003-09-02 2009-12-16 株式会社日立製作所 仮想化制御装置及び計算機システム
US7219201B2 (en) * 2003-09-17 2007-05-15 Hitachi, Ltd. Remote storage disk control device and method for controlling the same
US8788764B2 (en) * 2003-10-08 2014-07-22 Oracle International Corporation Access controller for storage devices
US20050138184A1 (en) * 2003-12-19 2005-06-23 Sanrad Ltd. Efficient method for sharing data between independent clusters of virtualization switches
JP4463042B2 (ja) * 2003-12-26 2010-05-12 株式会社日立製作所 ボリュームの動的割り付け機能を有する記憶装置システム

Also Published As

Publication number Publication date
GB0408431D0 (en) 2004-05-19
DE102004013125A1 (de) 2005-05-04
CN1324450C (zh) 2007-07-04
FR2860312B1 (fr) 2007-04-06
CN101046726A (zh) 2007-10-03
US7493466B2 (en) 2009-02-17
JP4307202B2 (ja) 2009-08-05
US20050071559A1 (en) 2005-03-31
JP2005107645A (ja) 2005-04-21
US20060242363A1 (en) 2006-10-26
FR2860312A1 (fr) 2005-04-01
GB2406406B (en) 2006-04-19
CN1604028A (zh) 2005-04-06
GB2406406A (en) 2005-03-30
US7441095B2 (en) 2008-10-21
CN100578436C (zh) 2010-01-06

Similar Documents

Publication Publication Date Title
FR2894044A1 (fr) Systeme de memorisation et controleur de memorisation.
US10970395B1 (en) Security threat monitoring for a storage system
US11888846B2 (en) Configuring storage systems in a fleet of storage systems
EP1720101B1 (fr) Système de contrôle de stockage et procédé de contrôle de stockage
US7636818B2 (en) Storage virtualization system and method
US7343464B2 (en) Storage controller and storage system
EP1770951B1 (fr) Gestion de la sécurité dans des réseaux de stockage
JP4990012B2 (ja) ストレージシステム、仮想化処理機能を有する情報処理装置、仮想化処理方法およびそのためのプログラム
JP5523468B2 (ja) 直接接続ストレージ・システムのためのアクティブ−アクティブ・フェイルオーバー
US7895162B2 (en) Remote copy system, remote environment setting method, and data restore method
US11632360B1 (en) Remote access to a storage device
FR2863071A1 (fr) Dispositif de reseau de disques et procede de commande d'un dispositif de reseau de disques
JP2005071103A (ja) サブシステム論理分割管理装置および管理方法、プログラム、記録媒体
US20090327758A1 (en) Storage apparatus and data processing method for storage apparatus
CN103890729A (zh) 共享资源的协同管理
JP2006065709A (ja) データ処理システム
WO2014043448A1 (fr) Gestion de niveau bloc comportant un accord sur les niveaux de service
JP2005165444A (ja) ディスクアレイ装置、及びディスクアレイ装置の制御方法
US8762678B2 (en) Configurable and scalable storage system
CN101452372B (zh) 存储装置和存储系统以及路径信息设定方法
JP2007257667A (ja) データ処理システム
US20090138630A1 (en) Storage system and external volume connection path searching method for storage system
CN102160027B (zh) 数据处理系统中保留逻辑通信路径的方法和设备
JP2006134049A (ja) ホスト装置が接続される制御装置の接続部とその制御装置が備える記憶デバイスとの間の論理パスを生成する装置及び方法
JP5392819B2 (ja) ファイル管理装置およびファイル管理方法

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20101230