FR2886746A1 - Regulation du niveau de tension de sortie - Google Patents

Abstract

Un circuit adaptant les niveaux de sortie de broche à un niveau de référence dans lequel un comparateur numérique (20) compare une tension de sortie provenant d'une broche de sortie (12) d'un dispositif à un niveau de tension de référence (16). Le comparateur, s'appuyant sur la polarité de la sortie du comparateur et sur la polarité enregistrée de la sortie du comparateur sur le cycle d'horloge précédent, signale à l'automate fini (22), qui envoie un signal synchronisé à un circuit de détection (21) et à un régulateur de tension (30). Le circuit de détection peut modifier une résistance dans un réseau de résistance commuté (28), de sorte que le niveau de sortie soit modifié par incréments à des intervalles synchronisés vers la tension de référence jusqu'à ce que la polarité du signal d'erreur s'inverse.

Description

RÉGULATION DU NIVEAU DE TENSION DE SORTIE

Domaine technique La présente invention concerne des circuits d'interface électriques et, plus particulièrement, un circuit pour apparier une tension de sortie à une tension désirée.

Arrière-plan Les systèmes informatiques sont constitués d'un certain nombre de composants électroniques qui doivent communiquer entre eux. Pour réduire au minimum les coûts des divers composants, des composants différents sont fabriqués qui fonctionnent à des tensions différentes. Si le niveau de sortie n'est pas compatible avec un niveau d'entrée, le dispositif peut être endommagé et 1'interopération contrecarrée.

Dans la conception des circuits antérieurs, un circuit décaleur de niveau était généralement utilisé pour interconnecter les dispositifs, par exemple en interconnectant les sections d'un système de bus. Chaque section avait une tension d'alimentation différente et un niveau logique différent. Dans un exemple typique, chaque section avait une tension d'alimentation; des résistances de charge et des dispositifs connectés à la tension d'alimentation; et une ligne de bus de données série et une ligne de bus d'horloge série connectées aux dispositifs. Un circuit décaleur de niveau exemplaire comprenait une grille connectée à l'alimentation de tension inférieure, des sources connectées aux lignes de bus de tension inférieure, et des drains connectés aux lignes de bus de tension plus haute. Un tel circuit décaleur de niveau était nécessaire pour chaque tension 2886746 2 d'alimentation différente.

Les circuits du décaleur de niveau sont généralement spécifiques à des niveaux de tension spécifiques. Ainsi pour chaque dispositif ou groupe de dispositifs ayant un niveau opératoire de tension spécifique, le système nécessite que le circuit spécifique permette l'utilisation des dispositifs.

Résumé Un circuit et procédé pour adapter un niveau de tension de sortie vers un niveau de tension cible comprennent l'application d'une tension de sortie d'une broche ou d'une plaquette à une ligne de sortie et l'application d'une tension de référence à une ligne de tension de référence pour comparaison par un comparateur ayant une sortie logique, haute ou basse. Un automate fini reçoit un signal provenant du comparateur. L'automate fini génère un signal de bus de correction en réponse au signal provenant du comparateur et en réponse à la sortie logique enregistrée antérieurement. Si les deux polarités correspondent, une autre réaction de tension correctrice est exigée. Si les deux polarités ne correspondent pas, une réaction de tension correctrice de signe opposé est indiquée en faisant basculer l'état de sortie du comparateur. Un signal de bus de correction synchronisé est envoyé à un circuit de détection et à un régulateur de tension, qui change une valeur de résistance commutée pour faire progresser la tension de sortie d'un pas vers la tension de référence. Ainsi, si la tension de sortie était inférieure à la tension de référence, la valeur de résistance (la résistance) du circuit de détection et du régulateur de tension est modifiée pour augmenter la tension de sortie d'un pas 2886746 3 vers la tension de référence. La comparaison entre la tension de sortie et la tension de référence serait alors répétée sur le cycle d'horloge suivant, comme le seront les pas suivants effectués par le comparateur, l'automate fini et le détecteur/la résistance. Des pas de tension séquentiels seraient effectués jusqu'à ce que la tension de sortie ait croisé le seuil de tension de référence en polarité. À ce point, le signal du comparateur changerait d'états, indiquant à l'automate fini de sauvegarder la valeur de bus ajustée dans un registre.

La présente invention concerne, au sens large, un circuit de régulation de tension pour une broche de sortie d'un circuit comprenant: un comparateur de tension ayant une première entrée provenant d'une broche de sortie d'un circuit dont la sortie doit être régulée, une deuxième entrée provenant d'une tension de référence et une ligne de sortie signalant la polarité d'un signal d'erreur; un automate fini synchronisé recevant le signal d'erreur générant un signal de régulation de tension de polarité correspondante en réponse à celui-ci; et un régulateur de tension produisant un pas de tension progressif de polarité positive ou négative, la hauteur du pas dépendant de la polarité du pas précédent, la polarité du pas de tension changeant en réponse au changement de la polarité du signal d'erreur, le régulateur de tension ayant une sortie connectée à la première entrée.

Dans un mode de réalisation, ledit automate fini a 30 des moyens pour signaler l'un ou l'autre état de polarité positive et négative.

L'invention concerne aussi un circuit de régulation de tension pour une broche de sortie d'un circuit 2886746 4 comprenant: des moyens pour comparer une première tension provenant d'une plaquette de sortie d'un circuit intégré avec une deuxième tension de référence et générer un signal de comparaison de sortie ayant une première polarité si la première tension excède la deuxième tension, et une deuxième polarité si la deuxième tension excède la première tension; des moyens logiques pour recevoir le signal de comparaison de sortie provenant des moyens de comparaison et pour générer un niveau de signal de correction; des moyens de génération de tension recevant le niveau du signal de correction provenant des moyens logiques et envoyant en sortie un niveau de tension corrigé à la plaquette de sortie; et des moyens de synchronisation pour synchroniser les moyens logiques pour générer de manière répétée des niveaux de correction séquentiels avec des cycles d'horloge en séquence.

Dans un mode de réalisation, les moyens logiques comprennent un registre pour conserver un niveau de correction provenant d'un cycle d'horloge antérieur.

Dans un autre mode de réalisation, les moyens de comparaison, les moyens logiques et les moyens générateurs de tension sont disposés en boucle.

L'invention concerne aussi un procédé pour réguler la tension à une broche de sortie d'un circuit comprenant: la détection d'une première tension à la broche de 30 sortie d'un circuit intégré ; la comparaison de la première tension détectée à partir de la broche de sortie d'un circuit intégré avec une deuxième tension de référence; 2886746 5 la génération de manière répétée d'un signal de comparaison ayant une première polarité si la première tension excède la deuxième tension et une deuxième polarité si la deuxième tension excède la première tension; l'interprétation logique de l'état du signal de comparaison en référence à l'état d'un signal de comparaison antérieur et la génération d'un niveau de correction en réponse à celui-ci; et la génération d'une tension de sortie corrigée à la broche de sortie en réponse au niveau de correction.

Dans un mode de réalisation, le procédé est défini en outre en synchronisant la génération de signaux de comparaison avec des impulsions d'horloge de durée égale.

Dans un autre mode de réalisation, le procédé est défini en outre en appliquant le niveau de correction à un réseau de résistance commuté.

Dans un mode de réalisation particulier, le procédé est défini en outre en générant la tension de sortie 20 corrigée à l'aide du réseau de résistance commuté.

BRÈVE DESCRIPTION DES DESSINS

La figure 1 est une vue d'ensemble du circuit d'un adaptateur de sortie.

La figure 2 est un graphique de tension de signaux en fonction du temps en utilisant un circuit comme le circuit de la figure 1.

La figure 3 est un diagramme de circuit du réseau de résistance représenté comme un bloc sur la figure 1.

La figure 4 est un diagramme de circuit du circuit décodeur représenté comme un bloc sur les figures 1 et 3.

La figure 5 est un diagramme de circuit du régulateur représenté comme un bloc sur la figure 1.

2886746 6

Description détaillée

En référence à la figure 1, une plaquette de sortie 12 produit une tension de sortie appliquée à la ligne de sortie 14. Une alimentation de référence, comme un appareil de contrôle 16, produit une tension de référence stable et fixe sur la ligne 18. Ces tensions sont comparées par le comparateur 20, un amplificateur d'erreur analogique qui produit une sortie en détectant une erreur soit au-dessus soit en dessous de la tension de seuil de référence. La sortie de comparateur résultante sera un haut ou un bas logique, selon la polarité de l'erreur.

Référant à la figure 2, le niveau 40 de la tension de sortie initial est comparé au niveau 60 de la tension de référence. Comme initialement la valeur de la tension 40 au n ud 38 sur la figure 1 est inférieure au niveau de tension de référence, dans cet exemple l'état de la sortie du comparateur reste à l'état bas 50.

Retournant à la figure 1, le comparateur 20 envoie un signal à l'automate fini 22, un dispositif logique. Le dispositif logique a enregistré ce qu'il a fait sur le cycle précédent. Si le signal d'erreur était de la même polarité sur le cycle d'horloge précédent, alors le signal de sortie progressif est défini pour être un pas plus grand que le signal de sortie précédent. Si le signal d'erreur a une polarité inverse, alors le signal de sortie incrémenté est d'un pas de polarité opposée. L'automate fini 22 reçoit un signal d'horloge de l'horloge 24, permettant la synchronisation de signaux logiques et du registre de l'automate fini. L'automate fini envoie un signal de valeur de bus ajustée de trois bits au décodeur 27 pour établir une tension de correction dans un réseau de résistance 28. Le signal est envoyé sur la ligne de trois bits 26, de sorte qu'un mot de trois bits puisse être transmis. Un mot de trois bits peut coder huit états de la valeur de bus ajustée, ou quatre bits et un bit de signe, présentant un certain nombre de hauteurs de pas de tension correspondantes qui sont possibles. Le circuit de détection 21 et le régulateur de tension 30 font partie d'une boucle de retour de tension qui peut être modifiée pour changer la tension de sortie au noeud 38. Cela est fait par incréments définis correspondant aux huit hauteurs de pas décrites plus haut. Le signal de sortie est intensifié ou diminué au maximum d'un pas par cycle d'horloge jusqu'à ce que la polarité du signal d'erreur dans le comparateur s'inverse.

De nouveau en référence à la figure 2, un signal de sortie 42 est augmenté d'un pas par cycle d'horloge comparé au niveau de sortie 40. À ce niveau de sortie de tension, la tension de sortie 42 est encore en dessous de la tension de référence 60. Ainsi, comme expliqué sur la figure 1, le niveau logique de sortie du comparateur reste à l'état bas 50. L'automate fini, un dispositif logique synchronisé, ajoute un à l'état enregistré de la valeur de bus ajustée dans un signal qui est de nouveau transmis au circuit de détection et au régulateur de tension. Le régulateur change de nouveau de manière incrémentielle la résistance de la boucle de retour, augmentant de nouveau la tension de sortie pas à pas tant que le signal d'erreur conserve sa polarité.

Sur la figure 2, le résultat de ceci est que le niveau de tension de sortie 44 est maintenu à une augmentation d'un pas par cycle d'horloge avec des intervalles d'horloge indiqués par des lignes verticales 2886746 8 discontinues. Ce processus est répété. Une augmentation, jusqu'à la tension de sortie 46, est comparée dans le comparateur à la tension de référence 60. À ce point, la tension de sortie est supérieure à la tension de référence 60 et la polarité du signal d'erreur est inversée. La sortie du comparateur bascule alors à l'état haut 52. Cela indique à l'automate fini qu'il doit enregistrer la valeur de bus ajustée dans une mémoire.

Dans l'exemple de la figure 2, la tension de sortie est initialement en dessous de la tension de référence. Cette tension est augmentée par incréments aux intervalles synchronisés jusqu'à ce que les tensions de sortie croisent le seuil de tension de référence. La modification par incréments de la tension de sortie dans la direction de la tension de référence est effectuée en modifiant un réseau de résistance commuté décrit ci-dessous en référence aux figures 3 et 4. Cela est répété en cycles synchronisés jusqu'à ce que la tension de sortie croise le seuil de tension de référence. Il est aussi possible que la tension de sortie initiale soit supérieure à la tension de référence. Dans ce cas, le niveau logique du comparateur commencerait à l'état haut, indiquant à l'automate fini que le niveau de tension de sortie est supérieur au seuil de tension de référence. La valeur du signal logique de bus ajustée indique alors au réseau de résistance commuté de modifier la résistance pour la sortie, réduisant la tension par incréments. Cela serait répété jusqu'à ce que la tension de sortie ait croisé le seuil de tension de référence en polarité. À ce moment-là, le comparateur changerait d'état, en l'occurrence de haut à bas. La valeur de signal logique de bus ajustée serait de nouveau sauvegardée dans un registre pour comparaison avec la polarité de la valeur 2886746 9 du signal logique suivant. Si la polarité est la même, la valeur du signal logique précédent est augmentée d'une unité. Si la polarité est opposée, la valeur du signal logique précédent est décrémentée d'une unité.

En référence à la figure 3, on voit le décodeur 27 recevoir trois bits d'ajustement sur la ligne 26. Les trois bits d'ajustement, aussi représentés sur la figure 4, génèrent huit signaux uniques dans le bloc décodeur 21. Sur la figure 4, il existe une disposition logique où trois bits parallèles sont convertis en huit signaux possibles. Les huit signaux logiques possibles, apparaissant un par un, sont pris comme des signaux de sortie logique 32a à 32h et leurs compléments correspondants 34a à 34h. Les signaux de sortie complémentaires, par exemple, 32c et 34c, sont délivrés comme des sorties logiques simultanées. Retournant à la figure 3, les sorties logiques simultanées sont divisées pour piloter des paires de transistors à pilote CMOS correspondantes de types de conductivité opposée dans le réseau de résistance 76. Par exemple, le transistor CMOS à canal p 38a a une grille de commande actionnée par le signal logique 34a, tandis que le transistor CMOS à canal n correspondant 36a a une grille de commande actionnée par le signal logique 32a. Chaque transistor à canal p 38a, 38b, etc. délivre la tension de polarisation régulée sur la ligne 70 à un niveau inférieur dans la série de résistances R2. Le transistor 38a contourne une résistance avec la tension de polarisation. Le transistor 38b contourne deux résistances, et cetera. D'autre part, chaque transistor à canal n 36a, 36b, etc. court- circuite des résistances à la terre 72 dans la série de résistances R1. Le transistor à canal n 36a court-circuite une résistance à la terre. Le transistor 36b 2886746 10 court-circuite deux résistances, et cetera. On voit que les transistors à canal p et à canal n se comportent d'une manière complémentaire pour délivrer une tension de sortie intermédiaire, VMED, sur la ligne de sortie 74 qui peut être à mi-chemin, ou une certaine valeur calculée basée sur des valeurs de résistance sélectionnées, entre la tension d'alimentation régulée et la terre. Les valeurs de résistance dans le réseau de résistance 76 sont sélectionnées pour donner à VD la tension appropriée pour une tension d'alimentation régulée donnée appliquée à travers des résistances sélectionnées dans des groupes R1 et R2.

Sur la figure 5, on voit le réseau de résistance 76 délivrer la sortie de tension, VmD, à un amplificateur opérationnel 80 dans le régulateur 30 qui a été présenté en référence à la figure 1. Le niveau de tension VmD est combiné avec un niveau de référence de largeur de bande interdite à partir du dispositif 82 pour ajuster un transistor d'alimentation 84 auquel l'alimentation externe 86 est connectée. La tension de sortie d'alimentation régulée sur la ligne 88 est injectée dans le réseau de résistance 76, le noeud 38 associé à la plaquette de sortie 12 et une ligne d'entrée au comparateur 20 sur la figure 1. Le circuit de la figure 1 n'est pas destiné à être limité par un type spécifique de régulateur quelconque, ni aucun autre circuit spécifique bien connu dans l'art.

Claims (9)

REVENDICATIONS

1. Circuit de régulation de tension pour une broche de sortie d'un circuit comprenant: un comparateur de tension (20) ayant une première entrée à partir d'une broche de sortie (12) d'un circuit dont la sortie doit être régulée, une deuxième entrée à partir d'une tension de référence (16) et une ligne de sortie signalant la polarité d'un signal d'erreur; un automate fini (22) synchronisé recevant le signal d'erreur générant un signal (26) de régulation de tension de polarité correspondante en réponse à celui-ci; et un régulateur de tension (30) produisant un pas de tension incrémentiel de polarité positive ou négative, la hauteur du pas dépendant de la polarité du pas précédent, la polarité du pas de tension changeant en réponse au changement dans la polarité du signal d'erreur, le régulateur de tension ayant une sortie connectée à la première entrée.

2. Circuit de la revendication 1 dans lequel ledit 20 automate fini (22) a des moyens pour signaler l'un ou l'autre état de polarité positive et négative.

3. Circuit de régulation de tension pour une broche de sortie d'un circuit comprenant; des moyens (20) pour comparer une première tension provenant d'une plaquette de sortie (12) d'un circuit intégré avec une deuxième tension de référence (16) et générer un signal de comparaison de sortie ayant une première polarité si la première tension excède la deuxième tension et une deuxième polarité si la deuxième tension excède la première tension; 2886746 12 des moyens logiques (21) pour recevoir le signal de comparaison de sortie provenant des moyens de comparaison et pour générer un niveau de signal de correction; des moyens de génération de tension (30) recevant le niveau de signal de correction provenant des moyens logiques et envoyant en sortie un niveau de tension corrigé à la plaquette de sortie; et des moyens de synchronisation (24) pour cadencer les moyens logiques pour générer de manière répétée des niveaux de correction séquentiels avec des cycles d'horloge en séquence.

4. Circuit de la revendication 3 dans lequel les moyens logiques comprennent un registre pour conserver un niveau 15 de correction provenant d'un cycle d'horloge antérieur.

5. Circuit de la revendication 3 dans lequel les moyens de comparaison, les moyens logiques et les moyens générateurs de tension sont disposés en boucle.

6. Procédé pour réguler la tension à une broche de sortie d'un circuit comprenant; la détection d'une première tension à la broche de sortie (12) d'un circuit intégré ; la comparaison de la première tension détectée à partir de la broche de sortie d'un circuit intégré avec une deuxième tension de référence (16) ; la génération de manière répétée d'un signal de comparaison ayant une première polarité si la première tension excède la deuxième tension, et une deuxième polarité si la deuxième tension excède la première tension; l'interprétation logique de l'état du signal de 2886746 13 comparaison en référence avec l'état d'un signal de comparaison antérieur et la génération d'un niveau de correction en réponse à celui-ci; et la génération d'une tension de sortie corrigée vers la 5 broche de sortie en réponse au niveau de correction.

7. Procédé de la revendication 6 défini en outre en cadençant la génération de signaux de comparaison avec des impulsions d'horloge de durée égale.

8. Procédé de la revendication 6 défini en outre en appliquant le niveau de correction à un réseau de résistance commuté.

9. Procédé de la revendication 8 défini en outre en générant la tension de sortie corrigée en utilisant le réseau de résistance commuté.