FR2711842A1 - Dispositif semiconducteur composé à hétérojonction, notamment un transistor à effet de champ, et son procédé de production. - Google Patents
Dispositif semiconducteur composé à hétérojonction, notamment un transistor à effet de champ, et son procédé de production. Download PDFInfo
- Publication number
- FR2711842A1 FR2711842A1 FR9413004A FR9413004A FR2711842A1 FR 2711842 A1 FR2711842 A1 FR 2711842A1 FR 9413004 A FR9413004 A FR 9413004A FR 9413004 A FR9413004 A FR 9413004A FR 2711842 A1 FR2711842 A1 FR 2711842A1
- Authority
- FR
- France
- Prior art keywords
- layer
- carriers
- pass
- carrier supply
- supply layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 150000001875 compounds Chemical class 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 title claims description 11
- 230000005669 field effect Effects 0.000 title abstract description 25
- 239000000969 carrier Substances 0.000 claims abstract description 87
- 239000002966 varnish Substances 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 7
- 238000010884 ion-beam technique Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 9
- 239000013078 crystal Substances 0.000 claims 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 28
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 27
- 239000006185 dispersion Substances 0.000 description 7
- 239000008188 pellet Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000000407 epitaxy Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 230000000415 inactivating effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 235000010603 pastilles Nutrition 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nanotechnology (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
L'invention concerne un dispositif semi-conducteur composé. Selon l'invention, il comprend une couche de fourniture de porteurs (4) qui fournit des porteurs libres, une couche (3) par où passent les porteurs, une hétérojonction formée entre elles, l'interface de l'hétérojonction étant de forme ondulée à une période prédéterminée, cette forme étant obtenue par des parties convexes et des parties de vallée en raies parallèles à la direction de l'écoulement de courant principal, la couche de fourniture de porteurs (4) ayant un certain nombre de régions de forte concentration (4b) disposées en raies dans la direction de l'écoulement de courant principal à un intervalle prédéterminé et un canal d'électrons (5) ayant des porteurs libres à une forte densité en une portion correspondant aux régions respectives de forte concentration de la couche de fourniture de porteurs à proximité de l'interface de l'hétérojonction. L'invention s'applique notamment aux transistors à effet de champ.
Description
1 2711842
La présente invention se rapporte à une structure d'un dispositif semiconducteur composé ainsi qu'à son procédé de production et plus particulièrement à une structure et à un procédé de production d'un dispositif semi-conducteur composé tel qu'un transistor à effet de champ ayant une hétérojonction. La figure 6 est une vue en perspective illustrant une structure d'un transistor à effet de champ de l'art antérieur
(que l'on appellera ci-après FET) ayant une hétérojonction.
Sur la figure, le chiffre de référence 101 désigne un substrat semi-isolant en GaAs. Une couche tampon en GaAs non dopé 102 d'une épaisseur plus importante que 100 nm est disposée sur le substrat en GaAs semi-isolant 101. Une couche 103, par o s'écoulent les électrons. en GaAs du type i (intrinsèque) ayant une épaisseur plus importante que 10 nm est disposée sur la couche tampon en GaAs non dopé 102. Une couche de fourniture d'électrons en AlGaAs comprenant A0lo, 25Gao,75As o est dopée une impureté donneuse de Si jusqu'à une concentration de 1-3 x 1018cm-3 ayant une épaisseur de 35 à 45 nm est disposée sur la couche 103, par o passent les électrons, en GaAs du type i. Le chiffre de référence 105 désigne un canal bidimensionnel d'électrons formé à l'interface de l'hétérojonction entre la couche 103 par o passent les électrons et la couche 104 de fourniture d'électrons. Le chiffre de référence 110 désigne une couche de contact en GaAs du type n à laquelle est dopé Si à une concentration de 1 à 3 x 1018cm-3 et dont l'épaisseur est de à 300 nm. Une gorge en évidement 109 est formée à la surface de la couche de contact 110 afin d'atteindre la couche 104 de fourniture d'électrons, ayant une largeur d'évidement de 10-300 nm. Une électrode de source 106 est formée sur la couche de contact 110, une électrode de drain 108 est formée sur la couche de contact 110 et une électrode de porte 107 est formée en contact avec la couche de
fourniture d'électrons 104 à la gorge en évidement 109.
Les figures 7(a)-7(d) sont des sections transversales faites au cours de la production du transistor à effet de
2 2711842
champ de l'art antérieur. Une couche tampon 102 et une couche de passage d'électrons 103 en i-GaAs ne contenant pas d'impuretés sont tirées en succession par épitaxie sur le substrat en GaAs semi-isolant 101 comme le montre la figure 7(a). Alors, une couche de fourniture d'électrons 104 en AlGaAs à laquelle sont dopées des impuretés et une couche de contact 110 en n-GaAs sont tirées par épitaxie sur la couche 103 de passage d'électrons comme le montre la figure 7(b). La couche de contact 110 est attaquée pour atteindre la couche de fourniture d'électrons 104 et former une gorge en évidement 109 pour obtenir une électrode de porte comme le montre la figure 7(c) et ensuite une électrode de source 106, une électrode de drain 108 et une électrode de porte 107 sont
respectivement formées comme le montre la figure 7(d).
On donnera une description du fonctionnement.
Dans le transistor à effet de champ ayant une structure en hétérojonction qui est produit par AlGaAs et GaAs, les électrons produits par l'impureté donneuse dans la couche 104 de fourniture d'électrons en AlGaAs passent vers la couche 103 par o passent les électrons, qui contient GaAs et qui a une plus grande affinité aux électrons que AlGaAs et ils se trouvent stockés à l'interface de l'hétérojonction entre AlGaAs et GaAs. Par suite, un canal bidimensionnel d'électrons 105, comprenant des éjectons stockés en une forme bidimensionnelle, est formé dans la couche 103 en GaAs par o passent les électrons. Comme aucune impureté n'est dopée dans le canal bidimensionnel d'électons 105, lorsqu'un courant s'écoule entre l'électrode de source 106 et l'électrode de drain 108, la dispersion des électrons qui se produit pendant l'enlèvement des électrons par collision avec l'impureté
donneuse de Si est réduite.
Dans le transistor à effet de champ de l'art antérieur ayant une hétérojonction comme dans la construction ci-dessus décrite, l'hétérojonction est formée à plat et l'aire de l'hétérojonction par aire unitaire d'une pastille est petite, ce qui limite la quantité de courant s'écoulant à travers le canal bidimensionnel d'électrons. Par conséquent, il faut
3 2711842
augmenter l'aire de la pastille afin d'augmenter la puissance
de sortie en tant que FET de forte puissance.
De plus, étant donné la dispersion d'un électron dans la direction de la largeur du canal passant à travers le canal d'électrons bidimensionnel, on ne peut augmenter la
performance du FET.
La demande de brevet publiée au Japon Hei. 4-17340 révèle un dispositif semi-conducteur ayant une structure permettant de résoudre ce problème. Le dispositif semi-10 conducteur est pourvu d'une forme concave-convexe comprenant des portions convexes en forme de raies et des portions concaves s'étendant dans la direction de l'écoulement de courant principal, qui sont périodiquement formées à
l'interface de l'hétérojonction. Ce dispositif semi-
conducteur permet d'augmenter l'aire de l'hétérojonction par aire unitaire de la pastille. De plus, comme beaucoup d'électrons sont stockés dans la couche par o passent les électrons à proximité de la portion convexe de l'hétérojonction relativement aux autres zones, il se forme une distribution unidimensionnelle de densité des porteurs le long de la forme de raie de la portion convexe et il se forme un canal d'électrons pseudo-unidimensionnel qui empêche la dispersion de l'électron dans la direction de la largeur du
canal et augmente la mobilité de l'électron.
Dans le dispositif semi-conducteur ayant une telle structure cependant, il y a un problème par le fait que les électrons ne sont pas en une quantité suffisante pour former un canal d'électrons pseudo- unidimensionnel à la portion convexe selon l'ajustement de la hauteur et de la période des portions concaves et convexes de l'interface de l'hétérojonction. La présente invention a pour objet de procurer un dispositif semi-conducteur composé permettant d'augmenter la puissance de sortie ainsi que la mobilité des électrons sans
augmenter l'aire de la pastille.
4 2711842
La présente invention a pour autre objet de procurer un procédé de production du dispositif semi-conducteur composé
ci-dessus décrit.
Selon un premier aspect de la présente invention, un dispositif semiconducteur composé comporte une couche de fourniture de porteurs qui fournit des porteurs libres, une couche par o passent les porteurs à laquelle sont fournis les porteurs libres par la couche de fourniture de porteurs et une hétérojonction formée par la couche par o passent les porteurs et la couche de fourniture de porteurs et l'interface de l'hétérojonction présente des ondulations selon une période prédéterminée, qui sont formées par les portions convexes en forme de raies et des portions de vallées qui s'étendent dans la direction de l'écoulement de courant principal parallèlement, et un certain nombre de régions de forte impureté d'une largeur prédéterminée qui sont produites dans la couche de fourniture de porteurs qui sont disposées en une forme de raies dans la direction de l'écoulement de courant principal, à des intervalles
prédéterminés.
Selon un deuxième aspect de la présente invention, le dispositif semiconducteur composé comporte une région autre que la région ayant une forte concentration en impuretés de la couche de fourniture de porteurs comprenant des impuretés
à une faible concentration.
Selon un troisième aspect de la présente invention, dans le dispositif semi-conducteur composé, la période de la forme ondulée de l'interface de l'hétérojonction est de 0,1 à
0,4 Mm.
Selon un quatrième aspect de la présente invention, le dispositif semiconducteur composé comporte des régions d'une largeur prédéterminée dont chacune contient des impuretés à une forte concentration, de la couche de fourniture de porteurs qui sont formées pour les ondes respectives de
l'interface de l'hétérojonction.
Selon un cinquième aspect de la présente invention, le dispositif semiconducteur composé comporte une région de
2711842
forte concentration de la couche de fourniture de porteurs qui est formée à une portion faisant face à la partie convexe
de l'interface d'hétérojonction dans la forme ondulée.
Selon un sixième aspect de la présente invention, le dispositif semiconducteur composé comporte une région de forte concentration de la couche de fourniture de porteurs qui est formée en une portion se trouvant face à la partie de
vallée de l'interface d'hétérojonction dans la forme ondulée.
Selon un septième aspect de la présente invention, le dispositif semiconducteur composé comporte une couche de fourniture de porteurs qui fournit des porteurs libres, une couche par o passent les porteurs à laquelle sont fournis les porteurs libres provenant de la couche de fourniture de porteurs et une hétérojonction formée par la couche par o passent les porteurs et la couche de fourniture de porteurs et l'interface de l'hétérojonction est de forme ondulée selon une période prédéterminée donnée par les parties convexes en forme de raies et les parties de vallée s'étendant dans la direction de l'écoulement de courant principal parallèlement, et des régions inactives sont formées dans la couche de fourniture de porteurs, dans la direction de l'écoulement de courant principal, parallèlement les unes aux autres, avec une période plus importante que la période de la forme
ondulée de l'interface d'hétérojonction.
Selon un huitième aspect de la présente invention, un procédé de production d'un dispositif semi-conducteur composé consiste à faire croître en succession une couche tampon et
une couche par o passent les porteurs sur un substrat semi-
conducteur, à attaquer la couche par o passent les électrons en employant un premier vernis photosensible qui comporte des motifs fins s'étendant selon des formes de raies dans la direction de l'écoulement de courant principal, périodiquement en tant que masque pour former des gorges fines dans la couche par o passent les porteurs, à donner aux gorges fines à la surface de la couche par o passent les porteurs une forme ondulée, à faire croître une première couche de fourniture de porteurs sur la couche par o passent
6 2711842
les porteurs après avoir formé le film isolant sur la couche de fourniture de porteurs selon une forme à peu près plate, à attaquer sélectivement le film isolant et la première couche de fourniture de porteurs de façon alternée pour former une première couche de fourniture de porteurs ayant une surface plate, à faire croître la seconde couche de fourniture de porteurs o une impureté est dopée à une force concentration sur la première couche de fourniture de porteurs, à attaquer la couche de fourniture de porteurs en employant un second vernis photosensible qui a de fins motifs de la même période que le premier vernis photosensible, en tant que masque> pour former des gorges fines d'une profondeur atteignant la première couche de fourniture de porteurs et à donner aux gorges fines à la surface des première et seconde couches de
fourniture de porteurs en forme ondulée.
Selon un neuvième aspect de la présente invention, un procédé de production d'un dispositif semi-conducteur composé consiste à faire croître en succession une couche tampon et
une couche par o passent les porteurs sur un substrat semi-
conducteur, à attaquer la couche par o passent les porteurs en employant un vernis photosensible ayant de fins motifs s'étendant selon des raies dans la direction de l'écoulement de courant principal, périodiquement, pour former des gorges fines sur la couche par o passent les porteurs, à donner aux gorges fines à la surface de la couche par o passent les porteurs une forme ondulée, à faire croître une première couche de fourniture de porteurs o sont dopées les impuretés à une forte concentration sur la couche par o passent les porteurs après avoir formé le film isolant sur la première couche de fourniture de porteurs de manière que la surface se trouve à peu près plate, à attaquer de façon alternée et sélective le film isolant et la première couche de fourniture de porteurs pour former une première couche de fourniture de porteurs ayant une surface plate et à attaquer sélectivement la première couche de fourniture de porteurs pour exposer une partie convexe de la couche de fourniture de porteurs sous une forme ondulée afin de former une seconde couche de
7 2711842
fourniture de porteurs sur la couche exposée par o passent
les porteurs et la première couche de fourniture de porteurs.
Selon un dixième aspect de la présente invention, un procédé de production d'un dispositif semi-conducteur composé consiste à faire croître successivement une couche tampon et
une couche par o passent les porteurs sur un substrat semi-
conducteur, à attaquer la couche par o passent les porteurs en employant un vernis photosensible ayant des motifs fins s'étendant selon des formes de raies dans la direction de l'écoulement du courant principal, périodiquement en tant que masque pour former des gorges fines, à donner aux gorges à la surface de la couche par o passent les porteurs une forme ondulée, à faire croître une couche de fourniture de porteurs o sont dopées des impuretés à la surface de la couche par o passent les porteurs, à irradier un faisceau d'ions en employant un second vernis photosensible qui a de fins motifs formés dans la direction de l'écoulement de courant principal, parallèlement les uns aux autres avec un intervalle supérieur à une période de la forme ondulée à la surface de la couche de fourniture de porteurs en tant que masque pour la couche de fourniture de porteurs, afin d'inactiver ainsi l'impureté dans la couche de fourniture de
porteurs à la partie o est formé le motif fin.
Selon la présente invention, comme l'interface de l'hétérojonction formée par la couche de fourniture de porteurs et la couche par o passent les porteurs est de forme ondulée selon une période prédéterminée que l'on obtient par les portions convexes et les portions de vallée en forme de raies s'étendant dans la direction de l'écoulement de courant principal, parallèlement les unes aux autres, et qu'un certain nombre de régions de forte impureté ayant une largeur prédéterminée sont produites dans la couche de fourniture de porteurs disposées selon des raies dans la direction de l'écoulement de courant principal, parallèlement les unes aux autres à des intervalles prédéterminés, on peut former un canal d'électrons pseudo- unidimensionnel à proximité de la région de forte concentration de la couche de
8 2711842
fourniture de porteurs, ce qui permet d'augmenter la mobilité
des électrons.
Selon la présente invention, comme une région autre que la région de haute concentration de la couche de fourniture de porteurs contient des impuretés à une faible concentration, la quantité de fourniture de porteurs par aire unitaire d'une pastille et de plus la puissance par aire unitaire peuvent être augmentées, et la puissance peut être
augmentée sans augmenter l'aire de la pastille.
Selon la présente invention, comme la région de forte concentration de la couche de fourniture de porteurs est formée à la portion qui se trouve face à la portion convexe de l'interface de l'hétérojonction dans la forme ondulée, on peut former un canal d'électrons pseudo- unidimensionnel en une partie correspondant à la portion convexe de la partie d'hétérojonction de la couche par o passent les porteurs, ce
qui permet d'augmenter la mobilité des électrons.
Selon la présente invention, la région de forte concentration de la couche de fourniture de porteurs est formée en une portion qui se trouve face à la partie de vallée de l'interface de l'hétérojonction de forme ondulée et on peut former un canal d'électrons pseudo- unidimensionnel en une portion correspondant à la partie de vallée de la partie d'hétérojonction de la couche par o passent les porteurs, ce
qui augmente la mobilité des électrons.
Selon la présente invention, comme l'interface de l'hétérojonction qui est formée par la couche de fourniture des porteurs et la couche par o passent les porteurs est de forme ondulée selon une période prédéterminée grâce aux portions convexes et aux portions de vallée en forme de raies qui s'étendent dans la direction de l'écoulement de courant principal parallèlement les unes aux autres, avec des régions inactives disposées dans la direction de l'écoulement de courant principal parallèlement les unes aux autres à un intervalle plus grand que la période de la forme ondulée de l'interface de l'hétérojonction, on peut former une région o il n'y existe pas de porteurs libres, en une portion de la
9 2711842
couche par o passent les porteurs qui est adjacente à la couche de fourniture de porteurs qui est inactivée, ce qui permet de supprimer la dispersion des porteurs se déplaçant dans la couche par o passent les porteurs, dans une direction verticale par rapport à la direction de l'écoulement de courant principal, et cela permet d'augmenter
la mobilité des électrons.
L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: la figure 1 est une vue en perspective illustrant une structure d'un transistor à effet de champ selon un premier mode de réalisation de la présente invention; - les figures 2(a)-2(j) sont des vues en coupe transversale illustrant un transistor à effet de champ selon le premier mode de réalisation de la présente invention dans des étapes respectives du procédé de production; la figure 3 est une vue en coupe transversale illustrant la structure d'un transistor à effet de champ selon un deuxième mode de réalisation de la présente invention; - la figure 4 est une vue en coupe transversale illustrant la structure d'un transistor à effet de champ selon un troisième mode de réalisation de la présente invention; - la figure 5 est une vue en coupe transversale illustrant la structure d'un transistor à effet de champ selon un quatrième mode de réalisation de la présente invention; - la figure 6 est une vue en perspective illustrant la structure d'un transistor à effet de champ de l'art antérieur;
2711842
- les figures 7(a)-7(d) sont des vues en coupe transversale illustrant le transistor à effet de champ de l'art antérieur dans des étapes respectives du procédé de production; et - la figure 8 est une vue en perspective illustrant un autre transistor à effet de champ selon le troisième mode de
réalisation de la présente invention.
La figure 1 est une vue en perspective illustrant un transistor à effet de champ (que l'on appellera ci-après FET) selon le premier mode de réalisation de la présente invention. Sur la figure, le chiffre de référence 1 désigne un substrat semi-isolant en GaAs. Une couche tampon en GaAs non dopé 2 d'une épaisseur supérieure à 100 nm est disposée sur le substrat semi-isolant en GaAs 1. Une couche de passage d'électrons 3 en i-GaAs d'une épaisseur supérieure à 10 nm est disposée sur la couche tampon 2 en GaAs non dopé. Une couche 4 de fourniture d'électrons, ayant une épaisseur d'environ 35-45 nm, comprenant une couche de fourniture d'électrons 4a en Ao10,25Gao,75As non dopé et une couche de fourniture d'électrons 4b en Ao10,25Gao,75As à laquelle est dopé Si en tant qu'impureté donneuse à une concentration de 1 à 3 x 1018cm-3 est disposée sur la couche 3 de passage d'électrons en i-GaAs. Le chiffre de référence 5 désigne un canal d'électrons qui est formé à l'interface de l'hétérojonction entre la couche 3 par o passent les électrons et la couche 4 de fourniture d'électrons. Les chiffres de référence 6,8 et 7 désignent respectivement une électrode de source, une électrode de drain et une électrode
de porte.
Les figures 2(a) à 2(j) sont des vues en coupe transversale illustrant le dispositif semi-conducteur dans les étapes du procédé de sa production selon le premier mode de réalisation de la présente invention. Sur la figure, les mêmes chiffres de référence sont utilisés pour désigner des portions identiques ou correspondantes à celles de la figure 1. Les chiffres de référence 11 et 13 désignent un vernis
11 2711842
photosensible et le chiffre de référence 12 désigne un film
isolant qui se compose d'un matériau tel que SiO.
Une description sera donnée du procédé de production du
dispositif semi-conducteur du premier mode de réalisation en se réfèrant à la figure 2. Avant tout, comme le montre la figure 2(a) une couche tampon 2 en GaAs, une couche 3 par o passent les électrons en GaAs du type i et un vernis photosensible 11 sont tirés en succession par épitaxie sur le substrat semi-isolant 1 en GaAs par dépôt chimique en phase vapeur d'un métal organique (que l'on appelera ci- après MOCVD). Ensuite, on accomplit un tracé direct par un faisceau d'électrons (que l'on appelera ci-après EB) vers le vernis photosensible 11 pour former un motif périodique et fin en forme de raies d'une largeur d'environ 0,2 Mm s'étendant dans la direction de la longueur du canal, et la couche 3 par o passent par les électrons en GaAs du type i est attaquée en sec en utilisant le motif fin en vernis photosensible comme masque pour former une gorge fine d'une profondeur d'environ 0,5 pm (figure 2(b)). Par ailleurs, après avoir éliminé le vernis photosensible 11, afin de former une gorge en motif fin à la surface de la couche de passage des électrons en GaAs 3 sous une forme ondulée, une attaque à sec est accomplie sur la couche 3 par o passent les électrons en GaAs (figure 2c). Ensuite, comme le montre la figure 2 (d), une couche 4a en AlGaAs non dopé ayant une épaisseur d'environ 0,5 Mm, est tirée par épitaxie sur la couche 3 par o passent les électrons en GaAs dont la surface est d'une forme ondulée comme le montre la figure 2(d). Par ailleurs, par une méthode ECR-CVD, un film isolant 12 comprenant un matériau tel que SiO est formé sur la couche 4a en AlGaAs non
dopé pour avoir une épaisseur d'environ 0,5 pm (figure 2(e)).
Alors, une surface plate est de préférence formée par effet de pulvérisation. Ensuite, comme le montre la figure 2(f), une attaque à sec d'un film isolant 12 comprenant un matériau tel que SiO, en employant un gaz de la série CHF3/O2 et une attaque à sec de la couche 4a en AlGaAs en employant un gaz de la série CC12F2/O2 sont alternativement répétées pour
12 2711842
accomplir une attaque et ainsi former une couche 4a en AlGaAs ayant une surface plate (figure 2(g)). Ensuite, la couche 4b en AlGaAs du type n, d'une épaisseur d'environ 0,6 pm, est tirée par épitaxie sur la couche 4a en AlGaAs par épitaxie par faisceau moléculaire ou MBE (figure 2 (h)). De plus, un vernis photosensible 13 est formé sur la couche 4b en AlGaAs du type n et le même motif que celui du motif fin formé sur le vernis photosensible 11 est formé par la méthode de tracé direct de EB et ce vernis photosensible 13 est employé comme masque, pour former une gorge fine à la partie creuse de la forme ondulée de la couche 3 par o passent les électrons en GaAs en employant le vernis photosensible 13 comme masque (figure 2 (i)). Ensuite, après avoir retiré le vernis photosensible 13, la surface de la couche 4b en AlGaAs du type n reçoit une forme ondulée par une attaque à sec comme le montre la figure 2 (j) et une électrode de porte 7, une électrode de source 6 et une électrode de drain 8 sont formées à la surface du dispositif pour ainsi obtenir un transistor à effet de champ tel que montré à la figure 1. Là, on peut former une couche de contact entre l'électrode de source 6 et l'électrode de drain 8 et la couche de fourniture
d'électrons 4.
Dans le FET de ce mode de réalisation, une couche 4b en AlGaAs ayant des électrons fournissant des donneurs n'est formée à une portion supérieure de la proximité de la partie
convexe de l'interface de l'hétérojonction de forme ondulée.
En conséquence, en fournissant beaucoup d'électrons concentrés uniquement sur la couche 3 par o passent les électrons, à proximité de la partie convexe de la partie ondulée, les électrons peuvent être suffisamment localisés à proximité de la partie convexe. En conséquence, il est possible de former un canal d'électrons unidimensionnel le long de la raie de la partie convexe, et il est donc possible de forcer les électrons à passer pseudo-unidimensionnellement le long de la partie de montage s'étendant suivant la forme de raie, pour ainsi augmenter la mobilité des électrons dans
le transistor à effet de champ.
13 2711842
La figure 3 est une vue en coupe transversale illustrant la structure d'un transistor à effet de champ selon un deuxième mode de réalisation de la présente invention. Sur cette figure, les mêmes chiffres de référence que ceux de la figure 1 sont utilisés pour désigner des portions identiques ou correspondantes. Le chiffre de référence 15 désigne une couche de fourniture d'électrons comprenant une couche 15a de fourniture d'électrons en A10,25GaO,75As à laquelle est dopé Si en tant qu'impureté donneuse à raison de 1 à 3 x 1018cm-3 et une couche 15b de fourniture d'électrons en Alo,25Gao,75As à laquelle Si est dopé à une concentration plus importante que dans la couche a à raison de 1 à 3 x 1018cm-3. Cette couche de fourniture d'électrons 15 a une épaisseur de 35 à 45 nm. Le transistor à effet de champ de ce deuxième mode de réalisation peut être produit par la même méthode que le premier mode de réalisation en remplaçant la couche 4a en AlGaAs non dopé par la couche 15a en AlGaAs et la couche 4b en AlGaAs par la
couche 15b en AlGaAs.
Dans ce deuxième mode de réalisation, la couche 15b en AlGaAs sur la partie convexe de l'hétérojonction qui est de forme ondulée est dopée de Si à une forte concentration et la couche 15a en AlGaAs en une portion autre que celle-ci est dopée de Si à une faible concentration. Par conséquent, comme dans le premier mode de réalisation, il est possible de concentrer localement les électrons de la couche 15b en AlGaAs à la partie convexe de l'hétérojonction pour ainsi former un canal pseudo-unidimensionnel. De plus, des électrons sont fournis à des parties autres que la proximité de la partie convexe de l'hétérojonction sous forme ondulée comprenant la couche 15a en AlGaAs et donc les électrons qui sont fournis à la partie d'hétérojonction par aire unitaire de la pastille sont augmentés, ce qui augmente la puissance de sortie du FET. On obtient ainsi une forte puissance du FET
sans augmenter l'aire de la pastille.
Comme dans ce deuxième mode de réalisation, la couche de AlGaAs à laquelle Si est dopé à une forte concentration
14 2711842
est disposée à la partie supérieure de la partie convexe de l'hétérojonction de forme ondulée et qu'une couche de AlGaAs à laquelle est dopé Si à une faible concentration est disposée en une portion autre que celle-ci, il est possible de faire passer des électrons pseudounidimensionnellement à la portion convexe ainsi que d'augmenter laquantité de fourniture d'électrons par aire unitaire de la pastille. Par conséquent, on obtient un FET ayant une mobilité accrue des électrons et une forte puissance de sortie avec une petite
dimension.
La figure 4 est une vue en coupe transversale illustrant la structure d'un transistor à effet de champ selon un troisième mode de réalisation de la présente invention. Sur cette figure, les mêmes chiffres de référence que ceux de la figure 1 sont utilisés pour désigner des portions identiques ou correspondantes. Le chiffre de référence 16 désigne une couche de fourniture d'électrons comprenant une couche de fourniture d'électrons 16a en Al0,25Gao,75As à laquelle est dopé Si à 1 à 3 x 1018cm-3 et une couche 16b en Ao10,25Gao,75As non dopé. La couche de
fourniture d'électrons 16 a une épaisseur d'environ 35-45 nm.
Le chiffre de référence 5a désigne un canal d'électrons.
Le transistor à effet de champ du troisième mode de réalisation peut être produit par le même procédé de production que dans le cas du premier mode de réalisation en remplaçant la couche de fourniture d'électrons 4a par la couche de fourniture d'électrons 16a et la couche de fourniture d'électrons 4b par la couche de fourniture d'électrons 16b et en attaquant la couche de fourniture d'électrons 4a à un degré tel que la portion convexe de la couche par o passent les électrons 3 qui est de forme ondulée soit exposée pendant le procédé de contre attaque
montré à la figure 2(f).
Dans le transistor à effet de champ de ce troisième mode de réalisation, comme la couche 16a de fourniture d'électrons o sont dopées des impuretés pouvant fournir des électrons à une forte concentration est disposée sur la
2711842
portion de vallée dans la forme ondulée de l'hétérojonction, il est possible de former un canal unidimensionnel à la portion de vallée en forme de raie en localisant les électrons à cette portion de vallée. De plus, il est possible d'augmenter l'aire de l'hétérojonction qui est placée à proximité de la couche 4a de fourniture d'électrons qui fournit des électrons en prévoyant la couche 16a de fourniture d'électrons à la portion de vallée, ce qui permet d'augmenter la quantité des électrons qui sont fournis à la
partie d'hétérojonction par aire unitaire de la pastille.
Dans le troisième mode de réalisation ayant une telle construction, comme la couche en AlGaAs à laquelle Si est dopé à une forte concentration est disposée à la partie supérieure de la portion de vallée de l'hétérojonction, il
est possible de former un canal d'électrons pseudo-
unidimensionnel à la partie de vallée. Il est possible d'augmenter la quantité de fourniture d'électrons par aire unitaire de la pastille. Par conséquent, on peut obtenir un FET ayant une mobilité accrue des électrons et une forte
puissance de sortie tout en étant d'une petite taille.
Tandis que dans les modes de réalisation ci-dessus décrits, une région à forte concentration en impuretés en forme de raie est prévue sur la couche de fourniture d'électrons au-dessus de la portion convexe ou de la portion de vallée de l'interface de l'hétérojonction, la présente invention peut également s'appliquer dans le cas o une région de forte concentration en forme de raie est périodiquement formée sur la portion convexe ou la portion de vallée ou une région autre qu'une interface d'hétérojonction
avec les mêmes effets que dans les modes de réalisation ci-
dessus décrits.
La figure 5 montre le cas de la structure d'un transistor à effet de champ selon un quatrième mode de réalisation de la présente invention. Sur cette figure, les mêmes chiffres de référence que ceux de la figure 1 désignent des portions identiques ou correspondantes. Le chiffre de référence 17 désigne une couche de fourniture d'électrons en
16 2711842
A10,25Gao,75As à laquelle est dopé Si à une concentration de 1 à 3 X 1018cm-3. Le chiffre de référence 18 désigne une région inactive en forme de raie d'une largeur prédéterminée qui est formée sur l'hétérojonction de la couche 17 de fourniture d'électrons à des intervalles prédéterminés. Plus particulièrement, la région inactive 18 est formée toutes les trois périodes sur les portions de vallée de l'hétérojonction
de forme ondulée.
Dans le transistor à effet de champ du quatrième mode de réalisation, la surface de la couche 3 par o passent les électrons est de forme ondulée, comme le montre la figure 2(c) du premier mode de réalisation, la couche 17 de fourniture d'électrons est formée sur la figure 3 o passent les électrons et un faisceau d'ions tel qu'un ion hydrogène est irradié sur la couche 17 de fourniture d'électrons sur la portion de vallée, à des intervalles prédéterminés, en employant un masque ou analogue pour ainsi produire des
régions inactives 18 o l'impureté Si est inactivée.
Dans le transistor à effet de champ de ce mode de réalisation, les électrons sont localisés aux parties convexes de l'hétérojonction formée à la surface de jonction entre la couche 17 de fourniture d'électrons et la couche 3 par o passent les électrons, afin de former un canal d'électrons 5, un passage pseudo-unidimensionnel d'un électron est permis et des électrons ne sont pas fournis par les régions inactives 18 sur les parties de vallée qui sont prévues à des intervalles prédéterminés. Par conséquent, la dispersion des électrons dans la direction de la largeur du canal peut être relâchée dans la couche 3 par o passent les électrons à proximité de la région inactive 18, ce qui réduit le bruit. De plus, l'aire de jonction de l'hétérojonction en contact avec la couche 17 de fourniture d'électrons, fournissant des électrons, peut être accrue relativement au FET conventionnel qui n'a pas d'hétérojonction de forme ondulée, ce qui permet d'augmenter la puissance de sortie
sans augmenter l'aire de la pastille.
17 2711842
Selon ce quatrième mode de réalisation, comme l'hétérojonction est de forme ondulée et que la couche 17 de fourniture d'électrons formée sur la partie de vallée de cette portion ondulée à des intervalles prédéterminés est inactivée, on peut former un canal d'électrons pseudo- unidimensionnel à la partie convexe en raies et on peut également empêcher la dispersion des électrons dans la direction de la largeur du canal. Par ailleurs, on peut augmenter l'aire de l'hétérojonction et on obtient un transistor à effet de champ ayant une mobilité accrue des électrons et ayant une forte puissance de sortie, avec une
petite taille.
Tandis que dans le quatrième mode de réalisation, la couche 17 de fourniture d'électrons qui est formée sur la portion de vallée de la partie ondulée est inactivée, si l'intervalle entre les régions inactivées représente une distance prédéterminée et plus grande qu'une période de la partie ondulée, la couche de fourniture d'électrons d'une région autre que la partie de vallée ci-dessus peut être inactivée avec le même effet que dans le quatrième mode de réalisation. Tandis que dans les troisième et quatrième modes de réalisation ci-dessus décrits, l'électrode de source, l'électrode de drain et l'électrode de porte sont formées selon la forme ondulée de la couche de fourniture d'électrons en AlGaAs, l'électrode de porte 20 et analogue peut être formée en ayant une surface plate après avoir aplati la surface de la couche 16 de fourniture d'électrons du FET montré dans le troisième mode de réalisation, en obtenant les mêmes effets que dans les troisième et quatrième modes de réalisation.
Comme cela est évident de la description ci-dessus,
selon la présente invention, l'interface de l'hétérojonction qui est formée par la couche de fourniture de porteurs et la couche par o passent les porteurs a une forme ondulée à une période prédéterminée avec des parties convexes en forme de raie et des parties de vallée qui s'étendent parallèlement à
18 2711842
la direction de l'écoulement de courant principal et un certain nombre de régions à forte concentration en impuretés, d'une largeur prédéterminée, sont formées en raies sur la couche de fourniture de porteurs dans la direction de l'écoulement de courant principal, parallèlement les unes aux autres, à un intervalle prédéterminé. Par conséquent, on peut former un canal d'électrons pseudo- unidimensionnel à proximité de la région de forte concentration de la couche de fourniture de porteurs et on peut donc obtenir un dispositif semi-conducteur composé ayant une meilleure mobilité des
électrons et ayant une grande efficacité.
Selon le deuxième mode de réalisation de la présente invention, une région autre que la région de forte concentration de la couche de fourniture de porteurs est formée qui comprend des porteurs à basse concentration et cela augmente la quantité de fourniture de porteurs par aire unitaire pour la pastille. Par conséquent, cela permet d'augmenter la puissance de sortie par aire unitaire et un dispositif semi- conducteur composé ayant une forte puissance sans augmenter l'aire de la pastille et ayant une grande
efficacité peut être obtenu.
Selon le troisième mode de réalisation de la présente invention, la région de forte concentration de la couche de fourniture de porteurs est formée à la portion qui se trouve face à la portion convexe de l'interface de l'hétérojonction dans la forme ondulée, on peut former un canal d'électrons pseudo-unidimensionnel en une partie correspondant à la partie convexe de la partie d'hétéroconjonction de la couche par o passent les porteurs et donc on peut obtenir un dispositif semi- conducteur composé ayant une mobilité accrue
des électrons et une grande efficacité.
Selon le quatrième mode de réalisation de la présente invention, la région de forte concentration de la couche de fourniture des porteurs est formée en une portion faisant face à la partie de vallée de l'interface de l'hétérojonction
en une forme ondulée et un canal d'électrons pseudo-
unidimensionnel est formé en une partie correspondant à la
19 2711842
partie de vallée de la partie d'hétérojonction de la couche par o passent les porteurs. Par conséquent, on obtient un dispositif semi- conducteur composé ayant une mobilité accrue
des électrons.
Selon le cinquième mode de réalisation de la présente invention, l'interface de l'hétérojonction produite par la couche de fourniture des porteurs et la couche par o passent les porteurs est de forme ondulée à une période prédéterminée et cela est obtenu par des parties convexes en forme de raie et des parties de vallée qui s'étendent parallèlement à la direction de l'écoulement de courant principal et des régions inactives agencées dans la direction de l'écoulement de courant principal sont formées dans la couche de fourniture de porteurs à un intervalle plus important qu'une période de la forme ondulée de l'interface de l'hétérojonction. Par conséquent, des régions o il n'existe pas de porteurs libres peuvent être formées en des portions adjacentes à la couche inactivée de fourniture de porteurs de la couche par o passent les porteurs et la dispersion en direction verticale avec la direction de l'écoulement de courant principal des porteurs se déplaçant à travers la couche par o passent les porteurs est diminuée, ce qui permet d'obtenir un dispositif semi-conducteur composé ayant une meilleure mobilité des
électrons et une bonne performance.
2711842
Claims (14)
1. Dispositif semi-conducteur composé caractérisé en ce qu'il comprend: une couche (4) de fourniture de porteurs qui fournit des porteurs libres; une couche (3) par o passent les porteurs à laquelle sont fournis lesdits porteurs libres en provenance de ladite couche de fourniture de porteurs; une hétérojonction formée par ladite couche par o passent les porteurs et ladite couche de fourniture de porteurs; l'interface de ladite hétérojonction étant de forme ondulée à une période prédéterminée, formée de parties convexes et de parties de vallée en raies, s'étendant parallèlement dans la direction de l'écoulement de courant principal; ladite couche de fourniture de porteurs (4) comprenant un certain nombre de régions de forte concentration d'une largeur prédéterminée (4b) qui sont disposées en raies dans la direction de l'écoulement de courant principal parallèlement les unes aux autres avec un intervalle prédéterminé; et un canal d'électrons (5) ayant une portion de forte densité sans porteur en une portion correspondant aux régions respectives de forte concentration de la couche de fourniture
de porteurs à proximité de l'interface de l'hétérojonction.
2. Dispositif selon la revendication 1, caractérisé en ce que la couche de fourniture de porteurs comporte une région de faible concentration (4a) ayant de faibles concentrations en impuretés en des régions autres que la
région de forte concentration (4b).
3. Dispositif selon la revendication 1, caractérisé en ce que la distance d'une période de la forme ondulée de
l'interface de l'hétérojonction est de 0,1 à 0,4 pm.
21 2711842
4. Dispositif selon la revendication 1, caractérisé en ce que la région (4b) de forte concentration de la couche de fourniture de porteurs (4) est formée pour chaque onde de
l'interface d'hétérojonction dans la forme ondulée.
5. Dispositif selon la revendication 1, caractérisé en ce que la région (4b) de forte concentration de la couche de fourniture de porteurs (4) est disposée en une portion qui se trouve face à la partie convexe de l'interface de
l'hétérojonction de la forme ondulée.
6. Dispositif selon la revendication 1, caractérisé en ce que la région de forte concentration de la couche de fourniture des porteurs (4) est disposée en une position faisant face à la partie de vallée de l'interface
d'hétérojonction dans la forme ondulée.
7. Dispositif semi-conducteur composé caractérisé en ce qu'il comprend: une couche de fourniture de porteurs (17) fournissant des porteurs libres; une couche (3) par o passent les porteurs, recevant les porteurs libres de la couche de fourniture de porteurs; une hétérojonction formée par la couche par o passent les porteurs et la couche de fourniture de porteurs; l'interface de l'hétérojonction étant de forme ondulée à une période prédéterminée du fait de portions convexes et de portions de vallée en forme de raies qui s'étendent parallèlement à la direction de l'écoulement de courant principal; la couche de fourniture de porteurs (17) ayant une région inactive (18) dans la direction de l'écoulement de courant principal à un intervalle plus grand qu'une période de la forme ondulée de l'interface de l'hétérojonction, parallèlement; et la couche (3) par o passent les porteurs ayant un canal d'électrons ayant une haute densité en porteurs libres aux portions convexes de l'interface de l'hétérojonction et une région o il n'existe pas de porteurs libres en une
22 2711842
portion adjacente à la région inactive de la couche de
fourniture d'électrons de l'interface de l'hétérojonction.
8. Procédé de production d'un dispositif semi-
conducteur composé, caractérisé en ce qu'il comprend: la croissance cristalline en succession d'une couche tampon et d'une couche de fourniture de porteurs sur un substrat semi-conducteur; la formation d'un premier vernis photosensible ayant un motif fin s'étendant dans la direction de l'écoulement de courant principal en forme de raies, périodiquement sur la couche par o passent les porteurs, et l'attaque de la couche par o passent les porteurs en employant le premier vernis photosensible comme masque pour former des gorges fines, la formation des gorges fines à la surface de la couche par o passent les porteurs en forme ondulée, la croissance d'une première couche de fourniture de porteurs sur la surface de la couche par o passent les porteurs en une forme ondulée, la formation d'un film isolant sur la première couche de fourniture de porteurs afin d'avoir une surface plate, l'attaque sélective du film isolant et de la première couche de fourniture de porteurs, alternativement, pour former une première couche de fourniture de porteurs ayant une surface plate, la croissance de la seconde couche de fourniture de porteurs o est dopée une impureté à une forte concentration sur la première couche de fourniture de porteurs ayant une surface plate, la formation d'un second vernis photosensible ayant des motifs fins de la même période que le premier vernis photosensible sur la couche de fourniture de porteurs et l'attaque de la couche de fourniture de porteurs en employant le second vernis photosensible comme masque pour former des gorges fines d'une profondeur atteignant la première couche de fourniture de porteurs, et
23 2711842
la formation des gorges fines aux surfaces des première et seconde couches de fourniture de porteurs en une forme ondulée.
9. Procédé selon la revendication 8, caractérisé en ce que la portion de surface des gorges fines à la surface de la couche par o passent les porteurs est attaquée à sec pour donner à la surface par o passent les porteurs une forme
ondulée apres avoir retiré le premier vernis photosensible.
10. Procédé selon la revendication 8, caractérisé en ce que la portion de surface des gorges fines à la surface des première et seconde couches de fourniture de porteurs est attaquée à sec pour former la surface des première et seconde couches de fourniture de porteurs selon une forme ondulée
après avoir retiré le second vernis photosensible.
11. Procédé de production d'un dispositif semi-
conducteur composé comprenant: la croissance cristalline successive d'une couche tampon et d'une couche par o passent des porteurs sur un substrat semi-conducteur; la formation d'un premier vernis photosensible ayant des motifs fins en forme de raie dans la direction de l'écoulement de courant principal, périodiquement, sur la couche par o passent les porteurs et l'attaque de la couche par o passent les porteurs en employant le premier vernis photosensible comme masque pour former des gorges fines, la formation des gorges fines à la surface de la couche par o passent les porteurs en ondulations, la croissance d'une première couche de fourniture de porteurs o sont dopées des impuretés à une forte concentration à la surface de la couche par o passent les porteurs selon la forme ondulée, la formation du film isolant sur la première couche de fourniture de porteurs afin d'avoir une surface plate, l'attaque sélective du film isolant et de la première couche de fourniture de porteurs, alternativement, pour former une première couche de fourniture de porteurs ayant une surface plate et de plus l'attaque sélective de la
24 2711842
première couche de fourniture de porteurs pour exposer une partie convexe de la couche par o passent les porteurs dans la forme ondulée, et la croissance épitaxiée d'une seconde couche de fourniture de porteurs sur la couche exposée par o passent les porteurs et sur la première couche de fourniture de porteurs.
12. Procédé selon la revendication 11, caractérisé en ce que la portion de surface des gorges fines à la surface de la couche par o passent les porteurs est attaquée à sec pour donner, à la surface par o passent les porteurs, une forme
ondulée après avoir retiré le premier vernis photosensible.
13. Procédé de production d'un dispositif semi-
conducteur composé caractérisé en ce qu'il comprend: la croissance cristalline successive d'une couche tampon et d'une couche par o passent les porteurs sur un substrat semi-conducteur, la formation d'un premier vernis photosensible ayant des motifs fins s'étendant en raies dans la direction de l'écoulement de courant principal, périodiquement sur la couche par o passent les porteurs et l'attaque de la couche par o passent les porteurs en employant le premier vernis photosensible comme masque pour former des gorges fines, la formation des gorges fines à la surface de la couche par o passent les porteurs en une forme ondulée, la croissance d'une couche de fourniture de porteurs o sont dopées des impuretés à la surface de la couche par o passent les porteurs selon la forme ondulée, la formation d'un second vernis photosensible ayant des motifs fins dans la direction de l'écoulement de courant principal, parallèlement les uns aux autres avec un intervalle supérieur à celui d'une période de la forme ondulée de l'interface de l'hétérojonction de la couche de fourniture de porteurs, et l'irradiation d'un faisceau d'ions sur la couche de fourniture de porteurs en employant le vernis photosensible comme masque pour inactiver des impuretés dans la couche de
2711842
fourniture de porteurs à une partie o se trouve le motif fin.
14. Procédé de production selon la revendication 13, caractérisé en ce que la portion de surface des gorges fines à la surface de la couche par o passent les porteurs est attaquée à sec pour former la surface de la couche par o
passent les porteurs en une forme ondulée après avoir retiré le premier vernis photosensible.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27148493A JP3295675B2 (ja) | 1993-10-29 | 1993-10-29 | 化合物半導体デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2711842A1 true FR2711842A1 (fr) | 1995-05-05 |
| FR2711842B1 FR2711842B1 (fr) | 1996-10-04 |
Family
ID=17500695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9413004A Expired - Fee Related FR2711842B1 (fr) | 1993-10-29 | 1994-10-28 | Dispositif semiconducteur composé à hétérojonction, notamment un transistor à effet de champ, et son procédé de production. |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5530272A (fr) |
| JP (1) | JP3295675B2 (fr) |
| FR (1) | FR2711842B1 (fr) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023015A (ja) | 2001-07-06 | 2003-01-24 | Mitsubishi Electric Corp | ＧａＡｓ系半導体電界効果トランジスタ |
| RU2240280C1 (ru) * | 2003-10-10 | 2004-11-20 | Ворлд Бизнес Ассошиэйтс Лимитед | Способ формирования упорядоченных волнообразных наноструктур (варианты) |
| JP4794655B2 (ja) * | 2009-06-09 | 2011-10-19 | シャープ株式会社 | 電界効果トランジスタ |
| US8907350B2 (en) * | 2010-04-28 | 2014-12-09 | Cree, Inc. | Semiconductor devices having improved adhesion and methods of fabricating the same |
| US20120132958A1 (en) * | 2010-11-29 | 2012-05-31 | Fabio Alessio Marino | High performance transistor |
| US9502312B2 (en) * | 2010-11-29 | 2016-11-22 | Qualcomm Incorporated | Area efficient field effect device |
| WO2013006077A1 (fr) | 2011-07-06 | 2013-01-10 | Wostec, Inc. | Cellule solaire dotée d'une couche nanostructurée et procédés de fabrication et d'utilisation de celle-ci |
| KR20140054183A (ko) | 2011-08-05 | 2014-05-08 | 워스텍, 인코포레이티드 | 나노구조 층을 갖는 발광 다이오드 및 그의 제조 및 사용 방법 |
| US9057704B2 (en) | 2011-12-12 | 2015-06-16 | Wostec, Inc. | SERS-sensor with nanostructured surface and methods of making and using |
| WO2013109157A1 (fr) | 2012-01-18 | 2013-07-25 | Wostec, Inc. | Agencements à caractéristiques pyramidales ayant au moins une surface nanostructurée et leurs procédés de fabrication et d'utilisation |
| WO2013141740A1 (fr) | 2012-03-23 | 2013-09-26 | Wostec, Inc. | Capteur sers avec couche nanostructurée et procédés de fabrication et d'utilisation |
| WO2013169243A1 (fr) * | 2012-05-09 | 2013-11-14 | Fabio Alessio Marino | Transistor à hautes performances |
| WO2014142700A1 (fr) | 2013-03-13 | 2014-09-18 | Wostec Inc. | Polariseur basé sur grille nanofilaire |
| US9748341B2 (en) | 2013-07-02 | 2017-08-29 | General Electric Company | Metal-oxide-semiconductor (MOS) devices with increased channel periphery |
| WO2015199573A1 (fr) | 2014-06-26 | 2015-12-30 | Wostec, Inc. | Nanomasque dur de type onde aligné sur une caractéristique topographique ainsi que procédé de fabrication et d'utilisation |
| JP6213520B2 (ja) * | 2015-05-18 | 2017-10-18 | トヨタ自動車株式会社 | ヘテロ接合半導体装置及びその製造方法 |
| US10672427B2 (en) | 2016-11-18 | 2020-06-02 | Wostec, Inc. | Optical memory devices using a silicon wire grid polarizer and methods of making and using |
| GB2556899B (en) | 2016-11-24 | 2020-09-16 | Cambridge Entpr Ltd | A gallium nitride transistor |
| WO2018156042A1 (fr) | 2017-02-27 | 2018-08-30 | Wostec, Inc. | Polariseur à grille de nanofils sur une surface incurvée et procédés de fabrication et d'utilisation |
| US11349003B2 (en) * | 2019-05-15 | 2022-05-31 | Cambridge Electronics, Inc. | Transistor structure with a stress layer |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0256939A (ja) * | 1988-08-22 | 1990-02-26 | Nec Corp | ヘテロ接合型電界効果トランジスタ |
| JPH04186738A (ja) * | 1990-11-21 | 1992-07-03 | Hitachi Ltd | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0417340A (ja) * | 1990-05-11 | 1992-01-22 | Hitachi Ltd | 半導体装置 |
| JPH0555263A (ja) * | 1991-08-23 | 1993-03-05 | Hitachi Ltd | １次元チヤネルキヤリアトランジスタ |
| JPH06163930A (ja) * | 1992-11-17 | 1994-06-10 | Hitachi Ltd | 半導体装置とその製造方法 |
-
1993
- 1993-10-29 JP JP27148493A patent/JP3295675B2/ja not_active Expired - Fee Related
-
1994
- 1994-10-26 US US08/329,519 patent/US5530272A/en not_active Expired - Fee Related
- 1994-10-28 FR FR9413004A patent/FR2711842B1/fr not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0256939A (ja) * | 1988-08-22 | 1990-02-26 | Nec Corp | ヘテロ接合型電界効果トランジスタ |
| JPH04186738A (ja) * | 1990-11-21 | 1992-07-03 | Hitachi Ltd | 半導体装置 |
Non-Patent Citations (4)
| Title |
|---|
| N.H. KARAM ET AL.: "Patterning and overgrowth of nanostructure quantum well wire arrays by LP-MOVPE", JOURNAL OF CRYSTAL GROWTH, vol. 107, no. 1/4, AMSTERDAM NL, pages 591 - 597 * |
| PATENT ABSTRACTS OF JAPAN vol. 14, no. 225 (E - 927)<4168> 14 May 1990 (1990-05-14) * |
| PATENT ABSTRACTS OF JAPAN vol. 16, no. 170 (E - 1194) 23 April 1992 (1992-04-23) * |
| PATENT ABSTRACTS OF JAPAN vol. 16, no. 505 (E - 1281) 19 October 1992 (1992-10-19) * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2711842B1 (fr) | 1996-10-04 |
| JPH07130990A (ja) | 1995-05-19 |
| US5530272A (en) | 1996-06-25 |
| JP3295675B2 (ja) | 2002-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2711842A1 (fr) | Dispositif semiconducteur composé à hétérojonction, notamment un transistor à effet de champ, et son procédé de production. | |
| US4111725A (en) | Selective lift-off technique for fabricating gaas fets | |
| US5119151A (en) | Quasi-one-dimensional channel field effect transistor having gate electrode with stripes | |
| FR2648618A1 (fr) | Procede de production d'un substrat pour la croissance selective d'un cristal, procede de croissance selective d'un cristal et procede de production d'une pile solaire | |
| FR2661278A1 (fr) | Transistor a effet de champ et procede de fabrication. | |
| FR2693593A1 (fr) | Dispositif à semiconducteur à effet de grille latérale réduit. | |
| FR2501913A1 (fr) | Transistor a effet de champ de type planar comportant des electrodes a puits metallises et procede de fabrication de ce transistor | |
| JP3294411B2 (ja) | 半導体装置の製造方法 | |
| JP6938596B2 (ja) | ショットキー接触部を有する半導体デバイスを製造するための方法 | |
| FR2819342A1 (fr) | Transistor bipolaire a heterojonction, a auto-alignement, et son procede de realisation | |
| JPH11103046A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH04243124A (ja) | 原位置におけるエピタキシャル成長中の光誘導蒸発増進による量子細線の製造方法 | |
| KR100254715B1 (ko) | 매우높은 이득의 헤테로 접합 바이폴라 트랜지스터 제조 방법 | |
| FR2621739A1 (fr) | Transistor a effet de champ a grille schottky | |
| JP2687897B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| FR2666172A1 (fr) | Transistor de puissance et procede de realisation. | |
| FR2696583A1 (fr) | Dispositif à semiconducteurs, à couche de canal et couche d'alimentation en électrons, et procédé de fabrication. | |
| JP2004363346A (ja) | 半導体装置の製造方法 | |
| FR2653935A1 (fr) | Transistor a effet de champ a jonction ayant une structure place et procede de fabrication. | |
| FR2681475A1 (fr) | Dispositif a semiconducteurs comportant plusieurs electrodes de grille et procede de fabrication. | |
| JP2815820B2 (ja) | 化合物半導体装置とその製造方法 | |
| JPH04369843A (ja) | 半導体装置およびその製造方法 | |
| FR2550008A1 (fr) | Procede de croissance epitaxiale a selectivite spatiale utilisant des faisceaux ioniques | |
| JPH07101695B2 (ja) | 半導体装置の製造方法 | |
| FR2627901A1 (fr) | Procede de fabrication d'un dispositif a semiconducteur compose comportant une couche conductrice ayant une concentration de dopant uniforme |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20080630 |