JPH07101695B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07101695B2 JPH07101695B2 JP24714290A JP24714290A JPH07101695B2 JP H07101695 B2 JPH07101695 B2 JP H07101695B2 JP 24714290 A JP24714290 A JP 24714290A JP 24714290 A JP24714290 A JP 24714290A JP H07101695 B2 JPH07101695 B2 JP H07101695B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- single crystal
- effect transistor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、微細な幅を有し高速動作に好適な半導体装置
の製造方法に関する。
の製造方法に関する。
「ジャパニーズ・ジャーナル・オブ・アプライド・フィ
ジックス1980年 19巻 L735〜738頁（Japanese Joural o
f Applied Physics,Vol.19,No.3（1980）p.L735−p.L73
8）」において、イオン化不純物による散乱は、半導体
量子細線中では抑制されるため、移動度が大きくなる可
能性を示した。
ジックス1980年 19巻 L735〜738頁（Japanese Joural o
f Applied Physics,Vol.19,No.3（1980）p.L735−p.L73
8）」において、イオン化不純物による散乱は、半導体
量子細線中では抑制されるため、移動度が大きくなる可
能性を示した。
また、例えば「ジャーナル・オブ・バキュウム・サイエ
ンス・アンド・テウノロジー ビー1986年４巻、380〜3
82頁、（Journal of Vacuum Science and Techonology
B 1986 Vol.4 380−382）」には、電子線描画法を用い
て500Å幅のレジストパターニングを行い、反応性イオ
ンエッチング法を用いて第３図に示すような形状の電界
効果トランジスタを作製することが記載されている。
ンス・アンド・テウノロジー ビー1986年４巻、380〜3
82頁、（Journal of Vacuum Science and Techonology
B 1986 Vol.4 380−382）」には、電子線描画法を用い
て500Å幅のレジストパターニングを行い、反応性イオ
ンエッチング法を用いて第３図に示すような形状の電界
効果トランジスタを作製することが記載されている。
31は能動層、32はソース電極、33はドレイン電極、34は
ゲート電極である。
ゲート電極である。
しかし、上記第１の文献については、実際には半導体に
欠陥を与えない適当な加工法が無いなどの問題があり、
高移動度のすなわち高速動作の半導体素子は実現されて
いなかった。
欠陥を与えない適当な加工法が無いなどの問題があり、
高移動度のすなわち高速動作の半導体素子は実現されて
いなかった。
また、上記第２の文献に記載され、第３図に示した電界
効果トランジスタの作製方法では、加工表面に必ず欠陥
が入るため、極めて細い幅の量子効果素子（１次元量子
細線素子）では、特性が劣化してしまう問題がある。
効果トランジスタの作製方法では、加工表面に必ず欠陥
が入るため、極めて細い幅の量子効果素子（１次元量子
細線素子）では、特性が劣化してしまう問題がある。
本発明の目的は、半導体の欠陥の生じないパターニング
法を提供することにある。
法を提供することにある。
本発明の他の目的は、本パターニング法を用いた高速動
作が可能な素子を提供することにある。
作が可能な素子を提供することにある。
本発明のさらに他の目的は、本パターニング法を用いて
高速動作が可能な電界効果トランジスタを提供すること
にある。
高速動作が可能な電界効果トランジスタを提供すること
にある。
上記目的を達成するために、本発明は、Si基板に凸また
は凹の線状パターンを形成し、表面清浄化した後、超高
真空下で加熱してSi原子を表面拡散させることによりSi
（111）ファセットを上記凸または凹の線に沿って形成
し、引き続きSiとは異種の半導体を上記ファセット上に
選択的に単結晶成長させて細線を形成するものである。
は凹の線状パターンを形成し、表面清浄化した後、超高
真空下で加熱してSi原子を表面拡散させることによりSi
（111）ファセットを上記凸または凹の線に沿って形成
し、引き続きSiとは異種の半導体を上記ファセット上に
選択的に単結晶成長させて細線を形成するものである。
また、本発明の電界効果トランジスタは、上記のように
して形成した細線を能動領域として使用し、該細線上に
ソース電極、ドレイン電極、ゲート電極を形成するもの
である。
して形成した細線を能動領域として使用し、該細線上に
ソース電極、ドレイン電極、ゲート電極を形成するもの
である。
上記細線の材料すなわち異種の半導体としては、SixGe
1-x、GaAs等を用ることができる。
1-x、GaAs等を用ることができる。
Si基板を凹凸に加工し、表面清浄化した後、例えば１×
10-9Torr以下の超高真空下で650℃程度以上でアニール
する。清浄なSi結晶表面ではこの程度の低温でもSi原子
の表面拡散が阻害されないため、上記凹凸に表面形状の
大きな変形が生じ、Si（111）ファセットが現れること
を見出した（第１図（ｂ）参照）。この基板上にSixGe
1-xやGaAsなどのSiとは異なった単結晶半導体を例えば
分子線成長法で成長させると、界面エネルギーを低下さ
せるために選択的にSi（111）ファセットに成長する。
このようにしてパターニングされたSixGe1-xやGaAsなど
の細線の幅はSi（111）ファセットの幅により決められ
ており、Si基板を凹凸に加工した後の超高真空下でのア
ニール時間により制御することができ、500Å程度以下
にできる。このようにして極微細パターニングした半導
体は、加工による欠陥を含まないため、量子効果を顕在
化させる電界効果トランジスタの能動領域等に用いるの
に好適である。
10-9Torr以下の超高真空下で650℃程度以上でアニール
する。清浄なSi結晶表面ではこの程度の低温でもSi原子
の表面拡散が阻害されないため、上記凹凸に表面形状の
大きな変形が生じ、Si（111）ファセットが現れること
を見出した（第１図（ｂ）参照）。この基板上にSixGe
1-xやGaAsなどのSiとは異なった単結晶半導体を例えば
分子線成長法で成長させると、界面エネルギーを低下さ
せるために選択的にSi（111）ファセットに成長する。
このようにしてパターニングされたSixGe1-xやGaAsなど
の細線の幅はSi（111）ファセットの幅により決められ
ており、Si基板を凹凸に加工した後の超高真空下でのア
ニール時間により制御することができ、500Å程度以下
にできる。このようにして極微細パターニングした半導
体は、加工による欠陥を含まないため、量子効果を顕在
化させる電界効果トランジスタの能動領域等に用いるの
に好適である。
実施例１ 第１図（ａ）〜（ｃ）は、本発明の実施例１の微細パタ
ーニング法を示す工程図である。
ーニング法を示す工程図である。
11は高抵抗Si（100）基板、12は｛100｝面、13は｛11
3｝ファセット、14は｛111｝ファセット、15はSixGe1-x
（ｘ＝０〜0.95）単結晶半導体層である。
3｝ファセット、14は｛111｝ファセット、15はSixGe1-x
（ｘ＝０〜0.95）単結晶半導体層である。
通常のフオトリソグラフィー法とドライエッチング法を
用いて、高抵抗Si（100）基板11上に、１μｍ程度のラ
イン アンド スペースで、かつエッチング深さ0.5μ
ｍ程度の凹凸パターニングを行なった（第１図
（ａ））。
用いて、高抵抗Si（100）基板11上に、１μｍ程度のラ
イン アンド スペースで、かつエッチング深さ0.5μ
ｍ程度の凹凸パターニングを行なった（第１図
（ａ））。
次に、フォトレジストを除去し、表面を清浄化し、分子
線成長装置を用いて１×10-9Torr以下の超高真空下にお
いて、850〜1000℃程度で100分程度アニールを行ない、
Si原子を表面拡散させて｛111｝ファセット14を生じさ
せた（第１図（ｂ））。なお、当該ファセットの生じる
理由は不明であるが、実験的には再現性よく得ることが
できた。清浄化の方法は、例えば、硝酸ボイルによりSi
表面に酸化膜を形成し、該酸化膜を弗酸により除去して
表面の不純物を取り除き、さらに、NH4OH＋H2O2＋H2O液
により酸化し、これにより生成された酸化膜を弗酸によ
り除去し、HCl＋H2O2＋H2O液により保護膜として膜厚30
Å程度の薄い酸化膜を形成し、水洗する。次いで、分子
線成長装置内に入れた後、真空中、800℃、20分で処理
すると、酸化膜が取れ、表面が清浄化される。
線成長装置を用いて１×10-9Torr以下の超高真空下にお
いて、850〜1000℃程度で100分程度アニールを行ない、
Si原子を表面拡散させて｛111｝ファセット14を生じさ
せた（第１図（ｂ））。なお、当該ファセットの生じる
理由は不明であるが、実験的には再現性よく得ることが
できた。清浄化の方法は、例えば、硝酸ボイルによりSi
表面に酸化膜を形成し、該酸化膜を弗酸により除去して
表面の不純物を取り除き、さらに、NH4OH＋H2O2＋H2O液
により酸化し、これにより生成された酸化膜を弗酸によ
り除去し、HCl＋H2O2＋H2O液により保護膜として膜厚30
Å程度の薄い酸化膜を形成し、水洗する。次いで、分子
線成長装置内に入れた後、真空中、800℃、20分で処理
すると、酸化膜が取れ、表面が清浄化される。
次に、この基板上にSixGe1-x（ｘ＝０〜0.95）膜15を膜
厚50Å程度成長させる。この場合、｛111｝面との界面
エネルギーが最も低いため、｛100｝面12や、｛113｝フ
ァセット13上にはほとんど成長しないため、選択的に
｛111｝ファセット14上に成長させることができる（第
１図（ｃ））。
厚50Å程度成長させる。この場合、｛111｝面との界面
エネルギーが最も低いため、｛100｝面12や、｛113｝フ
ァセット13上にはほとんど成長しないため、選択的に
｛111｝ファセット14上に成長させることができる（第
１図（ｃ））。
本実施例の方法では、従来の加工時とは異なり、加工表
面に欠陥を入れること無く、500Å程度以下の半導体の
加工が可能となり、寸法が小さいことに由来する量子効
果を顕在化することができるため、イオン化不純物によ
る散乱を大きく抑制することが可能となり、電子または
正孔の移動度が液体窒素温度程度以下で従来より約10倍
大きくなる。
面に欠陥を入れること無く、500Å程度以下の半導体の
加工が可能となり、寸法が小さいことに由来する量子効
果を顕在化することができるため、イオン化不純物によ
る散乱を大きく抑制することが可能となり、電子または
正孔の移動度が液体窒素温度程度以下で従来より約10倍
大きくなる。
第２図は、実施例１の方法を用いて作製したSixGe
1-x（ｘ＝０〜0.95）半導体細線を能動領域として用い
た電界効果トランジスタの構造を示す図である。
1-x（ｘ＝０〜0.95）半導体細線を能動領域として用い
た電界効果トランジスタの構造を示す図である。
21はSixGe1-x能動層、22はソース電極、23はドレイン電
極、24はゲート電極である。ソース電極22及びドレイン
電極23は能動層21に対してオーミック接触する金属（例
えば周知の金とアンチモンの合金）を用、ゲート電極24
は能動層21に対してショットキ接触する金属（例えば周
知のチタン）を用いればよい。実施例１で作製した第１
図（ｃ）のSixGe1-x単結晶半導体層15を能動層とし、そ
の上にソース電極22、ドレイン電極23、ゲート電極24を
形成した。
極、24はゲート電極である。ソース電極22及びドレイン
電極23は能動層21に対してオーミック接触する金属（例
えば周知の金とアンチモンの合金）を用、ゲート電極24
は能動層21に対してショットキ接触する金属（例えば周
知のチタン）を用いればよい。実施例１で作製した第１
図（ｃ）のSixGe1-x単結晶半導体層15を能動層とし、そ
の上にソース電極22、ドレイン電極23、ゲート電極24を
形成した。
本実施例の電界効果トランジスタでは、相互コンダクタ
ンスが従来型と比べ約10倍高く、最終的には動作の高速
化が約３倍程度とすることが可能となった。
ンスが従来型と比べ約10倍高く、最終的には動作の高速
化が約３倍程度とすることが可能となった。
以上発明を上記実施例に基づいて具体的に説明したが、
本発明は上記実施例に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
本発明は上記実施例に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
以上説明したように、本発明によれば、従来の加工法と
は異なり、加工欠陥を入れること無く、500Å程度以下
の半導体の加工が可能となり、電子または正孔の移動度
が液体窒素温度程度以下で約10倍大きくすることができ
る。また、本発明により作製した電界効果トランジスタ
では、相互コンダクタンスを従来型と比べ約10倍高くす
ることができ、動作の高速化を約３倍程度とすることが
できる。
は異なり、加工欠陥を入れること無く、500Å程度以下
の半導体の加工が可能となり、電子または正孔の移動度
が液体窒素温度程度以下で約10倍大きくすることができ
る。また、本発明により作製した電界効果トランジスタ
では、相互コンダクタンスを従来型と比べ約10倍高くす
ることができ、動作の高速化を約３倍程度とすることが
できる。
第１図（ａ）〜（ｃ）は、本発明の実施例１の微細パタ
ーニング工程を示す図、第２図は、本発明による電界効
果トランジスタの一実施例を示す図、第３図は、従来の
電界効果トランジスタの構造の一例を示す図である。 11……高抵抗Si（100）基板 12……｛100｝面 13……｛113｝ファセット 14……｛111｝ファセット 15……SixGe1-x単結晶半導体層 21……SixGe1-x能動層 22……ソース電極 23……ドレイン電極 24……ゲート電極
ーニング工程を示す図、第２図は、本発明による電界効
果トランジスタの一実施例を示す図、第３図は、従来の
電界効果トランジスタの構造の一例を示す図である。 11……高抵抗Si（100）基板 12……｛100｝面 13……｛113｝ファセット 14……｛111｝ファセット 15……SixGe1-x単結晶半導体層 21……SixGe1-x能動層 22……ソース電極 23……ドレイン電極 24……ゲート電極
Claims (3)
- 【請求項１】単結晶Si基板に溝を形成する工程と、 前記溝を有する前記Si基板の表面を清浄化する工程と、 その後、前記Si基板を１×10-9Torr以下の超高真空下に
おいて650℃以下の温度で加熱して、前記溝の側面に沿
って｛111｝ファセットを形成する工程と、 前記｛111｝ファセット上にSiとは異種の単結晶半導体
膜を選択的に成長する工程とを有することを特徴とする
半導体装置の製造方法。 - 【請求項２】上記異種の単結晶半導体膜は、SiXGe1-Xま
たはGaAsからなることを特徴とする特許請求の範囲第１
項記載の半導体装置の製造方法。 - 【請求項３】上記半導体装置は、電界効果トランジスタ
であることを特徴とする特許請求の範囲第１項または第
２項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24714290A JPH07101695B2 (ja) | 1990-09-19 | 1990-09-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24714290A JPH07101695B2 (ja) | 1990-09-19 | 1990-09-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04127541A JPH04127541A (ja) | 1992-04-28 |
| JPH07101695B2 true JPH07101695B2 (ja) | 1995-11-01 |
Family
ID=17159060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24714290A Expired - Fee Related JPH07101695B2 (ja) | 1990-09-19 | 1990-09-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07101695B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104464956A (zh) * | 2014-12-03 | 2015-03-25 | 中国科学院化学研究所 | 一种高精度、间距可控电极及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8988653B2 (en) | 2009-08-20 | 2015-03-24 | Asml Netherlands B.V. | Lithographic apparatus, distortion determining method, and patterning device |
-
1990
- 1990-09-19 JP JP24714290A patent/JPH07101695B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104464956A (zh) * | 2014-12-03 | 2015-03-25 | 中国科学院化学研究所 | 一种高精度、间距可控电极及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04127541A (ja) | 1992-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100303110B1 (ko) | 반도체장치및제조방법 | |
| US20080067498A1 (en) | Method for forming quantum dot, and quantum semiconductor device and method for fabricating the same | |
| EP0131379B1 (en) | Semiconductor device having a heterojunction, and method for producing it | |
| JP2004179462A (ja) | 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ | |
| US4660276A (en) | Method of making a MOS field effect transistor in an integrated circuit | |
| JPH07101695B2 (ja) | 半導体装置の製造方法 | |
| JPH05291220A (ja) | 半導体装置の製造方法 | |
| JP2565112B2 (ja) | 半導体の積層構造の形成方法及びそれを用いた半導体装置の形成方法 | |
| JP7388545B2 (ja) | 半導体装置の製造方法 | |
| KR100459885B1 (ko) | 반도체소자의금속전극형성방법 | |
| JPH0578948B2 (ja) | ||
| JP2545997B2 (ja) | 半導体薄膜の成長方法 | |
| JPH03187214A (ja) | 半導体装置の製造方法 | |
| JP3520625B2 (ja) | 半導体装置の製造方法 | |
| JPS5988830A (ja) | 化合物半導体基板表面上にパッシベーション層を形成する方法 | |
| JPH03145720A (ja) | 化合物半導体の成長方法及びこれに使用するシリコン基板 | |
| JP2844995B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2637950B2 (ja) | 表面清浄化方法 | |
| JP3017509B2 (ja) | 化合物半導体ウェーハおよびその製造方法 | |
| JP3340868B2 (ja) | 超電導ベーストランジスタ及びその製造方法 | |
| JP4186267B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH0945617A (ja) | 量子細線構造の形成方法および半導体装置 | |
| JPS63281418A (ja) | 半導体装置の製造方法 | |
| JPH06140326A (ja) | 化合物半導体基板の製造方法 | |
| JPH04277629A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |