JPH03187214A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03187214A JPH03187214A JP32596289A JP32596289A JPH03187214A JP H03187214 A JPH03187214 A JP H03187214A JP 32596289 A JP32596289 A JP 32596289A JP 32596289 A JP32596289 A JP 32596289A JP H03187214 A JPH03187214 A JP H03187214A
- Authority
- JP
- Japan
- Prior art keywords
- plane
- substrate
- etching
- metal
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 238000012545 processing Methods 0.000 claims abstract description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims 2
- 229910017052 cobalt Inorganic materials 0.000 claims 1
- 239000010941 cobalt Substances 0.000 claims 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 1
- 239000010937 tungsten Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 17
- 229910021332 silicide Inorganic materials 0.000 abstract description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 6
- 150000003377 silicon compounds Chemical class 0.000 abstract description 5
- 230000001788 irregular Effects 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 229910019001 CoSi Inorganic materials 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 238000009835 boiling Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910002091 carbon monoxide Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910018999 CoSi2 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Physical Vapour Deposition (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
半導体デバイスと結晶面方位とを関連付けた半導体装置
の製造方法に関する。
の製造方法に関する。
超高真空を用いて製造するＳｉデバイスにパーミアブル
ベーストタンジスタ（ＰＢＴ）がある。 高速動作を行うためにはＳｉ結晶内部に単結晶で埋め込
むシリサイド金属電極の微細化が不可欠であるが、ドラ
イエツチング等による加工が難しい問題があった。これ
を解決する方法として、予めＳｉ基板に凹凸を形成して
シリサイドを成長する方法が提案された。これに関して
は、第２１同固体素子・材料コンファレンス Ａ−５−
３において論じられている。しかし、（１１２）以外の
面方位や最適な成長温度については明らかでなかった。 一方シリサイド以外では、Ｓｉ基板上に真空中で金属を
蒸着した場合の基板面方位による金属の成長の違いにつ
いては、例えば銅の場合についてサーフエース・サイエ
ンス、１９２ （１９８７年第１１頁から２６頁（Ｓｕ
ｒｆａｃｅ ５ｃｉｅｎｃｅ １９２（１９８７）ＰＰ
、１ｌ−２６）において論じられているが、（１００）
および（１１１）以外の面方位については論じられてい
ない。 Ｓｉ上へ他の物質を成長じた場合の成長状態は結晶型や
格子定数差、成長条件等多くのパラメータに依存するが
、面方位による成長の違いに影響を及ぼすパラメータの
ひとつに表面エネルギーがあると考えられている。Ｓｉ
の面方位による表面エネルギーに関しては（１１］、
（１１１）、（１００）面については測定されている。 これに関しては、例えばジャーナル オブ アプライド
フィジクス ５２．７ （１９８１年）第４６２３頁か
ら第４６２９頁（Ｊ 、Ａｐｐｌ、Ｐｈｙｓ、、 ５２
（７）、（］、９８１）、ＰＰ４６２３−４６２９）、
ジャーナル オブ ザ エレクトロケミカル ソサイエ
ティ−１１０（６）（１９６３年）第５２４頁から第５
２７頁（Ｊ ｏｕｒｎａｌ ｏｆ ｔｈｅｅｌｅｃｔｒ
ｏｃｈｅｉｉｃａｌ ５ｏｃｉｅｔｙ、 １↓０ （
６）（１９６３）ＰＰ、５２４−５２７）に於いて論じ
られている。しかし測定値は少なく、これ以外の面方位
については計算値があるのみで１−１る。 なお、超高真空中でＳｉ （１１０）面を加熱した場合
に表面エネルギーの小さい（１１３）面と大きい（１０
０）面が表れることはフィジカルレビュー レター、５
５．１７ （１９８５年）第１７６５頁から第１７６７
頁（Ｐ ｈｙｓｉｃａｌ ｒｅｖｉｅｔｓｌｅｔｔｅｒ
ｓ、 ５５ （１７）、 （１９８５ＬＰＰ、１７６５
−１７６７）において論じられている。
ベーストタンジスタ（ＰＢＴ）がある。 高速動作を行うためにはＳｉ結晶内部に単結晶で埋め込
むシリサイド金属電極の微細化が不可欠であるが、ドラ
イエツチング等による加工が難しい問題があった。これ
を解決する方法として、予めＳｉ基板に凹凸を形成して
シリサイドを成長する方法が提案された。これに関して
は、第２１同固体素子・材料コンファレンス Ａ−５−
３において論じられている。しかし、（１１２）以外の
面方位や最適な成長温度については明らかでなかった。 一方シリサイド以外では、Ｓｉ基板上に真空中で金属を
蒸着した場合の基板面方位による金属の成長の違いにつ
いては、例えば銅の場合についてサーフエース・サイエ
ンス、１９２ （１９８７年第１１頁から２６頁（Ｓｕ
ｒｆａｃｅ ５ｃｉｅｎｃｅ １９２（１９８７）ＰＰ
、１ｌ−２６）において論じられているが、（１００）
および（１１１）以外の面方位については論じられてい
ない。 Ｓｉ上へ他の物質を成長じた場合の成長状態は結晶型や
格子定数差、成長条件等多くのパラメータに依存するが
、面方位による成長の違いに影響を及ぼすパラメータの
ひとつに表面エネルギーがあると考えられている。Ｓｉ
の面方位による表面エネルギーに関しては（１１］、
（１１１）、（１００）面については測定されている。 これに関しては、例えばジャーナル オブ アプライド
フィジクス ５２．７ （１９８１年）第４６２３頁か
ら第４６２９頁（Ｊ 、Ａｐｐｌ、Ｐｈｙｓ、、 ５２
（７）、（］、９８１）、ＰＰ４６２３−４６２９）、
ジャーナル オブ ザ エレクトロケミカル ソサイエ
ティ−１１０（６）（１９６３年）第５２４頁から第５
２７頁（Ｊ ｏｕｒｎａｌ ｏｆ ｔｈｅｅｌｅｃｔｒ
ｏｃｈｅｉｉｃａｌ ５ｏｃｉｅｔｙ、 １↓０ （
６）（１９６３）ＰＰ、５２４−５２７）に於いて論じ
られている。しかし測定値は少なく、これ以外の面方位
については計算値があるのみで１−１る。 なお、超高真空中でＳｉ （１１０）面を加熱した場合
に表面エネルギーの小さい（１１３）面と大きい（１０
０）面が表れることはフィジカルレビュー レター、５
５．１７ （１９８５年）第１７６５頁から第１７６７
頁（Ｐ ｈｙｓｉｃａｌ ｒｅｖｉｅｔｓｌｅｔｔｅｒ
ｓ、 ５５ （１７）、 （１９８５ＬＰＰ、１７６５
−１７６７）において論じられている。
エツチング等によって表面に凹凸を形威し、異なる面方
位を持つＳｉ上にシリコン化合物を成長する場合におい
て、面方位によって選択的にシリコン化合物を成長した
い場合に、最適な面方位が明らかでなかった。
位を持つＳｉ上にシリコン化合物を成長する場合におい
て、面方位によって選択的にシリコン化合物を成長した
い場合に、最適な面方位が明らかでなかった。
Ｓｉ （１１１）基板を用いて凹凸にエツチングする場
合に、エツチングにより露出する而の結晶面方位を（１
１０）に選ぶことにより達成される。
合に、エツチングにより露出する而の結晶面方位を（１
１０）に選ぶことにより達成される。
Ｓｉ基板上に格子定数の異なる異種の物質を成長する場
合には、相互間に格子歪によるエネルギーを生じる。ま
た、物質は固有の表面エネルギーを持っており、系とし
て安定して存在するために、これらエネルギーの和をで
きるだけ小さくしようとする力が常に働いている。この
ため結晶面によって成長膜の様子が異なり、基板と成長
層の関係により均一成長する場合もあるが、欠陥がはい
ったり、島状成長したりする。 Ｓｉ （１１０）面を超高真空中である温度で加熱した
場合には、格子サイズの短い（１００）面と（１１３）
面で構成される。このため、基板を加熱状態でシリサイ
ドあるいは金属を蒸着した場合、初期の膜厚が薄い状態
においては、金属原子は熱エネルギーによって表面を動
きまわるうちに。 表面エネルギーの小さい（↓１３）面にのみ成長し、（
Ｚｏｏ）面には成長しない選択成長が起こることになる
。しかし、金属のみを蒸着した場合には、（１１３）面
の長さが格子サイズで小さいこともあって、ある量以上
では上記の現象が明確には起こらなくなる。
合には、相互間に格子歪によるエネルギーを生じる。ま
た、物質は固有の表面エネルギーを持っており、系とし
て安定して存在するために、これらエネルギーの和をで
きるだけ小さくしようとする力が常に働いている。この
ため結晶面によって成長膜の様子が異なり、基板と成長
層の関係により均一成長する場合もあるが、欠陥がはい
ったり、島状成長したりする。 Ｓｉ （１１０）面を超高真空中である温度で加熱した
場合には、格子サイズの短い（１００）面と（１１３）
面で構成される。このため、基板を加熱状態でシリサイ
ドあるいは金属を蒸着した場合、初期の膜厚が薄い状態
においては、金属原子は熱エネルギーによって表面を動
きまわるうちに。 表面エネルギーの小さい（↓１３）面にのみ成長し、（
Ｚｏｏ）面には成長しない選択成長が起こることになる
。しかし、金属のみを蒸着した場合には、（１１３）面
の長さが格子サイズで小さいこともあって、ある量以上
では上記の現象が明確には起こらなくなる。
【実施例１】
ｎ型Ｓｉ （１１１）基板を用いてドライエツチング法
により、第２図に示すような形状で幅を１７ｚｍ、長さ
Ｌを１０．３０，１００，３００゜１０００μｍにして
、（１１０）あるいは（１１２）面が最も多く側面とし
て表れる様な、互いに直交する２つの方向で約１ミクロ
ンの深さにエツチングを行った。これらの基板を用い、
前処理として硝酸ボイルおよび薄い酸化膜付けを行った
後に超高真空装置の中に入れ、９００℃で５分間の熱処
理を行った。この熱処理により、表面に付着した酸化膜
を完全に除去した。続いて基板温度を４００℃に下げ、
ＣｏとＳｌを１：２の割合で同時に蒸着した。Ｃｏ５ｔ
、の成長速度は０．１ｎｍ／ｓｅｃ、平坦部での膜厚を
５０ｎｍとした。 これら試料の成長状態が選択成長しているかを調べるた
めに、線状にエツチングして残した上部（第２図５）と
基板（第２図３）との間に一２Ｖの電圧をかけ、そのと
きのリーク電流値で評価した。第１図は側面の結晶面方
位による長辺りの長さとリーク電流値の関係である。こ
の結果から、側壁を（１１２）面よりも（１１０）面に
したほうがリーク電流が少なく１両者が絶縁されている
、すなわち選択成長していることが分かった。そこでそ
の理由を調べるために、エツチングした側面が（１１２
）と（１１０）について、９００℃の熱処理後および成
長後の結晶格子像を透過電子顕微鏡によりａ察した。そ
の結果、熱処理によって（１１０）面は（１００）と（
１１，３）面によって凹凸に構ｆ戊されていることが分
かった。また、蒸着後はＣｏＳｉ２が（１１３）面にの
み成長しており、（１００）面には成長していなかった
。この原因として、超高真空中で蒸着するために原子は
直進し、側壁に飛んでくるＣｏやＳｉ原子はもともと少
ないこともあり、このような状態においては金属原子は
表面を動きまわるうちに、表面エネルギーの小さい（１
１３）面に優先的に戒長し、（１００）面には成長しな
いことが考えられた。 ［実施例２］ ｎ型Ｓ ｉ （１１１）基板を用いてドライエツチン
グ法により、約１ミクロンの深さで＠１μｍ。 長さ１００μｍ、側壁の結晶面が主に（１１０）である
第２図に示すような形状のエツチングを行った。これら
の基板を前処理として硝酸ボイルおよび薄い酸化膜付け
を行った後に超高真空装置の中に入れ、９００℃で５分
間の熱処理を行った。 この熱処理により、表面に付着した酸化膜を完全に除去
した。続いて温度を下げ、７００℃から１００℃までの
温度範囲でＣＯとＳｉを１：２の割合で同時蒸着した場
合とＣＯを５原子層、Ｓｉを１０原子層ずつを交互に蒸
着することにより、全体としてＣｏとＳｉの割合を１＝
２とした場合の２種類の成膜方法により作製した。それ
ぞれ平坦部での膜厚は５０ｎｍである。 これら試料の成長状態が選択成長しているかどうかを比
較するために、線状にエツチングして残した上部（第２
図５）と基板（第２図３）との間に一２Ｖの電圧をかけ
、そのときのリーク電流値で評価ルた。第３図は基板温
度とリーク電流値の関係である。６は、ＳｌとＣＯを同
時に蒸着した場合を示し、７は、ＳｉとＣｏを交互に蒸
着した場合を示している。成長温度が高くなるほどリー
ク電流は急激に小さくなり、ある温度以上で飽和傾向を
示した。飽和し始める温度が選択成長温度である。成膜
方法の違いでは、ＣｏとＳｉを同時に蒸着した場合の選
択成長温度が４００℃であるのに対して、交互に蒸着し
た場合は２００℃であった。この違いは実施例１で述べ
たと同じ理由によるが、Ｃｏだけを蒸着した場合の方が
シリサイドの場合よりも系全体のエネルギーが大きくな
るために、熱エネルギーの低い、すなわち低い成長温度
になったと考えられた。 次に、交互に蒸着する場合にＣＯの膜厚を変化した場合
には、１ｏ原子層以下では選択成長温度が２００℃であ
ったが、それ以上の場合には４００℃になった。透過電
子顕微鏡により調べたところ、この場合にはＧｏが多す
ぎるために（１１３）面に移りきらず、（１００）面に
残ってしまうためであることが分かった。 同様の方法により、Ｃｏに代えてＮｉとＷを行ったとこ
ろ、リーク電流値に若干の違いがあったものの温度的に
は第３図と同一の結果であった。 ［実施例３］ エピタキシャルｎ”−５ｉ （１１１）基板を用いてパ
ーミアブル ベース トランジスタ（ＰＢＴ）を製造す
るために、ドライエツチング法により、輻０．３ミクロ
ン周期で長さ３０ミクロン、深さ０．３ミクロンのエツ
チングを行った。 ここでエツチングされたことによって表れた側面が主と
して（１１２）面あるいは（１１０）面となるように２
種類の方向でエツチングを行った。 この基板を前処理として硝酸ボイルおよび薄い酸化膜付
けを行った後に超高真空装置の中に入れ、８００℃で５
分間の熱処理を行った。この熱処理により１表面に付着
した酸化膜を完全に除去した。 続いて基板温度を４００℃に下げ、ＧｏとＳｉを１：２
の割合で同時に蒸着してＣｏＳｉ□を２０ｎｎｎ成長し
、さらにこの温度でＳｉを２ｎｍ成長じた後、基板温度
を６００℃に上げてＳＬを３００ｎｒｎ成長じた。ここ
で、Ｓｉの成長温度を２段階にしたのは、４００℃でＳ
ｉをＣｏＳｉ、上に成長じておくことにより、６００℃
にした時に格子歪によってＣｏＳｉ、が凹凸になるのを
押えるためである。 次に電極取り出し用のＳｉの穴あけと、電極形成をおこ
なってＰＢＴを製造した。 この素子のエツチングにより表れた側壁が主として（１
１２）と（１１０）面との電気特性による比較では、ゲ
ート部のショットキー特性は（１１０）面のほうが逆方
向電圧でのリーク電流が少なく、またＰＢＴ動作におけ
る相互コンダクタンスが大きく、ピンチオフ電圧が小さ
かった。 ［発明の効果］ 本発明によれば、Ｓｉ基板をエツチングしておくことに
より、金属やシリコン化合物を面方位により選択的に成
長できる。また、ドライエツチングが難しい金属やシリ
サイドの微細加工がより容易にできる。
により、第２図に示すような形状で幅を１７ｚｍ、長さ
Ｌを１０．３０，１００，３００゜１０００μｍにして
、（１１０）あるいは（１１２）面が最も多く側面とし
て表れる様な、互いに直交する２つの方向で約１ミクロ
ンの深さにエツチングを行った。これらの基板を用い、
前処理として硝酸ボイルおよび薄い酸化膜付けを行った
後に超高真空装置の中に入れ、９００℃で５分間の熱処
理を行った。この熱処理により、表面に付着した酸化膜
を完全に除去した。続いて基板温度を４００℃に下げ、
ＣｏとＳｌを１：２の割合で同時に蒸着した。Ｃｏ５ｔ
、の成長速度は０．１ｎｍ／ｓｅｃ、平坦部での膜厚を
５０ｎｍとした。 これら試料の成長状態が選択成長しているかを調べるた
めに、線状にエツチングして残した上部（第２図５）と
基板（第２図３）との間に一２Ｖの電圧をかけ、そのと
きのリーク電流値で評価した。第１図は側面の結晶面方
位による長辺りの長さとリーク電流値の関係である。こ
の結果から、側壁を（１１２）面よりも（１１０）面に
したほうがリーク電流が少なく１両者が絶縁されている
、すなわち選択成長していることが分かった。そこでそ
の理由を調べるために、エツチングした側面が（１１２
）と（１１０）について、９００℃の熱処理後および成
長後の結晶格子像を透過電子顕微鏡によりａ察した。そ
の結果、熱処理によって（１１０）面は（１００）と（
１１，３）面によって凹凸に構ｆ戊されていることが分
かった。また、蒸着後はＣｏＳｉ２が（１１３）面にの
み成長しており、（１００）面には成長していなかった
。この原因として、超高真空中で蒸着するために原子は
直進し、側壁に飛んでくるＣｏやＳｉ原子はもともと少
ないこともあり、このような状態においては金属原子は
表面を動きまわるうちに、表面エネルギーの小さい（１
１３）面に優先的に戒長し、（１００）面には成長しな
いことが考えられた。 ［実施例２］ ｎ型Ｓ ｉ （１１１）基板を用いてドライエツチン
グ法により、約１ミクロンの深さで＠１μｍ。 長さ１００μｍ、側壁の結晶面が主に（１１０）である
第２図に示すような形状のエツチングを行った。これら
の基板を前処理として硝酸ボイルおよび薄い酸化膜付け
を行った後に超高真空装置の中に入れ、９００℃で５分
間の熱処理を行った。 この熱処理により、表面に付着した酸化膜を完全に除去
した。続いて温度を下げ、７００℃から１００℃までの
温度範囲でＣＯとＳｉを１：２の割合で同時蒸着した場
合とＣＯを５原子層、Ｓｉを１０原子層ずつを交互に蒸
着することにより、全体としてＣｏとＳｉの割合を１＝
２とした場合の２種類の成膜方法により作製した。それ
ぞれ平坦部での膜厚は５０ｎｍである。 これら試料の成長状態が選択成長しているかどうかを比
較するために、線状にエツチングして残した上部（第２
図５）と基板（第２図３）との間に一２Ｖの電圧をかけ
、そのときのリーク電流値で評価ルた。第３図は基板温
度とリーク電流値の関係である。６は、ＳｌとＣＯを同
時に蒸着した場合を示し、７は、ＳｉとＣｏを交互に蒸
着した場合を示している。成長温度が高くなるほどリー
ク電流は急激に小さくなり、ある温度以上で飽和傾向を
示した。飽和し始める温度が選択成長温度である。成膜
方法の違いでは、ＣｏとＳｉを同時に蒸着した場合の選
択成長温度が４００℃であるのに対して、交互に蒸着し
た場合は２００℃であった。この違いは実施例１で述べ
たと同じ理由によるが、Ｃｏだけを蒸着した場合の方が
シリサイドの場合よりも系全体のエネルギーが大きくな
るために、熱エネルギーの低い、すなわち低い成長温度
になったと考えられた。 次に、交互に蒸着する場合にＣＯの膜厚を変化した場合
には、１ｏ原子層以下では選択成長温度が２００℃であ
ったが、それ以上の場合には４００℃になった。透過電
子顕微鏡により調べたところ、この場合にはＧｏが多す
ぎるために（１１３）面に移りきらず、（１００）面に
残ってしまうためであることが分かった。 同様の方法により、Ｃｏに代えてＮｉとＷを行ったとこ
ろ、リーク電流値に若干の違いがあったものの温度的に
は第３図と同一の結果であった。 ［実施例３］ エピタキシャルｎ”−５ｉ （１１１）基板を用いてパ
ーミアブル ベース トランジスタ（ＰＢＴ）を製造す
るために、ドライエツチング法により、輻０．３ミクロ
ン周期で長さ３０ミクロン、深さ０．３ミクロンのエツ
チングを行った。 ここでエツチングされたことによって表れた側面が主と
して（１１２）面あるいは（１１０）面となるように２
種類の方向でエツチングを行った。 この基板を前処理として硝酸ボイルおよび薄い酸化膜付
けを行った後に超高真空装置の中に入れ、８００℃で５
分間の熱処理を行った。この熱処理により１表面に付着
した酸化膜を完全に除去した。 続いて基板温度を４００℃に下げ、ＧｏとＳｉを１：２
の割合で同時に蒸着してＣｏＳｉ□を２０ｎｎｎ成長し
、さらにこの温度でＳｉを２ｎｍ成長じた後、基板温度
を６００℃に上げてＳＬを３００ｎｒｎ成長じた。ここ
で、Ｓｉの成長温度を２段階にしたのは、４００℃でＳ
ｉをＣｏＳｉ、上に成長じておくことにより、６００℃
にした時に格子歪によってＣｏＳｉ、が凹凸になるのを
押えるためである。 次に電極取り出し用のＳｉの穴あけと、電極形成をおこ
なってＰＢＴを製造した。 この素子のエツチングにより表れた側壁が主として（１
１２）と（１１０）面との電気特性による比較では、ゲ
ート部のショットキー特性は（１１０）面のほうが逆方
向電圧でのリーク電流が少なく、またＰＢＴ動作におけ
る相互コンダクタンスが大きく、ピンチオフ電圧が小さ
かった。 ［発明の効果］ 本発明によれば、Ｓｉ基板をエツチングしておくことに
より、金属やシリコン化合物を面方位により選択的に成
長できる。また、ドライエツチングが難しい金属やシリ
サイドの微細加工がより容易にできる。
第１図は側壁の面方位による長辺の長さとリーク電流値
の関係を示す図、第２図はエツチング後の形状と結晶面
方位を示す図、第３図は成長方式による成長温度とリー
ク電流値の関係を示す図である。 符号の説明 １・・・側面が（１１０）面、２・・・側面が（１１２
）面、３・・・Ｓ ｉ （１１１）基板、４・・・側面
、５・・・上面、６・・・ＳｉとＣＯを同時蒸着した場
合、７・・・ＳｉとＧｏを交互に蒸着した場合。
の関係を示す図、第２図はエツチング後の形状と結晶面
方位を示す図、第３図は成長方式による成長温度とリー
ク電流値の関係を示す図である。 符号の説明 １・・・側面が（１１０）面、２・・・側面が（１１２
）面、３・・・Ｓ ｉ （１１１）基板、４・・・側面
、５・・・上面、６・・・ＳｉとＣＯを同時蒸着した場
合、７・・・ＳｉとＧｏを交互に蒸着した場合。
Claims (1)
- 【特許請求の範囲】 １、｛１１１｝面を有するＳｉ基板を加工することによ
って他の結晶面方位を露出する工程と、超高真空中で加
熱することにより基板表面の一部あるいは全てを完全に
露出する工程と、Ｓｉと金属を同時にあるいは１０原子
層以内で交互に蒸着する工程とを有する半導体装置の製
造方法において、加工によって露出させる結晶面が主と
して｛１１０｝面であることを特徴とする半導体装置の
製造方法。 ２、Ｓｉと金属を同時に蒸着する場合の基板温度が４０
０℃以上であることを特徴とする特許請求の範囲第一項
記載の半導体装置の製造方法。 ３、Ｓｉと金属を交互に蒸着する場合の基板温度が２０
０℃以上であることを特徴とする特許請求の範囲第一項
記載の半導体装置の製造方法。 ４、蒸着する金属がコバルト、ニッケルあるいはタング
ステンであることを特徴とする特許請求範囲第一項乃至
第三項のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32596289A JPH0752717B2 (ja) | 1989-12-18 | 1989-12-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32596289A JPH0752717B2 (ja) | 1989-12-18 | 1989-12-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03187214A true JPH03187214A (ja) | 1991-08-15 |
| JPH0752717B2 JPH0752717B2 (ja) | 1995-06-05 |
Family
ID=18182541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32596289A Expired - Lifetime JPH0752717B2 (ja) | 1989-12-18 | 1989-12-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0752717B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211149A (ja) * | 2007-02-28 | 2008-09-11 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
-
1989
- 1989-12-18 JP JP32596289A patent/JPH0752717B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211149A (ja) * | 2007-02-28 | 2008-09-11 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0752717B2 (ja) | 1995-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3380313B2 (ja) | ダイヤモンド電界効果トランジスタ | |
| TW202016985A (zh) | 形成二維材料層的方法、場效電晶體及其製造方法 | |
| US6465782B1 (en) | Strongly textured atomic ridges and tip arrays | |
| TWI382456B (zh) | 鬆弛矽化鍺層的磊晶成長 | |
| US4816421A (en) | Method of making a heteroepitaxial structure by mesotaxy induced by buried implantation | |
| JP2008124480A (ja) | ２つの固体材料の分子接着界面における結晶欠陥および／または応力場の顕在化プロセス | |
| US3636421A (en) | Oxide coated semiconductor device having (311) planar face | |
| JP3956487B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| JPH09321323A (ja) | 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子 | |
| US20190164756A1 (en) | Source and drain formation using self-aligned processes | |
| CN109686667A (zh) | 一种SiC基MOS器件及其制备方法和应用 | |
| Köster et al. | Effect of substrate temperature on the microstructure of thin‐film silicide | |
| JPS6158879A (ja) | シリコン薄膜結晶の製造方法 | |
| JPH03187214A (ja) | 半導体装置の製造方法 | |
| Srinadhu et al. | Shape transitions of Cu3Si islands grown on Si (1 1 1) and Si (1 0 0) | |
| Cheng et al. | Interfacial reactions and microstructural evolution of periodic Ni nanodot arrays on N2+-implanted amorphous Si substrates | |
| Shiraki et al. | High quality NiSi2/Si epitaxial films grown by MBE | |
| JPH01136373A (ja) | 薄膜型半導体装置の製法 | |
| CN117276352B (zh) | 一种晶体管结构及其制备方法、记录媒体和系统 | |
| JP2001077316A (ja) | 半導体装置およびその製造方法 | |
| JPH04299825A (ja) | 半導体装置の製造方法 | |
| JP5311792B2 (ja) | 半導体装置の製造方法 | |
| JPH07101695B2 (ja) | 半導体装置の製造方法 | |
| JPS5968949A (ja) | 半導体装置の製造方法 | |
| JP2001176796A (ja) | 半導体膜の形成方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090605 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100605 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100605 Year of fee payment: 15 |