JPH04127541A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04127541A JPH04127541A JP24714290A JP24714290A JPH04127541A JP H04127541 A JPH04127541 A JP H04127541A JP 24714290 A JP24714290 A JP 24714290A JP 24714290 A JP24714290 A JP 24714290A JP H04127541 A JPH04127541 A JP H04127541A
- Authority
- JP
- Japan
- Prior art keywords
- facets
- substrate
- semiconductor
- effect transistor
- thereabouts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000000059 patterning Methods 0.000 title claims abstract description 12
- 230000005669 field effect Effects 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000004140 cleaning Methods 0.000 claims abstract description 5
- 239000013078 crystal Substances 0.000 claims description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 7
- 238000000137 annealing Methods 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 abstract 2
- 229910020751 SixGe1-x Inorganic materials 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体の微細なパターニング法およびその方
法を用いて作製し、動作速度の高速化を図った電界効果
トランジスタに関する。
法を用いて作製し、動作速度の高速化を図った電界効果
トランジスタに関する。
ｒジャパニーズ・ジャーナル・オブ・アプライド・フィ
ジックス１９８０年１９巻 ５７３５〜７３８頁（Ｊａ
ｐａｎｅｓｅ Ｊｏｕｒａｌ ｏｆ Ａｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ、 Ｖｏｌ、１９゜Ｎｏ、３ （１９８
０） ｐ、Ｌ７３５−ｐ、Ｌ７３８） Ｊにおいて、イ
オン化不純物による散乱は、半導体量子細線中では抑制
されるため、移動度が大きくなる可能性を示した。
ジックス１９８０年１９巻 ５７３５〜７３８頁（Ｊａ
ｐａｎｅｓｅ Ｊｏｕｒａｌ ｏｆ Ａｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ、 Ｖｏｌ、１９゜Ｎｏ、３ （１９８
０） ｐ、Ｌ７３５−ｐ、Ｌ７３８） Ｊにおいて、イ
オン化不純物による散乱は、半導体量子細線中では抑制
されるため、移動度が大きくなる可能性を示した。
また、例えば「ジャーナル・オブ・バキュウムサイエン
ス・アンド・テクノロジービー１９８６年４巻、３８０
Ｎ３８２頁（Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ
５ｃｉｅｎｃｅａｎｄ Ｔｅｃｈｏｎｏｌｏｇｙ Ｂ
１９８６ Ｖｏｌ、４３８０−３８２） Ｊには、電子
線描画法を用いて５００λ幅のレジストパターニングを
行い、反応性イオンエツチング法を用いて第３図に示す
ような形状の電界効果トランジスタを作製することが記
載されている。
ス・アンド・テクノロジービー１９８６年４巻、３８０
Ｎ３８２頁（Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ
５ｃｉｅｎｃｅａｎｄ Ｔｅｃｈｏｎｏｌｏｇｙ Ｂ
１９８６ Ｖｏｌ、４３８０−３８２） Ｊには、電子
線描画法を用いて５００λ幅のレジストパターニングを
行い、反応性イオンエツチング法を用いて第３図に示す
ような形状の電界効果トランジスタを作製することが記
載されている。
３１は能動層、３２はソース電極、３３はドレイン電極
、３４はゲート電極である。
、３４はゲート電極である。
しかし、上記第１の文献については、実際には半導体に
欠陥を与えない適当な加工法が無いなどの問題があり、
高移動度のすなわち高速動作の半導体素子は実現されて
いなかった。
欠陥を与えない適当な加工法が無いなどの問題があり、
高移動度のすなわち高速動作の半導体素子は実現されて
いなかった。
また、上記第２の文献に記載され、第３図に示した電界
効果トランジスタの作製方法では、加工表面に必ず欠陥
が入るため、極めて細い幅の量子効果素子（１次元量子
細線素子）では、特性が劣化してしまう問題がある。
効果トランジスタの作製方法では、加工表面に必ず欠陥
が入るため、極めて細い幅の量子効果素子（１次元量子
細線素子）では、特性が劣化してしまう問題がある。
本発明の目的は、半導体の欠陥の生じないパターニング
法を提供することにある。
法を提供することにある。
本発明の他の目的は、本パターニング法を用いた高速動
作が可能な素子を提供することにある。
作が可能な素子を提供することにある。
本発明のさらに他の目的は、本パターニング法を用いて
高速動作が可能な電界効果トランジスタを提供すること
にある。
高速動作が可能な電界効果トランジスタを提供すること
にある。
上記目的を達成するために、本発明は、Ｓｉ基板に凸ま
たは凹の線状パターンを形成し１表面清浄化した後、超
高真空下で加熱してＳｉ原子を表面拡散させることによ
りＳｉ（１１１）ファセットを上記凸または凹の線に沿
って形成し、引き続きＳｉとは異種の半導体を上記ファ
セット上に選択的に単結晶成長させて細線を形成するも
のである。
たは凹の線状パターンを形成し１表面清浄化した後、超
高真空下で加熱してＳｉ原子を表面拡散させることによ
りＳｉ（１１１）ファセットを上記凸または凹の線に沿
って形成し、引き続きＳｉとは異種の半導体を上記ファ
セット上に選択的に単結晶成長させて細線を形成するも
のである。
また、本発明の電界効果トランジスタは、上記のように
して形成した細線を能動領域として使用し、該細線上に
ソース電極、ドレイン電極、ゲート電極を形成するもの
である。
して形成した細線を能動領域として使用し、該細線上に
ソース電極、ドレイン電極、ゲート電極を形成するもの
である。
上記細線の材料すなわち異種の半導体としては、Ｓｉ＊
Ｇｅ１−ｘ、ＧａＡｓ等を用いることができる。
Ｇｅ１−ｘ、ＧａＡｓ等を用いることができる。
Ｓｉ基板を凹凸に加工し、表面清浄化した後、例えばＩ
ＸＩＧ−”Ｔｏｒｒ以下の超高真空下で６５０℃程度
以上でアニールする。清浄なＳｉ結晶表面ではこの程度
の低温でもＳｉ原子の表面拡散が阻害されないため、上
記凹凸に表面形状の大きな変形が生じ、Ｓｉ （１１１
）ファセットが現れることを見出した（第１図（ｂ）参
照）、この基板上にＳｉｘＧｅ、−ｘやＧａＡｓなどの
Ｓｉとは異なった単結晶半導体を例えば分子線成長法で
成長させると、界面エネルギーを低下させるために選択
的にＳ ｉ （１１１）ファセットに成長する。このよ
うにしてパターニングされたＳ ｉ ｘＧ ｅ！１−ｘ
やＧａＡｓなどの細線の幅はＳｉ（１１１）ファセット
の幅により決められており、Ｓｉ基板を凹凸に加工した
後の超高真空下でのアニール時間により制御することが
でき、５００人程程度下にできる・このようにして極微
細パターニングした半導体は、加工による欠陥を含まな
いため、量子効果を顕在化させる電界効果トランジスタ
の能動領域等に用いるのに好適である。
ＸＩＧ−”Ｔｏｒｒ以下の超高真空下で６５０℃程度
以上でアニールする。清浄なＳｉ結晶表面ではこの程度
の低温でもＳｉ原子の表面拡散が阻害されないため、上
記凹凸に表面形状の大きな変形が生じ、Ｓｉ （１１１
）ファセットが現れることを見出した（第１図（ｂ）参
照）、この基板上にＳｉｘＧｅ、−ｘやＧａＡｓなどの
Ｓｉとは異なった単結晶半導体を例えば分子線成長法で
成長させると、界面エネルギーを低下させるために選択
的にＳ ｉ （１１１）ファセットに成長する。このよ
うにしてパターニングされたＳ ｉ ｘＧ ｅ！１−ｘ
やＧａＡｓなどの細線の幅はＳｉ（１１１）ファセット
の幅により決められており、Ｓｉ基板を凹凸に加工した
後の超高真空下でのアニール時間により制御することが
でき、５００人程程度下にできる・このようにして極微
細パターニングした半導体は、加工による欠陥を含まな
いため、量子効果を顕在化させる電界効果トランジスタ
の能動領域等に用いるのに好適である。
実施例１
第１図（ａ）〜（Ｑ）は、本発明の実施例１の微細パタ
ーニング法を示す工程図である。
ーニング法を示す工程図である。
１１は高抵抗Ｓｉ （１００）基板、１２は（１００）
面、１３は（１１３）ファセット。
面、１３は（１１３）ファセット。
１４は（１１１）ファセット、１５は
Ｓ ｉ ＸＧ ８１−ｘ （ｘ ＝ Ｏ〜０．９５）単
結晶半導体層である。
結晶半導体層である。
通常のフォトリソグラフィー法とドライエツチング法を
用いて、高抵抗Ｓｉ （Ｚｏｏ）基板ｌｌ上に％１μ−
程度のラインアンドスペースで、かつエツチング深さ０
．５μ■程度の凹凸パターニングを行なった（第１図（
ａ））。
用いて、高抵抗Ｓｉ （Ｚｏｏ）基板ｌｌ上に％１μ−
程度のラインアンドスペースで、かつエツチング深さ０
．５μ■程度の凹凸パターニングを行なった（第１図（
ａ））。
次に、フォトレジストを除去し１表面を清浄化し、分子
線成長装置を用いてｌＸｌ０″″”Ｔｏｒｒ以下の超高
真空下において、８５０〜１０００℃程度で１００分程
度アニールを行ない、Ｓｉ原子を表面拡散させて（１１
１）ファセット１４を生じさせた（第１図（ｂ））。清
浄化の方法は１例えば、硝酸ボイルによりＳｉ表面に酸
化膜を形成し、該酸化膜を弗酸により除去して表面の不
純物を取り除き、さらに、ＮＨ，ＯＨ＋Ｈ２０，＋Ｈ，
Ｏ液により酸化し、これにより生成された酸化膜を弗酸
により除去し、ＨＣ１＋Ｈ，Ｏ□＋Ｈ，Ｏ液により保護
膜として膜厚３０人程度の薄い酸化膜を形成し、水洗す
る。次いで５分子線成長装置内に入れた後、真空中、８
００℃、２０分で処理すると、酸化膜が取れ、表面が清
浄化される。
線成長装置を用いてｌＸｌ０″″”Ｔｏｒｒ以下の超高
真空下において、８５０〜１０００℃程度で１００分程
度アニールを行ない、Ｓｉ原子を表面拡散させて（１１
１）ファセット１４を生じさせた（第１図（ｂ））。清
浄化の方法は１例えば、硝酸ボイルによりＳｉ表面に酸
化膜を形成し、該酸化膜を弗酸により除去して表面の不
純物を取り除き、さらに、ＮＨ，ＯＨ＋Ｈ２０，＋Ｈ，
Ｏ液により酸化し、これにより生成された酸化膜を弗酸
により除去し、ＨＣ１＋Ｈ，Ｏ□＋Ｈ，Ｏ液により保護
膜として膜厚３０人程度の薄い酸化膜を形成し、水洗す
る。次いで５分子線成長装置内に入れた後、真空中、８
００℃、２０分で処理すると、酸化膜が取れ、表面が清
浄化される。
次に、この基板上にＳｉｘＧｅｌ−ｓｔ （ｘ＝ｏ〜０
．９５）膜１５を膜厚５０人程度成長させる。この場合
、（１１１）面との界面エネルギーが最も低いため、（
１００）面１２や（１１３）ファセット１３上にはほと
んど成長しないため１選択的に（１１１）ファセット１
４上に成長させることができる（第１図（ｃ））。
．９５）膜１５を膜厚５０人程度成長させる。この場合
、（１１１）面との界面エネルギーが最も低いため、（
１００）面１２や（１１３）ファセット１３上にはほと
んど成長しないため１選択的に（１１１）ファセット１
４上に成長させることができる（第１図（ｃ））。
本実施例の方法では、従来の加工法とは異なり、加工表
面に欠陥を入れること無く、５００人程程度下の半導体
の加工が可能となり、寸法が小さいことに由来する量子
効果を顕在化することができるため、イオン化不純物に
よる散乱を大きく抑制することが可能となり、電子また
は正孔の移動度が液体窒素温度程度以下で従来より約１
０倍大きくなる。
面に欠陥を入れること無く、５００人程程度下の半導体
の加工が可能となり、寸法が小さいことに由来する量子
効果を顕在化することができるため、イオン化不純物に
よる散乱を大きく抑制することが可能となり、電子また
は正孔の移動度が液体窒素温度程度以下で従来より約１
０倍大きくなる。
第２図は、実施例１の方法を用いて作製したＳ ｉ Ｘ
Ｇ ｅ 、−Ｘ （ｘ ＝ Ｏ〜０．９５）半導体細線
を能動領域として用いた電界効果トランジスタの構造を
示す図である。
Ｇ ｅ 、−Ｘ （ｘ ＝ Ｏ〜０．９５）半導体細線
を能動領域として用いた電界効果トランジスタの構造を
示す図である。
２１はＳｉ＊Ｇｅ１＋ｇ能動層、２２はソース電極、２
３はドレイン電極、２４はゲート電極である。
３はドレイン電極、２４はゲート電極である。
実施例１で作製した第１図（ｃ）の５ ｉ 、Ｇ ｅ、
−ｘ単結晶半導体層１５を能動層とし、その上にソース
電極２２、ドレイン電極２３、ゲート電極２４を形成し
た。
−ｘ単結晶半導体層１５を能動層とし、その上にソース
電極２２、ドレイン電極２３、ゲート電極２４を形成し
た。
本実施例の電界効果トランジスタでは、相互コンダクタ
ンスが従来型と比べ約１０倍高く、最終的には動作の高
速化が約３倍程度とすることが可能となった。
ンスが従来型と比べ約１０倍高く、最終的には動作の高
速化が約３倍程度とすることが可能となった。
以上本発明を上記実施例に基づいて具体的に説明したが
、本発明は上記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は勿論である。
、本発明は上記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は勿論である。
以上説明したように、本発明によれば、従来の加工法と
は異なり、加工欠陥を入れること無く。
は異なり、加工欠陥を入れること無く。
５００人程程度下の半導体の加工が可能となり、電子ま
たは正孔の移動度が液体窒素温度程度以下で約１０倍大
きくすることができる。また１本発明により作製した電
界効果トランジスタでは、相互コンダクタンスを従来型
と比べ約１０倍高くすることができ、動作の高速化を約
３倍程度とすることができる。
たは正孔の移動度が液体窒素温度程度以下で約１０倍大
きくすることができる。また１本発明により作製した電
界効果トランジスタでは、相互コンダクタンスを従来型
と比べ約１０倍高くすることができ、動作の高速化を約
３倍程度とすることができる。
第１図（ａ）〜（ｃ）は、本発明の実施例１の微細バタ
ーニング工程を示す図、第２図は、本発明による電界効
果トランジスタの一実施例を示す図、第３図は、従来の
電界効果トランジスタの構造の一例を示す図である。 １１・・・高抵抗Ｓｉ （１００）基板１２・・・（１
００）面 １３・・・（１１３）ファセット １４・・・（１１１）ファセット １５・・・ＳｉｘＧｅ□−８単結晶半導体層２１・・・
ＳｉｘＧｅ□−８能動層 ２２・・・ソース電極 ２３・・・ドレイン電極 ２４・・・ゲート電極 第 図 第 目 第３囚
ーニング工程を示す図、第２図は、本発明による電界効
果トランジスタの一実施例を示す図、第３図は、従来の
電界効果トランジスタの構造の一例を示す図である。 １１・・・高抵抗Ｓｉ （１００）基板１２・・・（１
００）面 １３・・・（１１３）ファセット １４・・・（１１１）ファセット １５・・・ＳｉｘＧｅ□−８単結晶半導体層２１・・・
ＳｉｘＧｅ□−８能動層 ２２・・・ソース電極 ２３・・・ドレイン電極 ２４・・・ゲート電極 第 図 第 目 第３囚
Claims (1)
- 【特許請求の範囲】 １、Ｓｉ基板に凸または凹の線状パターンを形成し、表
面清浄化した後、超高真空下で加熱してＳｉ原子を表面
拡散させることにより、Ｓｉ（１１１）ファセットを上
記凸または凹の線に沿って形成し、引き続きＳｉとは異
種の半導体を上記ファセット上に選択的に単結晶成長さ
せて細線を形成することを特徴とする半導体パターニン
グ法。 ２、上記異種の半導体としてＳｉ＿ｘＧｅ＿１＿−＿ｘ
またはＧａＡｓを用いることを特徴とする請求項１記載
の半導体パターニング法。 ３、Ｓｉ基板に凸または凹の線状パターンを形成し、表
面清浄化した後、超高真空下で加熱してＳｉ原子を表面
拡散させることにより、Ｓｉ（１１１）ファセットを上
記凸または凹の線に沿って形成し、引き続きＳｉとは異
種の半導体を上記ファセット上に選択的に単結晶成長さ
せて能動領域となる細線を形成し、上記細線上にソース
電極、ドレイン電極、ゲート電極を形成したことを特徴
とする電界効果トランジスタ。 ４、上記細線がＳｉ＿ｘＧｅ＿１＿−＿ｘまたはＧａＡ
ｓであることを特徴とする請求項３記載の電界効果トラ
ンジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24714290A JPH07101695B2 (ja) | 1990-09-19 | 1990-09-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24714290A JPH07101695B2 (ja) | 1990-09-19 | 1990-09-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04127541A true JPH04127541A (ja) | 1992-04-28 |
| JPH07101695B2 JPH07101695B2 (ja) | 1995-11-01 |
Family
ID=17159060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24714290A Expired - Fee Related JPH07101695B2 (ja) | 1990-09-19 | 1990-09-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07101695B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8988653B2 (en) | 2009-08-20 | 2015-03-24 | Asml Netherlands B.V. | Lithographic apparatus, distortion determining method, and patterning device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104464956B (zh) * | 2014-12-03 | 2017-02-01 | 中国科学院化学研究所 | 一种高精度、间距可控电极及其制备方法 |
-
1990
- 1990-09-19 JP JP24714290A patent/JPH07101695B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8988653B2 (en) | 2009-08-20 | 2015-03-24 | Asml Netherlands B.V. | Lithographic apparatus, distortion determining method, and patterning device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07101695B2 (ja) | 1995-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7186626B2 (en) | Method for controlling dislocation positions in silicon germanium buffer layers | |
| JP2003124114A5 (ja) | ||
| KR950007355B1 (ko) | 박막트랜지스터의 제조방법 | |
| JP2004179462A (ja) | 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ | |
| JPH04127541A (ja) | 半導体装置の製造方法 | |
| KR970053902A (ko) | 공정시간 단축형 반도체 제조방법 | |
| JPH01136373A (ja) | 薄膜型半導体装置の製法 | |
| US11424135B1 (en) | Photolithography of atomic layer resist | |
| JPH03163821A (ja) | 半導体装置の製造方法 | |
| JPH05190854A (ja) | 半導体装置の製造方法 | |
| JPH0697193A (ja) | 半導体装置とその製造方法 | |
| JPH03187214A (ja) | 半導体装置の製造方法 | |
| JP3153270B2 (ja) | 結晶成長法における表面コートの処理方法 | |
| JP2545997B2 (ja) | 半導体薄膜の成長方法 | |
| JPH0578948B2 (ja) | ||
| JPH03178124A (ja) | 半導体装置の製造方法 | |
| JPS62204578A (ja) | 電界効果トランジスタの製造方法 | |
| JPS63281418A (ja) | 半導体装置の製造方法 | |
| JPH03227023A (ja) | バイポーラ・トランジスタの製造方法 | |
| JPH03145720A (ja) | 化合物半導体の成長方法及びこれに使用するシリコン基板 | |
| JPS63148616A (ja) | 半導体装置の製造方法 | |
| JP2019201032A (ja) | 半導体装置の製造方法 | |
| JPS60177618A (ja) | 半導体装置の製造方法 | |
| JPH02170417A (ja) | 化合物半導体装置の電極の製造方法 | |
| JPH03184380A (ja) | 量子細線もしくは量子箱の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |