JPH03178124A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03178124A JPH03178124A JP31644789A JP31644789A JPH03178124A JP H03178124 A JPH03178124 A JP H03178124A JP 31644789 A JP31644789 A JP 31644789A JP 31644789 A JP31644789 A JP 31644789A JP H03178124 A JPH03178124 A JP H03178124A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- silicon
- film
- improve
- seed crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 38
- 239000010703 silicon Substances 0.000 claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 239000013078 crystal Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 239000002245 particle Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 32
- 238000000034 method Methods 0.000 abstract description 25
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052786 argon Inorganic materials 0.000 abstract description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 4
- 239000010409 thin film Substances 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 6
- 238000000151 deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- -1 At this point Chemical compound 0.000 description 1
- 238000010719 annulation reaction Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
結晶性が良好な多結晶シリコンを成長させるのに好適な
半導体装置の製造方法に関し、下地に対して特別な加工
をする必要がなく、成長させた多結晶シリコンに於ける
熱処理後の結晶面方位が良く揃うようにして半導体装置
の性能を向上させることを目的とし、 基板上に単結晶は成長し得ない程度の低温でシリコン膜
を成長させる工程と、次いで、該シリコン膜の適所に粒
子ビームを照射して再結晶化することで種結晶を生成さ
せる工程と、次いで、全体を熱処理して該シリコン膜の
品質を向上する工程とを含んでなるよう構成する。
半導体装置の製造方法に関し、下地に対して特別な加工
をする必要がなく、成長させた多結晶シリコンに於ける
熱処理後の結晶面方位が良く揃うようにして半導体装置
の性能を向上させることを目的とし、 基板上に単結晶は成長し得ない程度の低温でシリコン膜
を成長させる工程と、次いで、該シリコン膜の適所に粒
子ビームを照射して再結晶化することで種結晶を生成さ
せる工程と、次いで、全体を熱処理して該シリコン膜の
品質を向上する工程とを含んでなるよう構成する。
本発明は、結晶性が良好な多結晶シリコンを成長させる
のに好適な半導体装置の製造方法に関する。
のに好適な半導体装置の製造方法に関する。
半導体装置の高集積化が進展するにつれ、製造工程に於
いて堆積される諸被膜が薄膜化される傾向にあり、そし
て、それに対処する低温プロセスが必要とされている。
いて堆積される諸被膜が薄膜化される傾向にあり、そし
て、それに対処する低温プロセスが必要とされている。
シリコンを堆積するプロセスに於いても、これまでの堆
積温度が６００（”Ｃ）以上であったものを４００（”
Ｃ）〜５００（’Ｃ）とする技術が実現され、ＣＭＯ３
（ｃｏｍｐ ｌｅｍｅｎｔａｒｙｍｅｔａｌ ｏｘ
ｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型ＳＲＡＭ
（ｓｔａｔｉｃ ｒａｎｄ。
積温度が６００（”Ｃ）以上であったものを４００（”
Ｃ）〜５００（’Ｃ）とする技術が実現され、ＣＭＯ３
（ｃｏｍｐ ｌｅｍｅｎｔａｒｙｍｅｔａｌ ｏｘ
ｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型ＳＲＡＭ
（ｓｔａｔｉｃ ｒａｎｄ。
ｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）を構成するＴＦ
Ｔ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔ。
Ｔ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔ。
ｒ）を製造する場合などに採用されようとしている。
このようなプロセスを利用し、実用になるＴＰＴを実現
するには、得られたＴＰＴのオフ時に於けるリーク電流
が少ないことが重要であるが、それには、シリコンの結
晶性が深く関与している。
するには、得られたＴＰＴのオフ時に於けるリーク電流
が少ないことが重要であるが、それには、シリコンの結
晶性が深く関与している。
従って、低温で良質の多結晶シリコンを成長させる技術
が確立されなければならない。
が確立されなければならない。
従来、低温で多結晶シリコンを成長させる技術として、
当初は、例えば４００（’Ｃ）乃至５００（°Ｃ〕程度
の低温でアモルファス・シリコンを成長させてから、炉
或いはＲＴＡ（ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎ
ｎｅａｌ）法を用いて熱処理を行なって結晶粒を成長さ
せている。
当初は、例えば４００（’Ｃ）乃至５００（°Ｃ〕程度
の低温でアモルファス・シリコンを成長させてから、炉
或いはＲＴＡ（ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎ
ｎｅａｌ）法を用いて熱処理を行なって結晶粒を成長さ
せている。
前記のようにして、アモルファス・シリコンを結晶化し
た多結晶シリコンに於ける結晶方位は、それを決定づけ
る要因が熱的安定性のみであることからランダムである
。
た多結晶シリコンに於ける結晶方位は、それを決定づけ
る要因が熱的安定性のみであることからランダムである
。
この為、例えば電子移動度が面内で不均一になってしま
う旨の欠点を生じる。
う旨の欠点を生じる。
従って、何らかの手段で、その結晶粒の方向を揃える必
要があり、その為、例えば、Ｓｏｌ （ｓｉｌｉｃｏ
ｎ ｏｎ １ｎｓｕｌａｔｏｒ）構造では、下地の
単結晶シリコンを選択的に表出させ、それを種結晶とし
て熱処理を行なったり、或いは、下地の絶縁膜に溝を形
成し、その溝に沿って多結晶シリコンを成長させるなど
の方法が提案されている。
要があり、その為、例えば、Ｓｏｌ （ｓｉｌｉｃｏ
ｎ ｏｎ １ｎｓｕｌａｔｏｒ）構造では、下地の
単結晶シリコンを選択的に表出させ、それを種結晶とし
て熱処理を行なったり、或いは、下地の絶縁膜に溝を形
成し、その溝に沿って多結晶シリコンを成長させるなど
の方法が提案されている。
然しなから、斯かる方法を実施するには、何れも下地に
加工を施すことが必要であり、しかも、そのような加工
は、半導体ウェハの何処の箇所にでも実施できるもので
はなく、また、薄膜に溝を形成することも難しい。
加工を施すことが必要であり、しかも、そのような加工
は、半導体ウェハの何処の箇所にでも実施できるもので
はなく、また、薄膜に溝を形成することも難しい。
本発明は、下地に対して特別な加工をする必要がなく、
成長させた多結晶シリコンに於ける熱処理後の結晶面方
位が良く揃うようにすることで半導体装置の性能を向上
させようとする。
成長させた多結晶シリコンに於ける熱処理後の結晶面方
位が良く揃うようにすることで半導体装置の性能を向上
させようとする。
本発明に依る半導体装置の製造方法では、基板（例えば
シリコン半導体基板１）上に単結晶は成長し得ない程度
の低温（例えば４００（’Ｃ）〜５００（”Ｃ）程度）
でシリコン膜（例えばアモルファスであるシリコン膜３
）を成長させる工程と、次いで、該シリコン膜の適所に
粒子ビーム（例えばアルゴン・レーザ・ビーム４）を照
射して再結晶化することで種結晶（例えば種結晶領域３
Ａ）を生成させる工程と、次いで、全体を熱処理して該
シリコン膜の結晶性を向上する工程とを含んでいる。
シリコン半導体基板１）上に単結晶は成長し得ない程度
の低温（例えば４００（’Ｃ）〜５００（”Ｃ）程度）
でシリコン膜（例えばアモルファスであるシリコン膜３
）を成長させる工程と、次いで、該シリコン膜の適所に
粒子ビーム（例えばアルゴン・レーザ・ビーム４）を照
射して再結晶化することで種結晶（例えば種結晶領域３
Ａ）を生成させる工程と、次いで、全体を熱処理して該
シリコン膜の結晶性を向上する工程とを含んでいる。
前記手段を採ることに依り、薄いシリコン膜を例えば４
００（’Ｃ）〜５００（”Ｃ）程度の低温で成長させて
も、種結晶領域の存在に依って、その後の熱処理で結晶
面方位が良く揃って結晶性は向上するので、高集積化さ
れたＴＰＴなどを製造するのに好適である。
００（’Ｃ）〜５００（”Ｃ）程度の低温で成長させて
も、種結晶領域の存在に依って、その後の熱処理で結晶
面方位が良く揃って結晶性は向上するので、高集積化さ
れたＴＰＴなどを製造するのに好適である。
〔実施例］
第１図乃至第５図は本発明一実施例を解説する為の工程
要所に於ける半導体ウェハ及び製造装置の要部切断側面
図を表し、以下、これ等の図を参照しつつ説明する。
要所に於ける半導体ウェハ及び製造装置の要部切断側面
図を表し、以下、これ等の図を参照しつつ説明する。
第１図参照
１−（１）
熱酸化法を適用することに依り、面指数（■００）であ
るシリコン半導体基板１の表面に温度１０５０（”Ｃ）
で厚さ例えば１ （μｍ：ｌの二酸化シリコンからなる
絶縁膜２を形成する。
るシリコン半導体基板１の表面に温度１０５０（”Ｃ）
で厚さ例えば１ （μｍ：ｌの二酸化シリコンからなる
絶縁膜２を形成する。
第２図参照
２−（１）
化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐ。
ｕｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用する
ことに依り、ジシラン（ｓ ｉ！ Ｈ＆ ） ヲ原料ガ
スとすると共に４５０（’Ｃ）の温度で厚さ例えば４０
０（ｎｍ）のシリコン膜３を成長させる。尚、このシリ
コンｌｌ！３は、殆どがアモルファスである。
ことに依り、ジシラン（ｓ ｉ！ Ｈ＆ ） ヲ原料ガ
スとすると共に４５０（’Ｃ）の温度で厚さ例えば４０
０（ｎｍ）のシリコン膜３を成長させる。尚、このシリ
コンｌｌ！３は、殆どがアモルファスである。
第３図参照
３−（１）
波長４００（ｎｍ）、出力１０〔Ｗ〕のアルゴン・レー
ザ・ビーム４を顕微鏡の対物レンズ（図示せず）を介し
てシリコン膜３に於ける適所を照射し、その部分に於け
るシリコン膜３を再結晶化することで種結晶領域３Ａを
生成させる。尚、顕微鏡の対物レンズを介してアルゴン
・レーザ・ビーム４を照射する理由は、閣オーダのビー
ム直径をμｍオーダにする為である。
ザ・ビーム４を顕微鏡の対物レンズ（図示せず）を介し
てシリコン膜３に於ける適所を照射し、その部分に於け
るシリコン膜３を再結晶化することで種結晶領域３Ａを
生成させる。尚、顕微鏡の対物レンズを介してアルゴン
・レーザ・ビーム４を照射する理由は、閣オーダのビー
ム直径をμｍオーダにする為である。
ところで、この場合、アルゴン・レーザ・ビーム４を照
射する領域は、適当な間隔をもって選択するものであり
、その間隔は、例えばＩＯ〔μｍ〕程度にすることがで
き、そのような間隔を得るにはＸ−Ｙステージなどを用
いると良い。
射する領域は、適当な間隔をもって選択するものであり
、その間隔は、例えばＩＯ〔μｍ〕程度にすることがで
き、そのような間隔を得るにはＸ−Ｙステージなどを用
いると良い。
このようにすると、再結晶化シリコンの結晶粒、即ち、
種結晶領域３Ａは、この時点で約２〔μｍ〕程度となり
、その面方位もエネルギ的に安定な（１００）面が多く
配向される。
種結晶領域３Ａは、この時点で約２〔μｍ〕程度となり
、その面方位もエネルギ的に安定な（１００）面が多く
配向される。
尚、アルゴン・レーザ・ビームは、他の粒子ビーム、例
えば、電子ビームなどに代替することができる。
えば、電子ビームなどに代替することができる。
第４図参照
４−（１）
半導体ウェハを炉５の中に配置し、温度を例えば８００
（’Ｃ）、そして、時間を例えば３０〔分〕として熱処
理を行なう。
（’Ｃ）、そして、時間を例えば３０〔分〕として熱処
理を行なう。
この熱処理は、例えば温度を９５０（’Ｃ）、そして、
時間を２０Ｃ秒〕としたＲＴＡに代替しても良い。
時間を２０Ｃ秒〕としたＲＴＡに代替しても良い。
尚、これ等の条件は、下地の膜質やシリコン膜３の膜厚
なとで変化するので、必ずしも前記条件に限るものでは
ない。
なとで変化するので、必ずしも前記条件に限るものでは
ない。
第５図参照
５−（１）
前記のようにして熱処理が終了すると、レーザ照射に依
って生成されたシリコン膜３に於ける種結晶領域３Ａ以
外の部分が、種結晶領域３Ａがもつ結晶面方位に倣った
面方位となり、結果的に、半導体ウェハ全面に於けるシ
リコン膜３の面方位が揃った、所謂、結晶性良好なシリ
コン膜となるものである。
って生成されたシリコン膜３に於ける種結晶領域３Ａ以
外の部分が、種結晶領域３Ａがもつ結晶面方位に倣った
面方位となり、結果的に、半導体ウェハ全面に於けるシ
リコン膜３の面方位が揃った、所謂、結晶性良好なシリ
コン膜となるものである。
５−（２）
この後、通常の技法を適用することに依り、ＴＰＴなど
を完成させる。
を完成させる。
〔発明の効果］
本発明に依る半導体装置の製造方法に於いては、基板上
に単結晶は成長し得ない程度の低温でシリコン膜を成長
させる工程と、次いで、該シリコン膜の適所に粒子ビー
ムを照射して再結晶化することで種結晶を生成させる工
程と、次いで、全体を熱処理して該シリコン膜の品質を
向上する工程とを含んでいる。
に単結晶は成長し得ない程度の低温でシリコン膜を成長
させる工程と、次いで、該シリコン膜の適所に粒子ビー
ムを照射して再結晶化することで種結晶を生成させる工
程と、次いで、全体を熱処理して該シリコン膜の品質を
向上する工程とを含んでいる。
前記構成を採ることに依り、薄いシリコン膜を例えば４
００［”Ｃ）〜５００（’Ｃ）程度の低温で成長させて
も、種結晶領域の存在に依って、その後の熱処理で結晶
面方位が良く揃って結晶性は向上するので、高集積化さ
れたＴＰＴなどを製造するのに好適である。
００［”Ｃ）〜５００（’Ｃ）程度の低温で成長させて
も、種結晶領域の存在に依って、その後の熱処理で結晶
面方位が良く揃って結晶性は向上するので、高集積化さ
れたＴＰＴなどを製造するのに好適である。
第１図乃至第５図は本発明一実施例を説明する為の工程
要所に於ける半導体ウェハ或いは半導体ウェハ並びに製
造装置の要部切断側面図を表している。 図に於いて、１はシリコン半導体基板、２は絶縁膜、３
はシリコン膜、３Ａは種結晶領域、４はアルゴン・レー
ザ・ビーム、５は炉をそれぞれ示している。
要所に於ける半導体ウェハ或いは半導体ウェハ並びに製
造装置の要部切断側面図を表している。 図に於いて、１はシリコン半導体基板、２は絶縁膜、３
はシリコン膜、３Ａは種結晶領域、４はアルゴン・レー
ザ・ビーム、５は炉をそれぞれ示している。
Claims (1)
- 【特許請求の範囲】 基板上に単結晶は成長し得ない程度の低温でシリコン膜
を成長させる工程と、 次いで、該シリコン膜の適所に粒子ビームを照射して再
結晶化することで種結晶を生成させる工程と、 次いで、全体を熱処理して該シリコン膜の品質を向上す
る工程と を含んでなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31644789A JPH03178124A (ja) | 1989-12-07 | 1989-12-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31644789A JPH03178124A (ja) | 1989-12-07 | 1989-12-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03178124A true JPH03178124A (ja) | 1991-08-02 |
Family
ID=18077193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31644789A Pending JPH03178124A (ja) | 1989-12-07 | 1989-12-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03178124A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5382537A (en) * | 1992-07-10 | 1995-01-17 | Sony Corporation | Method of making thin film transistors |
| US6066516A (en) * | 1995-06-26 | 2000-05-23 | Seiko Epson Corporation | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices |
| EP1369507A1 (en) * | 2002-06-05 | 2003-12-10 | Samsung Electronics Co., Ltd. | Method of crystallizing amorphous silicon using nanoparticles |
-
1989
- 1989-12-07 JP JP31644789A patent/JPH03178124A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5382537A (en) * | 1992-07-10 | 1995-01-17 | Sony Corporation | Method of making thin film transistors |
| US6066516A (en) * | 1995-06-26 | 2000-05-23 | Seiko Epson Corporation | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices |
| US6455360B1 (en) | 1995-06-26 | 2002-09-24 | Seiko Epson Corporation | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and a method for fabricating solar cells and active matrix liquid crystal devices |
| US6746903B2 (en) | 1995-06-26 | 2004-06-08 | Seiko Epson Corporation | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and a method for fabricating solar cells and active matrix liquid crystal devices |
| EP1369507A1 (en) * | 2002-06-05 | 2003-12-10 | Samsung Electronics Co., Ltd. | Method of crystallizing amorphous silicon using nanoparticles |
| US7288294B2 (en) | 2002-06-05 | 2007-10-30 | Samsung Electronics Co., Ltd. | Method of crystallizing amorphous silicon using nanoparticles |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6755909B2 (en) | Method of crystallizing amorphous silicon using a mask | |
| JP3182893B2 (ja) | 薄膜トランジスタの製造方法 | |
| Crnogorac et al. | Nano-graphoepitaxy of semiconductors for 3D integration | |
| JP2004087535A (ja) | 結晶質半導体材料の製造方法および半導体装置の製造方法 | |
| JPS58132975A (ja) | 半導体装置およびその製法 | |
| JPH11145056A (ja) | 半導体材料 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| US20040142582A1 (en) | Thin film structure from LILAC annealing | |
| JPH03178124A (ja) | 半導体装置の製造方法 | |
| KR100706136B1 (ko) | 다결정 반도체 박막 기판, 그 제조 방법, 반도체 장치 및전자 장치 | |
| JP3203746B2 (ja) | 半導体結晶の成長方法 | |
| JPH10125923A (ja) | 半導体素子及びその製造方法 | |
| JP2005005381A (ja) | 結晶質半導体材料の製造方法および半導体装置の製造方法 | |
| JPS621220A (ja) | 欠陥が局在された配向シリコン単結晶膜を絶縁支持体上に製造する方法 | |
| JP3203706B2 (ja) | 半導体層のアニール処理方法および薄膜トランジスタの製造方法 | |
| JP2001127301A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH03159116A (ja) | 多結晶半導体薄膜の熱処理方法 | |
| JPS60164316A (ja) | 半導体薄膜の形成方法 | |
| JPH06140324A (ja) | 半導体薄膜の結晶化方法 | |
| JP2853143B2 (ja) | 半導体装置の製造方法 | |
| JPH07142405A (ja) | 多結晶半導体膜およびその成膜方法 | |
| KR100293263B1 (ko) | 박막트랜지스터의제조방법 | |
| KR960004903B1 (ko) | 반도체장치의 제조방법 | |
| JPH04271115A (ja) | 半導体製造方法 | |
| JPH0396223A (ja) | Ｓｏｉ構造の形成方法 |