FR2627901A1 - Procede de fabrication d'un dispositif a semiconducteur compose comportant une couche conductrice ayant une concentration de dopant uniforme - Google Patents
Procede de fabrication d'un dispositif a semiconducteur compose comportant une couche conductrice ayant une concentration de dopant uniforme Download PDFInfo
- Publication number
- FR2627901A1 FR2627901A1 FR8816835A FR8816835A FR2627901A1 FR 2627901 A1 FR2627901 A1 FR 2627901A1 FR 8816835 A FR8816835 A FR 8816835A FR 8816835 A FR8816835 A FR 8816835A FR 2627901 A1 FR2627901 A1 FR 2627901A1
- Authority
- FR
- France
- Prior art keywords
- conductive layer
- type
- semi
- ions
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 150000001875 compounds Chemical class 0.000 title claims abstract description 14
- 239000002019 doping agent Substances 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 title abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000000137 annealing Methods 0.000 claims abstract description 19
- 238000005468 ion implantation Methods 0.000 claims abstract description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 37
- 239000004020 conductor Substances 0.000 claims description 5
- 238000002513 implantation Methods 0.000 abstract description 4
- 230000004913 activation Effects 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 description 25
- 239000000969 carrier Substances 0.000 description 12
- 238000009826 distribution Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- -1 silicon ions Chemical class 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
- H01L21/2656—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds characterised by the implantation of both electrically active and inactive species in the same semiconductor region to be doped
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Un procédé de fabrication d'un dispositif à semiconducteur composé comprend une première opération consistant à effectuer une implantation ionique dans une couche conductrice 8 d'éléments qui sont électriquement inactifs vis-à-vis de la couche conductrice, et une seconde opération qui consiste à soumettre la couche conductrice à une opération de recuit. Une autre version du procédé, appliquée à un substrat semi-isolant, comprend une implantation ionique de dopants après l'implantation d'éléments électriquement inactifs, et l'activation des dopants par une opération de recuit.
Description
La présente invention concerne un procédé de fa-
brication d'un dispositif à semiconducteur composé, et elle porte plus particulièrement sur un procédé pour produire une couche conductrice ayant une concentration de dopant uniforme et une excellente reproductibilité d'une tranche à
une autre.
Les figures 3(a) et 3(b) sont des coupes qui il-
lustrent un procédé de l'art antérieur pour fabriquer un dispositif à semiconducteur composé. Sur les figures 3(a)
et 3(b), la référence 1 désigne un substrat en GaAs semi-
isolant et la référence 2 désigne une matière de réserve.
La référence 5 désigne des ions Si et la référence 6 désigne une région dans laquelle sont implantés les ions Si 5. La référence 7 désigne une couche conductrice de type n qui est obtenue en soumettant à une opération de recuit la couche 6
dans laquelle on a implanté des ions Si.
On va maintenant décrire le procédé de fabrication.
On forme tout d'abord sur le substrat en GaAs semi-isolant 1 un motif constitué par la matière de réserve 2, et on implante sélectivement dans le substrat des ions Si, dans la région 6 (figure 3(a)). On effectue ensuite une opération de recuit à environ 800 C, après avoir enlevé la matière de réserve 2, pour activer ainsi les ions silicium et pour produire une couche conductrice de type n 7 (figure 3(b)). En effectuant de telles opérations d'implantation ionique sélective et de recuit, on peut fabriquer aisément une couche conductrice de type n 7, en une position désirée
dans le substrat en GaAs semi-isolant 1.
Sur la figure 5 qui montre une vue en plan d'une tranche, les parties hachurées représentent des parties de la tranche dans lesquelles la densité de dislocations du substrat en GaAs 1 est probablement élevée, et la figure 4(b) montre la distribution de conductivité de la couche conductrice de type n, 7, à la surface de la tranche, dans
la direction A-A' de la figure 5. Comme il ressort des figu-
res 4(b) et 5, la conductivité de la couche conductrice de type n 7 augmente dans une partie dans laquelle la densité de dislocations du substrat en GaAs est probablement élevée
à la surface de la tranche, et la distribution de conducti-
vité présente une forme en W dans la direction A-A' sur la
figure 5. On présume ici que ceci est dû à des défauts ponc-
tuels et des impuretés qui existent de façon générale dans
le cristal, indépendamment du type de la croissance cristal-
line dans les parties o se trouvent les dislocations, ce qui entraîne une variation de la concentration de porteurs dans la couche conductrice. On pense donc que ceci résulte des raisons suivantes. Premièrement, lorsqu'on suppose qu'il y a un plus grand nombre de défauts ponctuels dûs à
la présence d'As interstitiel que de défauts dûs à la pré-
sence de Ga interstitiel, et qu'il y a un plus grand nombre de défauts ponctuels dûs à une lacune de Ga que de défauts dûs à une lacune d'As, lorsqu'on implante l'élément Si à titre de dopant, cet élément est susceptible de remplacer
Ga, sur place, dans la partie o se trouvent des disloca-
tions. Ce remplacement signifie que le type de conductivité change vers le type n. Secondement, des centres de pièges
ou des impuretés de type accepteur sont captés dans la par-
tie correspondant à. des dislocations, ce qui augmente le
nombre d'électrons.
Dans ce procédé de fabrication de l'art antérieur
pour un dispositif à semiconducteur composé, la couche con-
ductrice de type n est fortement influencée par des disloca-
tions du substrat en GaAs semi-isolant dans le processus
d'activation des ions Si par recuit, ce qui fait que la dis-
tribution de la concentration de porteurs devient non-uni- forme, et la distribution de conductivité électrique présente une forme en W dans la direction radiale de la surface de la tranche. Un but de l'invention est de procurer un procédé
de fabrication d'un dispositif à semiconducteur composé ca-
pable de donner une distribution de concentration de porteurs uniforme et une excellente reproductibilité entre tranches, sans être affecté par des défauts tels que des dislocations
du substrat en GaAs semi-isolant, dans l'opération de recuit.
Selon un aspect de l'invention, on accomplit une
opération de recuit après avoir implanté dans la couche con-
ductrice des éléments qui sont électriquement inactifs vis-
à-vis de la couche conductrice. La concentration de porteurs
dans la couche conductrice devient ainsi uniforme.
Selon un autre aspect de l'invention, dans la fa-
brication d'une couche conductrice de type n ou de type p par l'accomplissement d'une opération de recuit après une implantation ionique de dopants de type n ou de type p dans un substrat en GaAs, on implante dans le substrat en GaAs semi-isolant des éléments électriquement inactifs vis-à-vis
du GaAs, avant l'implantation de dopants. Dans ces condi-
tions, des influences dues à des dislocations dans le subs-
trat en GaAs. semi-isolant sont réduites, la variation de la concentration de porteurs dans la couche conductrice est
atténuée, la conductivité électrique de la couche conductri-
ce est rendue uniforme, et le profil de concentration de
porteurs est rendu abrupt.
L'invention sera mieux comprise à la lecture de la
description détaillée qui va suivre de modes de réalisation
donnés à titre d'exemples non limitatifs. La suite de la
description se réfère aux dessins annexés sur lesquels:
La figure 1 est une coupe destinée à l'explication d'un procédé de fabrication d'un dispositif à semiconducteur
composé conforme à un premier mode de réalisation de l'in-
vention; Les figures 2(a) - 2(c) sont des coupes destinées à l'explication d'un procédé de fabrication d'un dispositif à semiconducteur composé conforme à un second mode de réalisation de l'invention; Les figures 3(a) et 3(b) sont des coupes destinées à l'explication d'un second procédé de l'art antérieur pour fabriquer un dispositif à semiconducteur composé; La figure 4(a) est une représentation graphique
montrant la distribution de conductivité de la couche con-
ductrice de type n dans la direction radiale, conformément au second mode de réalisation de l'invention; La figure 4(b) est une représentation graphique
montrant la distribution de conductivité de la couche con-
ductrice de type n,dans la direction radiale du second dispositif à semiconducteur de l'art antérieur;
La figure 5 est une vue en plan montrant des ré-
gions de la surface de la tranche dans lesquelles la densi-
té de dislocations est probablement élevée, à la surface de la tranche d'un second dispositif de l'art antérieur; et La figure 6 est une représentation graphique
montrant le profil de concentration de porteurs de la cou-
che conductrice de type n, dans la direction de la profon-
deur du substrat en GaAs du second mode de réalisation de l'invention (courbe a), et le profil de concentration de
porteurs de la couche conductrice de type n, dans la direc-
tion de la profondeur, du substrat de GaAs du second dispo-
sitif de l'art antérieur (courbe b).
On voit sur la figure 1 une coupe qui illustre un procédé de fabrication d'un dispositif à semiconducteur
composé conforme à un premier mode de réalisation de l'in-
262790 1
vention. Sur la figure 1, la référence i désigne un substrat en GaAs semiisolant, la référence 3 désigne des ions F et la référence 8 désigne une couche de Si de type n, formée
par croissance épitaxiale.
Dans le procédé de fabrication de ce mode de réa- lisation, on forme par croissance épitaxiale une couche de type n, 8, sur un substrat en GaAs semi-isolant 1, par des techniques telles que l'épitaxie en phase vapeur, l'épitaxie par jets moléculaires, le dépôt chimique organo-métallique
en phase vapeur ou l'épitaxie en phase liquide, et on implan-
te dans la couche épitaxiale de Si de type n, faisant fonc-
tion de substrat conducteur, des ions F, 3, qui sont élec-
triquement inactifs vis-à-vis du cristal de GaAs, après quoi
on effectue une opération de recuit. En effectuant une im-
plantation ionique d'ions F dans la couche conductrice et en
effectuant une opération de recuit, il est possible d'élimi-
ner une variation de la concentration de porteurs dans la couche épitaxiale 8, sur la surface de la tranche, sous l'influence de dislocations ou de défauts ponctuels, ce qui
permet d'améliorer l'uniformité de la conductivité électri-
que. Le substrat conducteur n'est pas restreint à une
couche épitaxiale 8, mais peut consister en un autre maté-
riau tel qu'un substrat en GaAs de type n, avec des effets
identiques à ceux décrits ci-dessus.
Les figures 2(a) - 2(c) sont des schémas destinés à l'explication d'un procédé de fabrication d'un dispositif à semiconducteur composé, constituant un second mode de réalisation de l'invention. Sur les figures 2(a) - 2(c), la référence 1 désigne un substrat en GaAs semi-isolant et la référence 2 désigne une matière de réserve. La référence 3 désigne des ions F et la référence 4 désigne une région
dans laquelle on implante les ions F, 3. La référence 5 dé-
signe des ions Si et la référence 6 désigne une région dans laquelle on implante des ions Si 5. La référence 7 désigne une couche conductrice de type n qu'on obtient en appliquant
une opération de recuit à la couche 6 dans laquelle on a im-
planté des ions Si.
On décrira le procédé de fabrication en se référant aux figures 2(a) 2(c). On forme un motif de matière de réserve 2 sur le substrat en GaAs semi-isolant 1, et on implante sélectivement
dans le substrat en GaAs 1 des ions F, 3, qui sont électri-
quement inactifs vis-à-vis de GaAs (figure 2(a)). On implante ensuite des ions Si, 5, qui sont des dopants de type n, dans les parties dans lesquelles on a implanté des ions F (figure
2(b)), et après avoir enlevé la matière de réserve 2, on ef-
fectue une opération' de recuit à environ 800 C pour activer les ions Si 5, pour produire ainsi une couche conductrice de
type n, 7.
La figure 4(a) montre la distribution de conducti-
vité de la couche conductrice de type n 7 dans la direction
radiale de la surface de la tranche du second mode de réali-
sation. Contrairement à la distribution de conductivité de
la couche conductrice de type n du dispositif de l'art anté-
rieur, qui présente une forme en W, celle de la présente in-
vention présente une forme plate. Autrement dit, lorsqu'on implante dans GaAs des éléments qui sont électriquement inactifs vis-à-vis de GaAs, avant d'implanter des dopants, on obtient une atténuation de l'influence de dislocations du
substrat en GaAs, qui créaient habituellement des difficul-
tés, et on peut rendre uniforme la distribution de concen-
tration de porteurs de la couche conductrice de type n.
La figure 6 représente de façon comparée le profil de concentration de porteurs (courbe a) dans la direction de la profondeur du substrat en GaAs 1 de la couche conductrice
de type n 7 fabriquée dans le mode de réalisation décrit ci--
dessus, et le profil de concentration (courbe b) dans le dispositif de l'art antérieur. Dans le dispositif de l'art antérieur, des ions Si peuvent diffuser librement entre les réseauxcristallins de GaAs au moment de l'implantation d'ions Si 5, et ils sont susceptibles de diffuser dans le substrat, dans la direction de la profondeur, et il est donc difficile de donner un profil abrupt à la queue de la concentration de porteurs. Cependant, lorsqu'on implante des ions F 3, comme dans l'invention, les réseaux cristallins du substrat en
GaAs sont détruits et la diffusion d'ions Si est ainsi blo-
quée, ce qui rend difficile la libre diffusion d'ions Si dans la direction de la profondeur. De ce fait, le pic du profil
de concentration de porteurs au voisinage de la surface aug-
mente, tandis que d'autre part la queue devient plus abrupte.
Dans le mode de réalisation qu'on vient de décrire, on utilise pour le substrat un substrat en GaAs semi-isolant
1, mais il est possible d'utiliser un autre substrat en se-
miconducteur composé.
En outre, au lieu d'utiliser des ions Si, on peut utiliser d'autres ions de type n, tels que Si ou S, ou des
ions de type p tels que Mg, Be ou Zn.
En outre, en ce qui concerne des éléments électri-
quement inactifs vis-à-vis du GaAs qui constitue une couche conductrice, on peut utiliser, avec des effets identiques à ceux décrits ci-dessus, des éléments autres que F appartenant aux groupes I, V, VII ou 0. Il est cependant souhaitable d'utiliser un élément plus léger que As, du fait qu'il est difficile de rétablir l'état cristallin d'un élément plus
lourd que As, dans l'opération de recuit.
Comme il ressort de façon évidente de la descrip-
tion qui précède, on effectue conformément à l'invention une opération de recuit après l'implantation dans la couche conductrice d'éléments électriquement inactifs vis-à-vis de
la couche conductrice. On peut donc rendre uniforme la dis-
tribution de concentration de porteurs de la couche conduc-
trice, et on peut obtenir une couche conductrice ayant une excellente reproductibilité d'une tranche à une autre. En
outre, dans un cas dans lequel on forme une couche conduc-
trice de type n en effectuant une opération de recuit après implantation ionique de dopants de type n ou de type p dans
un substrat en GaAs semi-isolant, on implante dans le subs-
trat en GaAs semi-isolant des éléments qui sont électrique-
ment inactifs vis-à-vis de GaAs, avant d'implanter des do- pants, grâce à quoi on obtient une diminution de l'influence de dislocations du substrat en GaAs semi-isolant, dans l'opération de recuit, la variation de la concentration de
porteurs dans la couche conductrice est atténuée, la conduc-
tivité électrique de la couche conductrice est rendue uni-
forme, et il est possible d'obtenir un profil de concentra-
tion de porteurs abrupt.
Il va de soi que de nombreuses modifications peu-
vent être apportées au procédé décrit et représenté, sans
sortir du cadre de l'invention.
Claims (2)
1. Procédé de fabrication d'un dispositif à semi-
conducteur composé, caractérisé en ce qu'il comprend: une première opération consistant à effectuer une implantation ionique dans une couche conductrice (8) d'éléments (3) qui
sont électriquement inactifs vis-à-vis de cette couche con-
ductrice; et une seconde opération qui consiste à soumettre
la couche conductrice (8) à une opération de recuit.
2. Procédé de fabrication d'un dispositif à semi-
conducteur composé, caractérisé en ce qu'il comprend: une première opération consistant à effectuer une implantation ionique dans un substrat en GaAs semi-isolant (1) d'éléments (3) qui sont électriquement inactifs vis-à-vis du substrat en GaAs semi-isolant (1); une seconde opération qui consiste à effectuer une implantation ionique de dopants de type n ou de type p (5) dans le substrat en GaAs semi-isolant (1); et une troisième opération qui consiste à soumettre le substrat en GaAs (1) à une opération de recuit, pour activer les dopants.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63047335A JPH01220822A (ja) | 1988-02-29 | 1988-02-29 | 化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2627901A1 true FR2627901A1 (fr) | 1989-09-01 |
| FR2627901B1 FR2627901B1 (fr) | 1994-04-29 |
Family
ID=12772339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8816835A Expired - Fee Related FR2627901B1 (fr) | 1988-02-29 | 1988-12-20 | Procede de fabrication d'un dispositif a semiconducteur compose comportant une couche conductrice ayant une concentration de dopant uniforme |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH01220822A (fr) |
| FR (1) | FR2627901B1 (fr) |
| GB (1) | GB2215516B (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5141879A (en) * | 1989-08-28 | 1992-08-25 | Herbert Goronkin | Method of fabricating a FET having a high trap concentration interface layer |
| IT1248789B (it) * | 1990-05-02 | 1995-01-30 | Nippon Sheet Glass Co Ltd | Metodo per la produzione di una pellicola di semiconduttore policristallino |
| US8629013B2 (en) * | 2011-10-14 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Junction leakage reduction through implantation |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4383869A (en) * | 1981-06-15 | 1983-05-17 | Rca Corporation | Method for enhancing electron mobility in GaAs |
| EP0092266A1 (fr) * | 1982-04-09 | 1983-10-26 | Laboratoires D'electronique Et De Physique Appliquee L.E.P. | Procédé de fabrication de transistors à effet de champ, en GaAs, par implantations ioniques et transistors ainsi obtenus |
| JPS6047428A (ja) * | 1983-08-26 | 1985-03-14 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3629011A (en) * | 1967-09-11 | 1971-12-21 | Matsushita Electric Ind Co Ltd | Method for diffusing an impurity substance into silicon carbide |
| US3600797A (en) * | 1967-12-26 | 1971-08-24 | Hughes Aircraft Co | Method of making ohmic contacts to semiconductor bodies by indirect ion implantation |
| GB1269359A (en) * | 1968-08-22 | 1972-04-06 | Atomic Energy Authority Uk | Improvements in or relating to semiconductors and methods of doping semiconductors |
| US3660171A (en) * | 1968-12-27 | 1972-05-02 | Hitachi Ltd | Method for producing semiconductor device utilizing ion implantation |
| JPS562407B2 (fr) * | 1973-01-31 | 1981-01-20 | ||
| US3914784A (en) * | 1973-12-10 | 1975-10-21 | Hughes Aircraft Co | Ion Implanted gallium arsenide semiconductor devices fabricated in semi-insulating gallium arsenide substrates |
| US3912546A (en) * | 1974-12-06 | 1975-10-14 | Hughes Aircraft Co | Enhancement mode, Schottky-barrier gate gallium arsenide field effect transistor |
| GB1484399A (en) * | 1976-05-04 | 1977-09-01 | Standard Telephones Cables Ltd | Method of annealing a body of iron-implanted semiconducto |
| US4111719A (en) * | 1976-12-06 | 1978-09-05 | International Business Machines Corporation | Minimization of misfit dislocations in silicon by double implantation of arsenic and germanium |
| FR2517120A1 (fr) * | 1981-11-26 | 1983-05-27 | Michel Salvi | Procede de fabrication d'un composant semiconducteur par diffusion avec implantation ionique prealable et composant obtenu |
| US4472206A (en) * | 1982-11-10 | 1984-09-18 | International Business Machines Corporation | Method of activating implanted impurities in broad area compound semiconductors by short time contact annealing |
-
1988
- 1988-02-29 JP JP63047335A patent/JPH01220822A/ja active Pending
- 1988-08-08 GB GB8818768A patent/GB2215516B/en not_active Expired - Fee Related
- 1988-12-20 FR FR8816835A patent/FR2627901B1/fr not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4383869A (en) * | 1981-06-15 | 1983-05-17 | Rca Corporation | Method for enhancing electron mobility in GaAs |
| EP0092266A1 (fr) * | 1982-04-09 | 1983-10-26 | Laboratoires D'electronique Et De Physique Appliquee L.E.P. | Procédé de fabrication de transistors à effet de champ, en GaAs, par implantations ioniques et transistors ainsi obtenus |
| JPS6047428A (ja) * | 1983-08-26 | 1985-03-14 | Fujitsu Ltd | 半導体装置の製造方法 |
Non-Patent Citations (3)
| Title |
|---|
| APPLIED PHYSICS LETTERS, vol. 50, no. 22, 1 juin 1987, pages 1592-1594, American Institute of Physics, New York, US; F. HYUGA et al.: "Activation efficiency improvement in Si-implanted GaAs by P co-implantation" * |
| APPLIED PHYSICS LETTERS, vol. 51, no. 15, 12 octobre 1987, pages 1161-1163, American Institute of Physics, New York, US; S. ADACHI: "Dual implantation of Be+ and F+ in GaAs and Alx Ga1-xAs" * |
| PATENT ABSTRACTS OF JAPAN, vol. 9, no. 178 (E-330)[1901], 23 juillet 1985; & JP-A-60 47 428 (FUJITSU K.K.) 14-03-1985 * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2627901B1 (fr) | 1994-04-29 |
| GB2215516A (en) | 1989-09-20 |
| GB8818768D0 (en) | 1988-09-07 |
| GB2215516B (en) | 1990-11-28 |
| JPH01220822A (ja) | 1989-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4111725A (en) | Selective lift-off technique for fabricating gaas fets | |
| US5157473A (en) | Avalanche photodiode having guard ring | |
| EP0881690B1 (fr) | Procédé de réalisation d'un transistor bipolaire stabilisé avec éléments isolants électriques | |
| FR2675312A1 (fr) | Procede de fabrication d'une diode laser en gaas emettant de la lumiere visible. | |
| EP2736079B1 (fr) | Procédé de fabrication d'un transistor à hétérojonction de type normalement bloqué | |
| FR2662854A1 (fr) | Structure de trou de connexion isolee pour des dispositifs a semiconducteurs et procede de fabrication. | |
| EP0305513A1 (fr) | Dispositif de substrat isolant/cmos a faible fuite et procede de formation. | |
| FR2646963A1 (fr) | Structure d'un transistor a base permeable et son procede de fabrication | |
| FR2711842A1 (fr) | Dispositif semiconducteur composé à hétérojonction, notamment un transistor à effet de champ, et son procédé de production. | |
| CA1097431A (fr) | Traduction non-disponible | |
| FR2692721A1 (fr) | Procédé de réalisation de transistor bipolaire à hétérojonction et transistor obtenu. | |
| FR2627901A1 (fr) | Procede de fabrication d'un dispositif a semiconducteur compose comportant une couche conductrice ayant une concentration de dopant uniforme | |
| EP0472452B1 (fr) | Transistor de puissance et procédé de réalisation | |
| FR2496990A1 (fr) | Transistor a effet de champ a barriere schottky | |
| FR2673044A1 (fr) | Transistor a effet de champ comprenant une couche enterree, et procede de fabrication. | |
| FR2511194A1 (fr) | Transistor a effet de champ et procede de fabrication | |
| EP0021931B1 (fr) | Procédé d'auto-alignement de régions différemment dopées d'une structure de semiconducteur, et application du procédé à la fabrication d'un transistor | |
| US20240030381A1 (en) | Method for Producing a Semiconductor Body and Semicondcutor Arrangement | |
| EP0263755B1 (fr) | Procédé de fabrication d'une diode P+NN+ et d'un transistor bipolaire comportant cette diode, utilisant l'effet de neutralisation des atomes donneurs par l'hydrogène atomique | |
| FR3078197A1 (fr) | Dispositif de transistor bipolaire et procede de fabrication correspondant | |
| JP3728093B2 (ja) | 半導体装置 | |
| EP0126499B1 (fr) | Procédé de réalisation d'un transistor bipolaire haute tension | |
| FR2724068A1 (fr) | Dispositif laser a semi-conducteur et procede de fabrication du dispositif laser a semi-conducteur | |
| KR100226833B1 (ko) | 발광 다이오드 제조방법 | |
| JP2624642B2 (ja) | 半導体装置の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |