JPH0417340A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0417340A JPH0417340A JP2119835A JP11983590A JPH0417340A JP H0417340 A JPH0417340 A JP H0417340A JP 2119835 A JP2119835 A JP 2119835A JP 11983590 A JP11983590 A JP 11983590A JP H0417340 A JPH0417340 A JP H0417340A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- free carriers
- semiconductor layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 239000000969 carrier Substances 0.000 claims abstract description 24
- 238000009826 distribution Methods 0.000 claims abstract description 9
- 230000000737 periodic effect Effects 0.000 claims description 11
- 230000005684 electric field Effects 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 19
- 239000000758 substrate Substances 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 7
- 238000003860 storage Methods 0.000 abstract description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004807 localization Effects 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 101150110330 CRAT gene Proteins 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 230000005428 wave function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、半導体装置に係り、特に２ＤＥＣ−ＦＥＴ、
多値論理ＦＥＴあるいは半導体レーザに応用して好適な
半導体装置に関するものである。
多値論理ＦＥＴあるいは半導体レーザに応用して好適な
半導体装置に関するものである。
電界効果型トランジスタ（ＦＥＴ）に代表されるペテロ
接合を利用した従来の２ＤＥＣ−ＦＥＴ （二次元電子
ガス電界効果型トランジスタ；例えば、信学技報ＥＤ８
８−９９、ρ、４７〜ρ、５４）は、半導体へテロ接合
界面でのキャリア蓄積状態をゲート電圧により制御する
ものであった。したがって、ソースドレイン電流ＩＤＳ
の絶対値を決定する一つのパラメタである電子数は、Ｆ
ＥＴの幅Ｗで決まるために、素子の微細化が進むほどＩ
ｎｓは小さくなるという根本的問題をかかえていた。 一方、ＤＨ（ダブルへテロ接合）レーザなどに代表され
る従来の半導体レーザはしきい値電流工ｉがｍＡのオー
ダーであり、更なる低しきい値化、発光効率の増大など
を含めた飛語的レベルでの高性能化が望まれている。 このような半導体レーザ改善の提案として、量子井戸箱
（ＱＷＢ；Ｑｕａｎｔｕｍ Ｗｅｌｌ Ｂｏｘ）レーザ
（アプライド フィジックス レター 第４０巻、第９
３９頁（Ａｐｐｌ、Ｐｈｙｓ、Ｌｅｔｔ、４０（１９８
２） 、９３９） ）がある。 これは、従来のレーザに比べ電子の閉し込めによるエネ
ルギの離散性が顕著なために、ＩｔｈはｍＡからμＡの
オーダーまでさがり、微分利得もＱＷレーザの７倍にな
ることが予測されている。 しかし現段階では、超格子作成技術によるＱＷＢレーザ
は作成されていない。これは、現在の結晶成長技術では
、量子箱のような三次元的超格子を形成することが出来
ないためである。また、前述した電子の閉じ込めは、量
子箱の中だけで生じるため、量子箱をはさむポテンシャ
ル障壁の高い領域は、発光に寄与出来ず、実効的に発光
面積が半減し電流量すなわち発光量が下がるという、箱
（Ｂｏｘ）形成にまつわる本質的問題を抱えている。こ
れは物理的には、量子箱形成に伴う状態密度の局所化を
実現するためには、量子箱間相互は大ざっばに言って電
気的に分離されている（波動関数の重なりを小さくする
）必要があるためである。 このように、従来技術においては、素子の微細化以外に
デバイス高性能化の手段がなく、飛躍的な素子性能の向
上は望めないのであった。
接合を利用した従来の２ＤＥＣ−ＦＥＴ （二次元電子
ガス電界効果型トランジスタ；例えば、信学技報ＥＤ８
８−９９、ρ、４７〜ρ、５４）は、半導体へテロ接合
界面でのキャリア蓄積状態をゲート電圧により制御する
ものであった。したがって、ソースドレイン電流ＩＤＳ
の絶対値を決定する一つのパラメタである電子数は、Ｆ
ＥＴの幅Ｗで決まるために、素子の微細化が進むほどＩ
ｎｓは小さくなるという根本的問題をかかえていた。 一方、ＤＨ（ダブルへテロ接合）レーザなどに代表され
る従来の半導体レーザはしきい値電流工ｉがｍＡのオー
ダーであり、更なる低しきい値化、発光効率の増大など
を含めた飛語的レベルでの高性能化が望まれている。 このような半導体レーザ改善の提案として、量子井戸箱
（ＱＷＢ；Ｑｕａｎｔｕｍ Ｗｅｌｌ Ｂｏｘ）レーザ
（アプライド フィジックス レター 第４０巻、第９
３９頁（Ａｐｐｌ、Ｐｈｙｓ、Ｌｅｔｔ、４０（１９８
２） 、９３９） ）がある。 これは、従来のレーザに比べ電子の閉し込めによるエネ
ルギの離散性が顕著なために、ＩｔｈはｍＡからμＡの
オーダーまでさがり、微分利得もＱＷレーザの７倍にな
ることが予測されている。 しかし現段階では、超格子作成技術によるＱＷＢレーザ
は作成されていない。これは、現在の結晶成長技術では
、量子箱のような三次元的超格子を形成することが出来
ないためである。また、前述した電子の閉じ込めは、量
子箱の中だけで生じるため、量子箱をはさむポテンシャ
ル障壁の高い領域は、発光に寄与出来ず、実効的に発光
面積が半減し電流量すなわち発光量が下がるという、箱
（Ｂｏｘ）形成にまつわる本質的問題を抱えている。こ
れは物理的には、量子箱形成に伴う状態密度の局所化を
実現するためには、量子箱間相互は大ざっばに言って電
気的に分離されている（波動関数の重なりを小さくする
）必要があるためである。 このように、従来技術においては、素子の微細化以外に
デバイス高性能化の手段がなく、飛躍的な素子性能の向
上は望めないのであった。
本発明の目的は、上記従来技術の有する技術的課題を解
決し、新しい機能を有する素子を提供することにある。
決し、新しい機能を有する素子を提供することにある。
上記目的は、半導体装置の中で単一の半導体層内に非一
様な密度分布を有する自由キャリアを設けることにより
達成される。 ここで、「非一様」とは自由キャリアが１次元若しくは
２次元方向に分布している場合に、それらの方向に自由
キャリアの密度分布が例えば周期的に変化している状態
をいう。この変化の周期は一定であっても一定でなくて
もよいが、はぼ一定であるとその単一の半導体層内で自
由キャリアの振舞が均一となり好ましい。また、上記密
度変化は連続的なものと断続的なものとがある。 この自由キャリアを半導体層内部に１対の電極により電
界を印加する等によって上記半導体層内部で移動させる
ことにより半導体装置の機能に応じて後述する効果が出
現する。この電極は上記半導体層内部に自由キャリアを
供給する機能を兼ねていてもよい。 また、ＦＥＴ動作を実現するために上記自由キャリアの
移動を制御するための手段を自由キャリアが移動する経
路途中に設けるとよい。この制御するための手段の代表
的形態としては、上記自由キャリアが走行する上記半導
体層内部の経路上に電界を印加するための電極である。 上記半導体層に曲がった空間、例えば周期的な凹凸を設
けることにより、上記非一様分布を実現することができ
る。特に、上記自由キャリアを上記半導体層内部で再結
合発光させることにより、本発明に係る半導体装置を発
光装置に適用することができる。また、この再結合発光
により放出された光を増幅するための共振器を設けて、
半導体レーザ装置を実現することができる。 上述のとおり、本発明に係る半導体装置は半導体層内部
において非一様な密度分布を有する自由キャリアを外部
からの制御信号により上記半導体層内部を走行若しくは
上記半導体層内部で再結合発光させ、これにより得られ
る電気的若しくは光学的信号を外部に出力することを特
徴とするものである。
様な密度分布を有する自由キャリアを設けることにより
達成される。 ここで、「非一様」とは自由キャリアが１次元若しくは
２次元方向に分布している場合に、それらの方向に自由
キャリアの密度分布が例えば周期的に変化している状態
をいう。この変化の周期は一定であっても一定でなくて
もよいが、はぼ一定であるとその単一の半導体層内で自
由キャリアの振舞が均一となり好ましい。また、上記密
度変化は連続的なものと断続的なものとがある。 この自由キャリアを半導体層内部に１対の電極により電
界を印加する等によって上記半導体層内部で移動させる
ことにより半導体装置の機能に応じて後述する効果が出
現する。この電極は上記半導体層内部に自由キャリアを
供給する機能を兼ねていてもよい。 また、ＦＥＴ動作を実現するために上記自由キャリアの
移動を制御するための手段を自由キャリアが移動する経
路途中に設けるとよい。この制御するための手段の代表
的形態としては、上記自由キャリアが走行する上記半導
体層内部の経路上に電界を印加するための電極である。 上記半導体層に曲がった空間、例えば周期的な凹凸を設
けることにより、上記非一様分布を実現することができ
る。特に、上記自由キャリアを上記半導体層内部で再結
合発光させることにより、本発明に係る半導体装置を発
光装置に適用することができる。また、この再結合発光
により放出された光を増幅するための共振器を設けて、
半導体レーザ装置を実現することができる。 上述のとおり、本発明に係る半導体装置は半導体層内部
において非一様な密度分布を有する自由キャリアを外部
からの制御信号により上記半導体層内部を走行若しくは
上記半導体層内部で再結合発光させ、これにより得られ
る電気的若しくは光学的信号を外部に出力することを特
徴とするものである。
２ ＤＥＣ−ＦＥＴに本発明を適用した場合を例に本発
明に係る半導体装置の機能を説明する。 第１図に示すようにペテロ界面において二次元構造であ
ったキャリヤ蓄積層を、波形にしわよせ（Ｃ−２ＤＥＧ
；Ｃｏｒｒｕｇａｔｅｄ−２ＤＥＣ） Ｌ、三次元的な
キャリア蓄積層構造を持つＦＥＴを製作する。但しこれ
は、キャリア蓄積層自体の構造が波形であり、従来のプ
レナー型２ ＤＥＣ構造と同一のトランジスタ幅で長さ
をかせぐという点で、従来技術で述べた周期的なゲート
電極の場合とは本質的に構造が異なるという事に留意さ
れたい。同図（ａ）においては凹凸の周期に対して垂直
な方向に、同図（ｃ）においては平行な方向に電流を流
している。図において、１１はソース、１２はトレイン
電極、１３はゲート電極、１４はノンドープＧａＡｓ、
１５は電子蓄積層、１６はＡ Ｉ Ｇ ａ Ａ ｓ、１
７は半絶縁性ＧａＡｓ基板、１８はｎ’ＡｌＧａＡｓ層
である。 第２図（ａ）は、第１図（ａ）の場合のＩ−Ｖ特性であ
る。実線はＣ−２ＤＥＣ１破線は従来の２ ＤＥＣ構造
の場合であり、Ｃ−２ＤＥＧ構造は２ ＤＥＧＦＥＴに
比べて約３倍のＩＤＳが得られる。この電流量はＦＥＴ
の幅Ｗが一定のとき、波形のピッチと振幅で決まり、ピ
ッチの数を増加させ振幅を大きくすることで、この電流
量を増加させることが出来る。したがって、今後微細化
を進める上では、上記のようなＦＥＴのみならず、２
ＤＥＣ構造を有するあらゆる半導体デバイスにおいて有
効であると考えられる。 第３図（ａ）はソーストレイン電圧Ｖｃ＝１゜Ｏｖの時
の飽和領域でのソースドレイン電流のゲート電圧Ｖａ依
存性を示す図で、２ ＤＥＧに比べてＣ−２ＤＥＣの立
上りははやくなる。これは、Ｃ−２ＤＥＣ構造において
、凹凸の方向に電流を流した時特有の現象であり、以下
、物理的理由を説明する。 ＧａＡｓ波形の山の部分には、それ以外の領域に比べて
多くの電子が蓄積するためキャリア密度分布に非一様性
が生ずる。ゲート電圧を負に印加して、電子濃度を下げ
ていくと、電子濃度の薄いところからピンチオフが生じ
、電子濃度の高いところ（波形の山の部分）は実効的に
二次元ガスとみなすことができ、その−次元効果（例え
ば、日本応用物理学会誌（ＪＪＡＰ） １９（１９８０
）Ｌ７３５−Ｌ７３８）のために移動度が大きく増加す
る（第３図（ｂ）参照）。 本発明のＣ−２ＤＥＣ構造ではキャリア数の少ないピン
チオフ近傍でも高移動度のため、Ｖｖｈ近傍での立上り
が急峻になる。一方、平坦な面内に形成される２ ＤＥ
Ｃは、第３図（ｂ）の破線のように、キャリア濃度の減
少と共に移動度が低下することが知られており（例えば
、フィジカル レビュー（Ｐｈｙｓ、Ｒｅｖ、） Ｂ５
３（１９８６）、８２９１）、したがって２ ＤＥＣ−
ＦＥＴは、ピンチオフＶ ｔ ｈ近傍（２ＤＥＧ濃度の
小さい領域）で、移動度の低化のため相互コンダクタン
スｇｍが低下することになる。 さらに、同−ＦＥＴ幅Ｗで比較したＩｎ５−Ｖａ特性を
第３図（ａ）に示す。ゲート電圧の高い領域では、Ｃ−
２ＤＥＣ構造の方がしわ（Ｃｏｒｒｕｇａｔｅｄ ）の
ため実効的Ｗが大きくなり多くの電流が流れる。 上記ＦＥＴをダブルへテロ接合（ｎ型ＡＩＧａＡＳ層を
現在の電子蓄積層１５の下部に設け、キャリア供給層を
２個設ける）にすると、谷の部分にも山の部分と同じよ
うにキャリアが高濃度となり、Ｃ−２ＤＥＧＦＥＴより
もさらに倍のＩＤＳが得られる。 第１図（ｃ）（ｄ）はＣ−２ＤＥＧ構造の溝と垂直方向
に電流を流すようにソースドレイン電極をつけた場合の
断面図及び平面図である。その時の１Ｄｓ−Ｖｃ特性を
第２図（ｂ）の曲線Ｔ１で示してあり、波形の周期構造
を反映した多重負性抵抗の電流が流れていることがわか
る。この様な多重性負抵抗があられれる原因は、波形Ｇ
ａ Ａ ｓでの山から谷、山から山への連続的トンネ
ル現象のためである。 さらに、第１図（ａ）によるＦＥＴと組み合わせて第２
図（ｃ）のような回路を作った場合、Ｔ２による負何曲
線によってＣ１・・・ＣＫのような交点が得られる。周
期は１０−’Ｖ程度であるので、Ｋ〜１０４となる。Ｃ
にで代表されるこの準安定点をメモリの保持点として用
いれば、超多重（Ｋ〜１０４個）な安定点がわずかなポ
テンシャル変化で制御できる多値メモリ、多値論理素子
ができ、超高速アナログデジタルの中間的ＬＳＩ（大規
模集積回路）を実現できる。 次に、半導体レーザ装置に本発明を適用した場合を例に
とり、本発明の他の機能を説明する。上記半導体デバイ
スにおいて述べた周期的な凹凸構造を、今度は互いに垂
直に行い、二次元的な山形の周期構造を作る。 第４図（ａ）及び（ｂ）は、活性層１４及びクラット層
４４．４５のサンドイッチ構造が、周期的に山形に変動
した（Ｑｕａｎｔｕｍ Ｍｏｕｎｔａｉｎ Ｃｈａｉｎ
ｓ ：ＱＭＣ）レーザの断面図及び平面図である。図に
おいて、４０はｎ型電極、４１は半絶縁性ＧａＡＳ基板
、４２はｐ”Ａ １ｘＧ ａｌ−ｘＡ ｓ層、４３はｐ
”Ａ ｌ ｙＧ ａ□−ｙＡ ｓ層、４４はｎ型Ａｌｙ
ＧａｔｙＡｓ層、４５はｎ Ａ Ｉ ＸＧ ａ １−
ｘＡ ｓ層、４６はｎ”ＧａＡｓ層、４７はノンドープ
１ＡｌｘＧａ□−ｘＡｓ層である。 ０ＭＣレーザの特徴をＱＷ （量子井戸）、ＱＷＢ（量
子箱）レーザと比較しながら以下に述べる。 Ｇ ａ Ａ ｓ層１４において、山や谷の部分と、その
他の部分とを比べるとキャリア濃度の濃淡による電子の
閉じ込め効果がおこり、ＱＷレーザの状態密度の広がり
に比べ、０ＭＣレーザのそれは急峻になる。また、活性
層１４の周期的構造のため屈折率が変化し、光の閉じ込
め効果も顕著になる。 これら両者の閉じ込め効果により、０ＭＣレーザは、Ｑ
Ｗレーザよりも一桁小さいしきい値電流で、たとえ１ｆ
ＤＦＢ、ＤＢＲレーザ構造にすると単一縦モードの光が
発振されることになる。さらに、ＱＷＢレーザのような
、ポテンシャル障壁による電子の閉し込めを行った場合
と異なり、このレーザの場合、しわになっているすべて
の部分が発光に寄与するので、ＱＷレーザと同じオーダ
ーの発光効率を得ることができる。このようにして、こ
れまでのレーザの性能をしのぐ高性能の半導体レーザが
実現できる。
明に係る半導体装置の機能を説明する。 第１図に示すようにペテロ界面において二次元構造であ
ったキャリヤ蓄積層を、波形にしわよせ（Ｃ−２ＤＥＧ
；Ｃｏｒｒｕｇａｔｅｄ−２ＤＥＣ） Ｌ、三次元的な
キャリア蓄積層構造を持つＦＥＴを製作する。但しこれ
は、キャリア蓄積層自体の構造が波形であり、従来のプ
レナー型２ ＤＥＣ構造と同一のトランジスタ幅で長さ
をかせぐという点で、従来技術で述べた周期的なゲート
電極の場合とは本質的に構造が異なるという事に留意さ
れたい。同図（ａ）においては凹凸の周期に対して垂直
な方向に、同図（ｃ）においては平行な方向に電流を流
している。図において、１１はソース、１２はトレイン
電極、１３はゲート電極、１４はノンドープＧａＡｓ、
１５は電子蓄積層、１６はＡ Ｉ Ｇ ａ Ａ ｓ、１
７は半絶縁性ＧａＡｓ基板、１８はｎ’ＡｌＧａＡｓ層
である。 第２図（ａ）は、第１図（ａ）の場合のＩ−Ｖ特性であ
る。実線はＣ−２ＤＥＣ１破線は従来の２ ＤＥＣ構造
の場合であり、Ｃ−２ＤＥＧ構造は２ ＤＥＧＦＥＴに
比べて約３倍のＩＤＳが得られる。この電流量はＦＥＴ
の幅Ｗが一定のとき、波形のピッチと振幅で決まり、ピ
ッチの数を増加させ振幅を大きくすることで、この電流
量を増加させることが出来る。したがって、今後微細化
を進める上では、上記のようなＦＥＴのみならず、２
ＤＥＣ構造を有するあらゆる半導体デバイスにおいて有
効であると考えられる。 第３図（ａ）はソーストレイン電圧Ｖｃ＝１゜Ｏｖの時
の飽和領域でのソースドレイン電流のゲート電圧Ｖａ依
存性を示す図で、２ ＤＥＧに比べてＣ−２ＤＥＣの立
上りははやくなる。これは、Ｃ−２ＤＥＣ構造において
、凹凸の方向に電流を流した時特有の現象であり、以下
、物理的理由を説明する。 ＧａＡｓ波形の山の部分には、それ以外の領域に比べて
多くの電子が蓄積するためキャリア密度分布に非一様性
が生ずる。ゲート電圧を負に印加して、電子濃度を下げ
ていくと、電子濃度の薄いところからピンチオフが生じ
、電子濃度の高いところ（波形の山の部分）は実効的に
二次元ガスとみなすことができ、その−次元効果（例え
ば、日本応用物理学会誌（ＪＪＡＰ） １９（１９８０
）Ｌ７３５−Ｌ７３８）のために移動度が大きく増加す
る（第３図（ｂ）参照）。 本発明のＣ−２ＤＥＣ構造ではキャリア数の少ないピン
チオフ近傍でも高移動度のため、Ｖｖｈ近傍での立上り
が急峻になる。一方、平坦な面内に形成される２ ＤＥ
Ｃは、第３図（ｂ）の破線のように、キャリア濃度の減
少と共に移動度が低下することが知られており（例えば
、フィジカル レビュー（Ｐｈｙｓ、Ｒｅｖ、） Ｂ５
３（１９８６）、８２９１）、したがって２ ＤＥＣ−
ＦＥＴは、ピンチオフＶ ｔ ｈ近傍（２ＤＥＧ濃度の
小さい領域）で、移動度の低化のため相互コンダクタン
スｇｍが低下することになる。 さらに、同−ＦＥＴ幅Ｗで比較したＩｎ５−Ｖａ特性を
第３図（ａ）に示す。ゲート電圧の高い領域では、Ｃ−
２ＤＥＣ構造の方がしわ（Ｃｏｒｒｕｇａｔｅｄ ）の
ため実効的Ｗが大きくなり多くの電流が流れる。 上記ＦＥＴをダブルへテロ接合（ｎ型ＡＩＧａＡＳ層を
現在の電子蓄積層１５の下部に設け、キャリア供給層を
２個設ける）にすると、谷の部分にも山の部分と同じよ
うにキャリアが高濃度となり、Ｃ−２ＤＥＧＦＥＴより
もさらに倍のＩＤＳが得られる。 第１図（ｃ）（ｄ）はＣ−２ＤＥＧ構造の溝と垂直方向
に電流を流すようにソースドレイン電極をつけた場合の
断面図及び平面図である。その時の１Ｄｓ−Ｖｃ特性を
第２図（ｂ）の曲線Ｔ１で示してあり、波形の周期構造
を反映した多重負性抵抗の電流が流れていることがわか
る。この様な多重性負抵抗があられれる原因は、波形Ｇ
ａ Ａ ｓでの山から谷、山から山への連続的トンネ
ル現象のためである。 さらに、第１図（ａ）によるＦＥＴと組み合わせて第２
図（ｃ）のような回路を作った場合、Ｔ２による負何曲
線によってＣ１・・・ＣＫのような交点が得られる。周
期は１０−’Ｖ程度であるので、Ｋ〜１０４となる。Ｃ
にで代表されるこの準安定点をメモリの保持点として用
いれば、超多重（Ｋ〜１０４個）な安定点がわずかなポ
テンシャル変化で制御できる多値メモリ、多値論理素子
ができ、超高速アナログデジタルの中間的ＬＳＩ（大規
模集積回路）を実現できる。 次に、半導体レーザ装置に本発明を適用した場合を例に
とり、本発明の他の機能を説明する。上記半導体デバイ
スにおいて述べた周期的な凹凸構造を、今度は互いに垂
直に行い、二次元的な山形の周期構造を作る。 第４図（ａ）及び（ｂ）は、活性層１４及びクラット層
４４．４５のサンドイッチ構造が、周期的に山形に変動
した（Ｑｕａｎｔｕｍ Ｍｏｕｎｔａｉｎ Ｃｈａｉｎ
ｓ ：ＱＭＣ）レーザの断面図及び平面図である。図に
おいて、４０はｎ型電極、４１は半絶縁性ＧａＡＳ基板
、４２はｐ”Ａ １ｘＧ ａｌ−ｘＡ ｓ層、４３はｐ
”Ａ ｌ ｙＧ ａ□−ｙＡ ｓ層、４４はｎ型Ａｌｙ
ＧａｔｙＡｓ層、４５はｎ Ａ Ｉ ＸＧ ａ １−
ｘＡ ｓ層、４６はｎ”ＧａＡｓ層、４７はノンドープ
１ＡｌｘＧａ□−ｘＡｓ層である。 ０ＭＣレーザの特徴をＱＷ （量子井戸）、ＱＷＢ（量
子箱）レーザと比較しながら以下に述べる。 Ｇ ａ Ａ ｓ層１４において、山や谷の部分と、その
他の部分とを比べるとキャリア濃度の濃淡による電子の
閉じ込め効果がおこり、ＱＷレーザの状態密度の広がり
に比べ、０ＭＣレーザのそれは急峻になる。また、活性
層１４の周期的構造のため屈折率が変化し、光の閉じ込
め効果も顕著になる。 これら両者の閉じ込め効果により、０ＭＣレーザは、Ｑ
Ｗレーザよりも一桁小さいしきい値電流で、たとえ１ｆ
ＤＦＢ、ＤＢＲレーザ構造にすると単一縦モードの光が
発振されることになる。さらに、ＱＷＢレーザのような
、ポテンシャル障壁による電子の閉し込めを行った場合
と異なり、このレーザの場合、しわになっているすべて
の部分が発光に寄与するので、ＱＷレーザと同じオーダ
ーの発光効率を得ることができる。このようにして、こ
れまでのレーザの性能をしのぐ高性能の半導体レーザが
実現できる。
実施例１
本発明を２０ＥＧＦＥＴに適用した場合の平面図と断面
図を第１図（ａ）（ｂ）に示す。 半絶縁性ＧａＡｓ基板１７を、Ｈｅ−Ｃｄレーザの回折
格子像により凹凸をつけ波形を作成した。 この時、波の周期λは０．２４μｍ、波の振幅はｏ、０
５μｍであった。次に基板を洗浄後、Ｍ ＯＣＶＤ（有
機金属熱分解）法によりアンドープのＧａＡｓ層１４を
０．５μｍ、Ｓｉを２Ｘ１０１′１ｃｍ−３含有するｎ
型Ａ １ ｘＧ ａ 、−ｘＡ ｓ層（ｘ＝０．３）１
６を４０ｎｍ、Ｓｉを２Ｘ１０１８ｃｍ””含むｎ”Ｇ
ａ Ａ ｓ層１８を１６０ｎｒｎ結晶成長した。この
時ｎ型Ａ ｌｘＧ ａよ−ｘＡ ｓ層１６とＧａＡｓ層
１４とのへテロ界面に電子蓄積層が形成される。トラン
ジスタ幅Ｗ＝１．０μｍの場合のＩ−Ｖ特性の例を第２
図（ａ）に示す。本発明のＦＥＴの特性を評価し、１２
ＧＨｚでのノイズ指数は０．３ｄＢと従来のＦＥＴのノ
イズ指数０．６ｄＢを大幅に改善できた。本実施例では
、ｎ型Ａ ｌｘＧ ａ、−ｘＡ ｓ層１６とアンドープ
のＧ ａ Ａ ｓ層１４とのへテロ接合界面に形成され
る電子蓄積層１５を能動層に用いた。 しかしながら、別の高性能化という点からは、ｎ型Ａ
ｌ ｘＧ ａ 、−ｘＡ ｓ層１６のかわりにＳｉを３
Ｘ １０１ｓｃ ｍ−３含むｎ型Ｇ ａ Ａ ｓ層１０
ｎｍ、アンドープＡｌｘＧａ１−ｘＡｓ （ｘ＝０．３
〜０．４）を１５ｎｍ形成したベテロ接合型ＦＥＴでも
よい。 但しこの場合、ソースドレイン領域の形成法は、ｎ”Ｇ
ａＡｓ層１８を再成長で形成する（第１図（ｄ））。 本実施例では、Ｇ ａ Ａ ｓ ／ Ａ Ｉ Ｇ ａ
Ａ ｓ へテロ接合を用いたが、Ｉ ｎＧａＡｓ／ＡＩ
Ｉ ｎＡｓ。 Ｉ ｎＧａＡｓ／ＡｌＧａＡｓ、Ｉ ｎＧａＡｓ／Ｉｎ
Ｐ、５ｉＧｅ／Ｓｉ等、他のへテロ接合を用いても有効
なことは言うまでもない。これは、実施例２．３におい
ても同様である。但し、５ｉＧｅ／ Ｓ ｉへテロ接合
系を半導体レーザには用いられない。 実施例２ 本発明を多値論理ＦＥＴに適用した場合の平面図と断面
図を第１図（ｃ）（ｄ）に示す。ここではＣ−２ＤＥＣ
構造方向に電流を流しているのが、実施例１のＦＥＴと
はとは異なる点である。したがって、ソース、ドレイン
、ゲート電圧を、実施例１とは異なる第１図（ｃ）の様
な位置に装着する。その場合のＩ−Ｖ特性を第２図（ｂ
）に示す。同図（ｄ）における番号は、実施例１と同じ
ものを示し、これらの作製の方法は実施例１にならう。 実施例３ 以下に光デバイスに対する応用例を示す。 第４図（ａ）は本発明を埋込型（ＢＨ）ＱＭＣ（Ｑｕａ
ｎｔｕｍ Ｍｏｕｎｔａｉｎ Ｃｈａｉｎｓ）レーザに
適用した場合の断面図、（ｂ）は線分ＣＣ′における平
面図である。ｐ型ＧａＡｓ４１基板上に、実施例１で述
べたのと同様の手法で凹凸を形成する。ただし、この場
合は二度露光により、凹凸のグレーティングラインを垂
直に交差させ、二次元的周期構造を形成する。これをマ
スクとして４１層をエツチングし、同図（ｂ）のような
二次元の山形構造を作る。ＭＢＥ法により、同基板４１
上にＭＢＥ （分子線エピタキシー）法を用いてＢｅを
５Ｘ１０１ｇｃｍ−３含有するｐ ”Ａ Ｉ ＸＧ ａ
ｚ−ｘＡ ｓ層（Ｘ＝０゜４）４２を３００ｎｍ、Ｂ
ｅを５Ｘ１０１ａｃｍ−’含有するｐ ”Ａ ｌ ｙＧ
ａ 、−ｙＡ ｓ層（ｙ＝０．２〜０．４）４３を１
１００ｎ、アンドープＧａＡｓ層１４を３ｎｍ、Ｓｉを
５ Ｘ １０１ｇｃ ｍ−’含むｎ型Ａ ｌ ｙ Ｇ
ａ ｘ −ｙ Ａ ｓ層４４を４０層ｍ、Ｓｉを５Ｘ
１０１８ｃ ｍ−’含有するｎ Ａ ｌ ｘＧ ａ
１−ｘＡ ｓ層４５を４Ｑｎｒｎ、さらにＳｎをＩＸＩ
Ｏｌｇａｍ−’含むｎ”ＧａＡｓ層４６を１０層ｍ、形
成した。 その後、レーザの共振器として用いる幅１０μｍのスト
ライプを通常のりソグラフイとエツチング技術を用いて
残す。埋込用のノンドープｉ −Ａｌ ｘＧ ａ □−
ｘＡ ｓ層４７を液相エピ、ＭＯＣＶＤ、またはＭＯＭ
ＢＥにより選択成長する。 本実施例では、ＢＨレーザに本発明を適用した場合につ
いて説明したが、本発明は他の公知の半導体レーザ構造
：ＤＦＢ、ＤＢＲ，Ｃ３Ｐ、ＴＪＳ等でも有効なことは
言うまでもない。
図を第１図（ａ）（ｂ）に示す。 半絶縁性ＧａＡｓ基板１７を、Ｈｅ−Ｃｄレーザの回折
格子像により凹凸をつけ波形を作成した。 この時、波の周期λは０．２４μｍ、波の振幅はｏ、０
５μｍであった。次に基板を洗浄後、Ｍ ＯＣＶＤ（有
機金属熱分解）法によりアンドープのＧａＡｓ層１４を
０．５μｍ、Ｓｉを２Ｘ１０１′１ｃｍ−３含有するｎ
型Ａ １ ｘＧ ａ 、−ｘＡ ｓ層（ｘ＝０．３）１
６を４０ｎｍ、Ｓｉを２Ｘ１０１８ｃｍ””含むｎ”Ｇ
ａ Ａ ｓ層１８を１６０ｎｒｎ結晶成長した。この
時ｎ型Ａ ｌｘＧ ａよ−ｘＡ ｓ層１６とＧａＡｓ層
１４とのへテロ界面に電子蓄積層が形成される。トラン
ジスタ幅Ｗ＝１．０μｍの場合のＩ−Ｖ特性の例を第２
図（ａ）に示す。本発明のＦＥＴの特性を評価し、１２
ＧＨｚでのノイズ指数は０．３ｄＢと従来のＦＥＴのノ
イズ指数０．６ｄＢを大幅に改善できた。本実施例では
、ｎ型Ａ ｌｘＧ ａ、−ｘＡ ｓ層１６とアンドープ
のＧ ａ Ａ ｓ層１４とのへテロ接合界面に形成され
る電子蓄積層１５を能動層に用いた。 しかしながら、別の高性能化という点からは、ｎ型Ａ
ｌ ｘＧ ａ 、−ｘＡ ｓ層１６のかわりにＳｉを３
Ｘ １０１ｓｃ ｍ−３含むｎ型Ｇ ａ Ａ ｓ層１０
ｎｍ、アンドープＡｌｘＧａ１−ｘＡｓ （ｘ＝０．３
〜０．４）を１５ｎｍ形成したベテロ接合型ＦＥＴでも
よい。 但しこの場合、ソースドレイン領域の形成法は、ｎ”Ｇ
ａＡｓ層１８を再成長で形成する（第１図（ｄ））。 本実施例では、Ｇ ａ Ａ ｓ ／ Ａ Ｉ Ｇ ａ
Ａ ｓ へテロ接合を用いたが、Ｉ ｎＧａＡｓ／ＡＩ
Ｉ ｎＡｓ。 Ｉ ｎＧａＡｓ／ＡｌＧａＡｓ、Ｉ ｎＧａＡｓ／Ｉｎ
Ｐ、５ｉＧｅ／Ｓｉ等、他のへテロ接合を用いても有効
なことは言うまでもない。これは、実施例２．３におい
ても同様である。但し、５ｉＧｅ／ Ｓ ｉへテロ接合
系を半導体レーザには用いられない。 実施例２ 本発明を多値論理ＦＥＴに適用した場合の平面図と断面
図を第１図（ｃ）（ｄ）に示す。ここではＣ−２ＤＥＣ
構造方向に電流を流しているのが、実施例１のＦＥＴと
はとは異なる点である。したがって、ソース、ドレイン
、ゲート電圧を、実施例１とは異なる第１図（ｃ）の様
な位置に装着する。その場合のＩ−Ｖ特性を第２図（ｂ
）に示す。同図（ｄ）における番号は、実施例１と同じ
ものを示し、これらの作製の方法は実施例１にならう。 実施例３ 以下に光デバイスに対する応用例を示す。 第４図（ａ）は本発明を埋込型（ＢＨ）ＱＭＣ（Ｑｕａ
ｎｔｕｍ Ｍｏｕｎｔａｉｎ Ｃｈａｉｎｓ）レーザに
適用した場合の断面図、（ｂ）は線分ＣＣ′における平
面図である。ｐ型ＧａＡｓ４１基板上に、実施例１で述
べたのと同様の手法で凹凸を形成する。ただし、この場
合は二度露光により、凹凸のグレーティングラインを垂
直に交差させ、二次元的周期構造を形成する。これをマ
スクとして４１層をエツチングし、同図（ｂ）のような
二次元の山形構造を作る。ＭＢＥ法により、同基板４１
上にＭＢＥ （分子線エピタキシー）法を用いてＢｅを
５Ｘ１０１ｇｃｍ−３含有するｐ ”Ａ Ｉ ＸＧ ａ
ｚ−ｘＡ ｓ層（Ｘ＝０゜４）４２を３００ｎｍ、Ｂ
ｅを５Ｘ１０１ａｃｍ−’含有するｐ ”Ａ ｌ ｙＧ
ａ 、−ｙＡ ｓ層（ｙ＝０．２〜０．４）４３を１
１００ｎ、アンドープＧａＡｓ層１４を３ｎｍ、Ｓｉを
５ Ｘ １０１ｇｃ ｍ−’含むｎ型Ａ ｌ ｙ Ｇ
ａ ｘ −ｙ Ａ ｓ層４４を４０層ｍ、Ｓｉを５Ｘ
１０１８ｃ ｍ−’含有するｎ Ａ ｌ ｘＧ ａ
１−ｘＡ ｓ層４５を４Ｑｎｒｎ、さらにＳｎをＩＸＩ
Ｏｌｇａｍ−’含むｎ”ＧａＡｓ層４６を１０層ｍ、形
成した。 その後、レーザの共振器として用いる幅１０μｍのスト
ライプを通常のりソグラフイとエツチング技術を用いて
残す。埋込用のノンドープｉ −Ａｌ ｘＧ ａ □−
ｘＡ ｓ層４７を液相エピ、ＭＯＣＶＤ、またはＭＯＭ
ＢＥにより選択成長する。 本実施例では、ＢＨレーザに本発明を適用した場合につ
いて説明したが、本発明は他の公知の半導体レーザ構造
：ＤＦＢ、ＤＢＲ，Ｃ３Ｐ、ＴＪＳ等でも有効なことは
言うまでもない。
本発明によれば、係るキャリア密度分布の非一様性によ
り、及びそれに伴う平面積の増加によって、同じサイズ
の半導体装置でもより大きな電流を扱うことができ、例
えばＦＥＴのピンチオフ近傍でも高い相互コンダクタン
スを実現できる。また、周期構造を反映した超多重負性
抵抗特性により、多値論理ＦＥＴを実現できる。さらに
、本発明によれば、キャリア状態密度の局所化を利用し
て、低しきい値電流（μＡオーダー）で発光効率の優れ
た半導体レーザ装置を実現することができる。
り、及びそれに伴う平面積の増加によって、同じサイズ
の半導体装置でもより大きな電流を扱うことができ、例
えばＦＥＴのピンチオフ近傍でも高い相互コンダクタン
スを実現できる。また、周期構造を反映した超多重負性
抵抗特性により、多値論理ＦＥＴを実現できる。さらに
、本発明によれば、キャリア状態密度の局所化を利用し
て、低しきい値電流（μＡオーダー）で発光効率の優れ
た半導体レーザ装置を実現することができる。
第１図は本発明の一実施例の半導体装置の平面図および
断面図、第２図は上記実施例の素子の■−Ｖ特性図、第
３図は上記実施例の半導体装置のゲート電圧に対する電
流依存性およびキャリア濃度に対する移動度依存性を示
す特性図、第４図は本発明の実施例の半導体レーザの断
面図及び平面図である。 符号の説明 １１・・・ソース電極、１２・・・ドレイン電極、１３
・・ゲート電極、１４・・・アンドープＧａＡｓ、１５
・・電子蓄積層、１６−ｎ−ＡｌＧａＡｓ、１７ ＝−
Ｇａ Ａ ｓ基板、１８−ｐ”ＡｌｙＧａ、−ｙＡｓ層
、４０・・・ｎ型電極、４１・・・半絶縁性ＧａＡｓ基
板、４２−ｐ”ＡｌｘＧａ、−ｘＡｓ層、４３− ｐ
”Ａ １ ｙＧａ□−ｙＡｓ層、４４− ｎ型Ａ ｌ
ｙＧ ａ １−ｙＡ ｓ層、４５−ｎ−Ａ ｌ−Ｇ ａ
、−ｘＡ ｓ層、４６・・・ｎ”Ｇａ Ａｓ層、 ノンドープｉ −Ａ ｌｘＧ ａｌ−ｘＡ ｓ層
断面図、第２図は上記実施例の素子の■−Ｖ特性図、第
３図は上記実施例の半導体装置のゲート電圧に対する電
流依存性およびキャリア濃度に対する移動度依存性を示
す特性図、第４図は本発明の実施例の半導体レーザの断
面図及び平面図である。 符号の説明 １１・・・ソース電極、１２・・・ドレイン電極、１３
・・ゲート電極、１４・・・アンドープＧａＡｓ、１５
・・電子蓄積層、１６−ｎ−ＡｌＧａＡｓ、１７ ＝−
Ｇａ Ａ ｓ基板、１８−ｐ”ＡｌｙＧａ、−ｙＡｓ層
、４０・・・ｎ型電極、４１・・・半絶縁性ＧａＡｓ基
板、４２−ｐ”ＡｌｘＧａ、−ｘＡｓ層、４３− ｐ
”Ａ １ ｙＧａ□−ｙＡｓ層、４４− ｎ型Ａ ｌ
ｙＧ ａ １−ｙＡ ｓ層、４５−ｎ−Ａ ｌ−Ｇ ａ
、−ｘＡ ｓ層、４６・・・ｎ”Ｇａ Ａｓ層、 ノンドープｉ −Ａ ｌｘＧ ａｌ−ｘＡ ｓ層
Claims (1)
- 【特許請求の範囲】 １、単一の半導体層内に非一様な密度分布を有する自由
キャリアを有することを特徴とする半導体装置。 ２、請求項１に記載の半導体装置は、前記自由キャリア
を前記半導体層内部で移動させるための手段を有するこ
とを特徴とする半導体装置。 ３、請求項２に記載の半導体装置において、前記移動さ
せるための手段は前記半導体層内部に前記自由キャリア
を供給するための１対の第１の電極であることを特徴と
する半導体装置。 ４、請求項２に記載の半導体装置は、前記自由キャリア
の移動を制御するための手段を有することを特徴とする
半導体装置。 ５、請求項３に記載の半導体装置において、前記制御す
るための手段は、前記自由キャリアが走行する前記半導
体層内部の経路上に電界を印加するための第２の電極で
あることを特徴とする半導体装置。 ６、請求項１に記載の半導体装置において、前記半導体
層は周期的な凹凸を有することを特徴とする半導体装置
。 ７、請求項６に記載の半導体装置において、前記周期的
な凹凸は１次元方向に形成されていることを特徴とする
半導体装置。 ８、請求項６に記載の半導体装置において、前記周期的
な凹凸は２次元方向に形成されていることを特徴とする
半導体装置。 ９、請求項１に記載の半導体装置は、前記自由キャリア
を前記半導体層内部で再結合発光させることを特徴とす
る半導体装置。 １０、請求項９に記載の半導体装置は、前記半導体層内
部に前記自由キャリアを供給するための１対の第３の電
極を有することを特徴とする半導体装置。 １２、請求項９に記載の半導体装置は、前記再結合発光
により放出された光を増幅するための共振器を有するこ
とを特徴とする半導体装置。 １３、半導体層内部において非一様な密度分布を有する
自由キャリアを外部からの制御信号により上記半導体層
内部を走行若しくは上記半導体層内部で再結合発光させ
、これにより得られる電気的若しくは光学的信号を外部
に出力することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2119835A JPH0417340A (ja) | 1990-05-11 | 1990-05-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2119835A JPH0417340A (ja) | 1990-05-11 | 1990-05-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0417340A true JPH0417340A (ja) | 1992-01-22 |
Family
ID=14771437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2119835A Pending JPH0417340A (ja) | 1990-05-11 | 1990-05-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0417340A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5530272A (en) * | 1993-10-29 | 1996-06-25 | Mitsubishi Denki Kabushiki Kaisha | High electron mobility transistor including periodic heterojunction interface |
| US6653667B2 (en) | 2001-07-06 | 2003-11-25 | Mitsubishi Denki Kabushiki Kaisha | GaAs-based semiconductor field-effect transistor |
-
1990
- 1990-05-11 JP JP2119835A patent/JPH0417340A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5530272A (en) * | 1993-10-29 | 1996-06-25 | Mitsubishi Denki Kabushiki Kaisha | High electron mobility transistor including periodic heterojunction interface |
| US6653667B2 (en) | 2001-07-06 | 2003-11-25 | Mitsubishi Denki Kabushiki Kaisha | GaAs-based semiconductor field-effect transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5198879A (en) | Heterojunction semiconductor device | |
| US4575924A (en) | Process for fabricating quantum-well devices utilizing etch and refill techniques | |
| US7738523B2 (en) | Optical semiconductor device having diffraction grating | |
| US4581621A (en) | Quantum device output switch | |
| US4912531A (en) | Three-terminal quantum device | |
| US9356429B2 (en) | Quantum cascade laser | |
| Taghavi et al. | Performance optimization of multiple quantum well transistor laser | |
| US5739543A (en) | Optical semiconductive device with inplanar compressive strain | |
| JP2656018B2 (ja) | 読み出し専用メモリ | |
| US20180261982A1 (en) | Semiconductor laser | |
| JPS63316484A (ja) | 量子効果半導体装置 | |
| JPH04218994A (ja) | 半導体発光装置 | |
| GB2295272A (en) | Semiconductor device | |
| US5886360A (en) | Semiconductor device | |
| US6330263B1 (en) | Laser diode having separated, highly-strained quantum wells | |
| JPH07326730A (ja) | 半導体装置，その製造方法，単一電子デバイス，及びその製造方法 | |
| JPH0417340A (ja) | 半導体装置 | |
| US4969018A (en) | Quantum-well logic using self-generated potentials | |
| EP0170044B1 (en) | Quantum-coupled device | |
| JP3114246B2 (ja) | 量子効果デバイス | |
| JP2019192822A (ja) | 量子カスケードレーザ | |
| JP3033333B2 (ja) | 半導体レーザ素子 | |
| JP2556288B2 (ja) | 半導体レーザ | |
| Lee et al. | Potential utility of nanoscale semiconductor heterostructures from the perspective of telecommunication and information technology | |
| JP4007560B2 (ja) | 半導体装置 |