FR2667169A1 - Circuit de production de haute tension pour un circuit de memoire a semiconducteur. - Google Patents

Circuit de production de haute tension pour un circuit de memoire a semiconducteur. Download PDF

Info

Publication number
FR2667169A1
FR2667169A1 FR9014799A FR9014799A FR2667169A1 FR 2667169 A1 FR2667169 A1 FR 2667169A1 FR 9014799 A FR9014799 A FR 9014799A FR 9014799 A FR9014799 A FR 9014799A FR 2667169 A1 FR2667169 A1 FR 2667169A1
Authority
FR
France
Prior art keywords
high voltage
voltage
terminal
circuit
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9014799A
Other languages
English (en)
Other versions
FR2667169B1 (fr
Inventor
Kim Jin-Gi
Lee Wo Ong-Mu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2667169A1 publication Critical patent/FR2667169A1/fr
Application granted granted Critical
Publication of FR2667169B1 publication Critical patent/FR2667169B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Abstract

Circuit de production de haute tension comprenant un circuit pour détecter le niveau de la haute tension servant à l'effacement et à la programmation (200), un circuit pour produire une tension de référence donnée (300), un circuit pour comparer la haute tension détectée avec la tension de référence (400), un circuit (500) pour appliquer ou bloquer des signaux de pompage (17, 18) à des circuits de pompage de tension (100) en fonction du signal résultat de la comparaison (410), un circuit pour élever la tension jusqu'à un niveau donné sous la commande des signaux de pompage, et un circuit fusible d'une EEPROM (210, 220) connecté au circuit pour détecter le niveau de la haute tension (200) ou au circuit pour produire une tension de référence (300) et qui a déjà mémorisé de l'information, ce par quoi le niveau de la haute tension finalement sortie peut être maintenu d'une manière appropriée et commandé en fonction de l'état de l'information mémorisée.

Description

CIRCUIT DE PRODUCTION DE HAUTE TENSION
POUR UN CIRCUIT DE MEMOIRE A SEMICONDUCTEUR
La présente invention concerne un système de production de haute tension pour un dispositif de mémoire à semiconducteur programmable et effaçable électriquement (qui sera désignée dans la suite comme une "EEPROM"), particulièrement un circuit pour ajuster rapidement le niveau de la haute tension utilisée dans une EEPROM du type "flash". D'une manière générale, une EEPROM utilise comme cellule de mémoire un transistor à effet de champ à grille flottante avec une grille flottante isolée entre un canal et une grille de commande à laquelle une tension de grille est appliquée, de manière à effacer ou à programmer une information par l'utilisation de l'effet de tunnel électronique entre la grille flottante et la région active
du transistor.
Dans l'effacement de l'information, une haute tension de 15 V à 20 V est appliquée à l'électrode de grille pour faire subir l'effet de tunnel aux électrons à partir de la région de source ou de drain du transistor vers la grille flottante En plus, il y a un procédé habituellement adopté pour effacer l'information de toutes les cellules de mémoire au moins dans le cas d'une EEPROM du type flash En programmation, le transistor à effet de champ à grille flottante servant de cellule de mémoire est transformé en un type à déplétion par mise à la masse d'une électrode de la grille de commande de celui-ci et application d'une haute tension à un drain de celui-ci Par conséquent, l'EEPROM comprend généralement un circuit de production de haute tension nécessitée pour effectuer les opérations
d'effacement et de programmation ci-dessus.
En se référant à la figure 1 qui représente un circuit classique de production de haute tension, sont connectés en série une pluralité de circuits de pompage 1 qui réagissent à des impulsions d'horloge de pompage 4, 4 ' produites par un oscillateur Le circuit de pompage 1 du premier étage est connecté avec un transistor NMOS 2 dont le drain et la grille sont connectés en commun à une borne de tension de source Vcc Les impulsions d'horloge de pompage 4, 4 ' ont
des phases opposées.
La sortie du circuit de pompage dans l'étage final est connectée avec une borne de sortie de la haute tension 10 qui sert à appliquer une tension d'effacement de niveau élevé à l'électrode de la grille de commande d'une cellule de mémoire La tension d'effacement est délivrée par l'intermédiaire d'un décodeur de rangée à une ligne de mot correspondante ou par l'intermédiaire d'un circuit de verrouillage de programmation (non montré) à une linge de bit qui sont connectés avec le drain de la cellule de mémoire. Entre la borne de sortie de la haute tension 10 et la borne de tension de la source est interposé un transistor de charge de type N 5 dont le drain et la grille sont connectés à la borne de tension de la source Egalement, entre la borne de sortie de la haute tension 10 et la borne de tension de la masse est interposé un transistor de blocage de type N 3 dont la source et la grille sont
connectées à la borne de tension de la masse.
Les circuits de pompage respectifs 1 comprennent des capacités 6, 8 dont les premières électrodes sont connectées aux impulsions d'horloge de pompage 4, 4 ' et dont les secondes électrodes sont connectées aux grilles et aux drains des transistors NMOS 7, 9 Le transistor NMOS 2 fait chuter la tension Vcc de la source de la valeur de sa propre tension de seuil Vth La tension réduite est appliquée au drain et à la grille du transistor NMOS 7 du circuit de pompage qui réagit aux impulsions d'horloge de pompage 4, 4 ' de manière à augmenter la tension réduite jusqu'à un niveau élevé donné Il sera rapidement apprécié par une personne ayant une connaissance normale dans cette technique que le niveau de la haute tension sortie par la borne de sortie de la haute tension 10 dépend du nombre de
circuits de pompage 1.
Pendant ce temps, le transistor de charge 5 sert à maintenir la tension de la borne de sortie de la haute tension 10 à Vcc Vth lorsque les circuits de pompage 1 ne travaillent pas Bien que le transistor de blocage 3 soit un transistor NMOS, il travaille dans une région de coupure parce que la grille de celui-ci est connectée à la borne de
tension de la masse.
Dans un tel circuit classique de production de haute tension lorsque les impulsions d'horloge de pompage 4, 4 ' sont appliquées au circuit de pompage 1, la tension de sortie du circuit de pompage 1 est augmentée et la tension augmentée est bloquée par le transistor de blocage 3 au
niveau de coupure de celui-ci.
Par conséquent, le transistor de blocage 3 reçoit directement la charge provoquée par la sortie de la haute tension, et par conséquent il est sujet à être détruit De plus, le transistor de blocage 3 est affecté par des facteurs variables introduits dans le processus de fabrication de celui-ci de sorte que la tension de coupure peut n'être pas établie d'une manière définie, ce par quoi il est rendu difficile d'ajuster le niveau de la haute tension Ainsi, après que le dispositif de mémoire ait été fabriqué, il est impossible de régler le niveau de la haute tension. C'est un objet de la présente invention de créer un circuit de production de haute tension dans lequel le niveau de la haute tension utilisée comme tension d'effacement et de programmation dans une EEPROM peut être
ajusté de manière appropriée.
La présente invention propose à cet effet un circuit pour détecter le niveau de la tension finalement sortie pour être utilisée pour l'effacement et la programmation, un circuit pour comparer la tension sortie avec une tension de référence donnée et un circuit pour ajuster de manière appropriée le niveau de la tension sortie en fonction des états d'effacement et de programmation d'une cellule de mémoire. Les caractéristiques et avantages de l'invention
ressortiront d'ailleurs de la description qui va suivre à
titre d'exemple en référence aux dessins annexés, sur lesquels: la figure 1 montre un schéma de circuit classique; la figure 2 est un schéma-blocs pour représenter un principe du circuit de l'invention; la figure 3 est un mode de réalisation de la présente invention; et la figure 4 est un autre mode de réalisation de la
présente invention.
En se référant à la figure 2, un circuit de production de haute tension de la présente invention comprend un premier et un second transistors de charge il et 12 dont les drains et les grilles sont connectés à une borne de tension de source Vcc, et une pluralité de circuits de pompage de tension 100 connectés en série entre la source du premier transistor de charge 11 et la source du second transistor de charge 12, la source du second transistor de charge étant couplée à une borne de sortie de la haute tension 19 Le circuit de pompage de tension 100 comprend des capacités 13, 15 et des transistors 14, 16, dont la construction est la même que celle du circuit de pompage 1 de la figure 1 Le premier et le second transistors de charge 11 et 12, respectivement, sont de la même sorte que
le transistor NMOS 2 et le transistor de charge 5.
Entre la borne de sortie de la haute tension 19 et le circuit de pompage 100 est interposé un circuit de contre-réaction A savoir, le circuit de contre-réaction comprend un circuit de détection de la haute tension 200 connecté à la borne de sortie de la haute tension 19, un circuit de production d'une tension de référence 300 pour produire une tension de référence donnée, un circuit de comparaison et d'amplification 400 pour comparer les sorties du circuit de détection de la haute tension 200 et du circuit de production de la tension de référence 300 et pour amplifier leur différence, et un circuit de production d'un signal de commande de pompage 500 pour recevoir la sortie du circuit de comparaison et d'amplification 400 pour produire des signaux de commande de pompage 17, 18 appliqués aux électrodes des capacités 13, 15 du circuit de pompage de tension 100 Ceci peut être disposé à l'intérieur du circuit de détection de la haute tension 200 et du circuit de production de la tension de référence 300 pour juger de l'effacement et de la programmation de la
cellule de mémoire.
En se référant à la figure 3 qui représente les circuits internes de la figure 2, à l'intérieur du circuit de détection de la haute tension 200 sont disposés les circuits fusibles de 1 'EEPROM 210, 220 pour détecter l'état de programmation, qui peuvent être alternativement connectés avec le circuit de production de la tension de
référence 300 comme cela est montré à la figure 4.
Le circuit de détection de la haute tension 200 comprend une première et une seconde résistances 201 et 202 connectées en série entre la borne de sortie de la haute tension 19 et la borne de tension de la masse, un circuit de résistances dynamiques 250, incluant une première et une seconde résistances dynamiques 203, 205 et 204, 206 connectées en parallèle avec la première résistance 201, et un premier et un second circuits fusibles de l'EEPROM 210, 220 dont les sorties sont connectées respectivement aux première et seconde résistances dynamiques 203, 205 et 204, 206 Les première et seconde résistances dynamiques incluent les transistors 205, 206 et les résistances 203, 204 connectés en série entre la borne de sortie de la haute tension 19 et la borne de sortie 207 du circuit de détection de la haute tension 200 interposée entre la première et la seconde résistances 201 et 202 Les grilles des transistors 205 et 206 sont connectées respectivement aux sorties des premier et second circuits fusibles de 1 'EEPROM 210 et 220 Le premier et le second circuits de 1 'EEPROM comprennent des transistors à déplétion 211, 221 dont le drain est connecté à la tension de la source (Vcc) et dont la grille est connectée à la source, des transistors à effet de champ à grille flottante 212, 222 dont les canaux sont connectés entre la source des transistors à déplétion 211, 221 et la tension de la masse et dont les grilles de commande sont connectées aux signaux de remise à zéro 252, 254, et des inverseurs 213, 223 pour inverser les sorties des noeuds de sortie interposées entre la source des transistors à déplétion 211, 221 et les drains des transistors à effet de champ à grille flottante 212, 222 pour alimenter les grilles des transistors 205, 206 du circuit de résistances dynamiques Les transistors à effet de champ à grille flottante 212, 222 sont utilisés comme une cellule fusible de 1 'EEPROM qui est effacée ou programmée en fonction des signaux de commande d'état de
cellule 251, 253 appliqués aux drains de ceux-ci.
Le circuit de production de la tension de référence 300 comprend des transistors à déplétion 302, 305 présentant normalement un état conducteur avec les canaux connectés entre la borne de tension de la source et la borne de tension de la masse, deux transistors NMOS 303, 304 connectés en série entre les deux transistors à déplétion 302, 305 dont les grilles sont connectées en commun à un signal d'autorisation d'enregistrement WE, et un inverseur 301 pour inverser le signal d'autorisation d'enregistrement WE pour alimenter les grilles des transistors NMOS avec le signal inversé Le circuit de comparaison et d'amplification 400 comprend un amplificateur différentiel du type à entrée à canal N constitué de deux transistors PMOS 403, 404 et de trois transistors NMOS 401, 402, 405 La grille, du transistor NMOS 405 connecté à la tension de la masse Vss, reçoit le signal d'autorisation d'enregistrement WE par l'intermédiaire d'un inverseur 406 La sortie du circuit de comparaison et d'amplification 400 passe à travers trois
inverseurs 407, 408 et 409.
Le circuit de production du signal de commande de pompage 500 comprend deux portes NON-OU 501, 502 recevant en commun des impulsions d'horloge de pompage données op, le signal d'autorisation d'enregistrement WE et la sortie du circuit de comparaison et d'amplification 400, et des inverseurs 503, 504, 505 pour inverser les sorties des deux portes NON- OU 501, 502 de manière à sortir deux signaux de commande de pompage 17 et 18 de logiques opposées. En se référant à la figure 4, le circuit de production de la tension de référence 300 est connecté avec le circuit des résistances dynamiques 340 et les circuits de détection d'état de programmation 210, 220 Le circuit des résistances dynamiques 340 comprend des transistors à déplétion 307, 309 dont les grilles et le sources sont connectées en commun à la source de tension de la masse, ce
qui est différent de la figure 3.
Les première et seconde résistances dynamiques 306, 307 et 308, 309 du circuit des résistances dynamiques 340 comprennent des transistors NMOS 306 et 308 et les transistors à déplétion 307 et 309 connectés en série entre la sortie 350 du circuit de production de la tension de référence et la borne de tension de la masse Les grilles des transistors NMOS 306 et 308 sont connectés respectivement aux sorties 230 et 240 du premier et du second circuits fusibles de 1 'EEPROM 210 et 220 Le premier et le second circuits de détection de l'état de programmation 210 et 220 comprennent des transistors à déplétion 211, 221, des transistors à effet de champ à grille flottante 212, 222 et des inverseurs 213, 223, qui
sont les mêmes que ceux de la figure 3.
D'autre part, le circuit de détection de la haute tension 200 est constitué d'une première et d'une seconde résistances 201 et 202 connectées en série entre la borne de sortie de la haute tension 19 et la borne de tension de
la masse.
Le fonctionnement du circuit de l'invention va maintenant être décrit en se référant spécialement aux
figures 2 à 4.
En se référant à la figure 3, la tension de la borne de sortie de la haute tension 19 est maintenue comme étant le niveau de Vcc Vth en raison du second transistor de charge 12 dans l'état initial ou le circuit de pompage de
tension 100 ne pompe pas la tension.
Ensuite, si le signal d'autorisation d'enregistrement WE est établi à l'état "bas" afin de programmer de l'information, la sortie 310 du circuit de production de la tension de référence 300 est divisée par les transistors à déplétion 302 et 305 de manière à donner la tension de référence, et la sortie 410 du circuit de comparaison et d'amplification 400 vient à l'état "bas", de sorte que le circuit de production du signal de commande de pompage 500 répond aux impulsions d'horloge de pompage op de manière à appliquer respectivement les signaux de commande de pompage 17 et 18 de logiques opposées aux premières électrodes des
capacités 13 et 15 du circuit de pompage de tension 100.
Si le signal de commande de pompage 17 à l'état "haut" est appliqué à la grille et au drain du transistor 14 connecté à la source du transistor de charge 11 dont la grille et le drain sont connectés à la borne de tension de la source Vcc, lesquels grille et drain du transistor 14 sont initialement soumis au niveau de tension Vcc Vth, la tension est amenée à un niveau plus élevé, qui est appliqué au drain du transistor 16 de l'étage suivant, et la tension de la borne de sortie de la haute tension 19 est augmentée à un niveau suffisamment élevé pour la programmation, en répondant à l'oscillation séquentielle des impulsions
d'horloge de pompage 17 et 18.
Puis la tension de la borne de sortie de la haute tension 19 est détectée par le circuit de détection de la haute tension 200, dont la sortie 260 est comparée avec la sortie 310 du circuit de production de la tension de référence 300 dans le circuit de comparaison et d'amplification 400 Si la sortie 260 du circuit de détection de la haute tension 200 est inférieure à la sortie du circuit de production de la tension de référence 300, la sortie 410 du circuit de comparaison et d'amplification 400 vient à l'état "bas", de sorte que le circuit de pompage de tension 100 maintient l'accroissement de la tension de la borne de sortie de la haute tension 19,
en répondant aux impulsions d'horloge de pompage op.
Au contraire, si la sortie 260 du circuit de détection de la haute tension 200 est plus grande que la sortie 310 du circuit de production de la tension de référence 300, la sortie 410 du circuit de comparaison et d'amplification 400 vient à l'état "haut", et les signaux de commande de pompage 17 et 18 sont amenés respectivement aux états "haut" et "bas", de sorte que le circuit de pompage 100 ne répond pas plus longtemps aux impulsions d'horloge de pompage op en arrêtant ainsi l'opération de pompage, ce qui a pour résultat de ne pas maintenir plus longtemps la tension augmentée de la borne de sortie de la haute tension 19 A savoir, la tension de la borne de sortie de la haute
tension 19 est toujours maintenue constante.
De plus, la tension de la borne de sortie de la haute tension 19 est commandée par le niveau de commande de la sortie 260 du circuit de détection de la haute tension 200, ce qui est effectué par le circuit des résistances dynamiques 250 et les premier et second circuits de
l'EEPROM 210 et 220.
Puisque les grilles des transistors 205 et 206 du circuit de résistance dynamique 250 connectées en parallèle avec la première résistance 201 sont respectivement couplées aux sorties 230 et 240 des premier et second circuits fusibles de 1 'EEPROM 210 et 220, les valeurs des résistances pour détecter ou diviser la tension de la borne de sortie de la haute tension 19 varient en fonction des états de sortie des premier et second circuits de l'EEPROM 210 et 220, ce par quoi la sortie du circuit de comparaison et d'amplification 400 est ajustée de manière à obtenir la
haute tension désirée.
Si le circuit des résistances dynamiques 250 et les premier et second circuits fusibles de l'EEPROM 210 et 220 n'existaient pas, la tension de sortie du circuit de détection de la haute tension 200 serait toujours maintenue au niveau de la valeur de la première résistance 201 multipliée par la tension de la borne de sortie de la haute tension 19 (la valeur de la première résistance 201 + la
valeur de la seconde résistance 202).
Les sorties 230 et 240 des premier et second circuits de détection de programmation 210 et 220 (premier et second circuits de l'EEPROM 210 et 220) varient en fonction de l'état de la mémoire des cellules fusibles de 1 'EEPROM 212 et 222 qui est déterminé par les signaux de commande d'état de cellules 251, 253 et les signaux de remise à zéro 252, 254 appliqués respectivement aux drains et aux grilles de commande des cellules fusibles de l'EEPROM 212 et 222 constituées de transistors à effet de champ à grille flottante ce qui est la même opération que celle pour
effacer ou programmer une cellule d'EEPROM classique.
A savoir, les signaux de remise à zéro 252, 254 sont les mêmes que les signaux appliqués à une ligne de mot d'une cellule EEPROM, tandis que les signaux de commande d'état de cellules 251, 253 sont les mêmes que les signaux appliqués à une ligne de bit connectée au drain de la
cellule EEPROM.
De ce fait, si le signal de remise à zéro et le signal de commande d'état de cellules sont respectivement 18 V et 0 V, les cellules fusibles de l'EEPROM 212, 222 sont toutes effacées dans un type à enrichissement Au contraire, si le signal de remise à zéro et le signal de commande d'état de cellules ont respectivement les valeurs O V et 18 V, les cellules fusibles de 1 'EEPROM sont programmées dans un type
à déplétion.
Les cellules fusibles de l'EEPROM 212, 222 prennent des tensions de seuil d'environ 3 V à l'état effacé de celles-ci de sorte que même si les signaux de remise à zéro 252, 254 du niveau de 1 V à 2 V sont appliqués aux grilles de commande afin de lire l'état de mémoire des cellules, les cellules ne deviennent pas conductrices Par conséquent, dans ce cas, les sorties 230 et 240 des circuits fusibles de 1 'EEPROM 210, 220 viennent à l'état il
"bas" pour que les cellules ne soient pas conductrices.
Au contraire, si les cellules fusibles de l'EEPROM 212, 222 sont programmées, la tension de seuil est d'environ 2 V de sorte que les signaux de remise à zéro 252, 254 d'environ 1 V à 2 V peuvent rendre les cellules conductrices, en mettant ainsi les sorties correspondantes des circuits fusibles de l'EEPROM à l'état "haut" Par conséquent, les transistors NMOS 205, 206 du circuit des
résistances dynamiques 250 peuvent être conducteurs.
Si le circuit des résistances dynamiques 250 est commandé en établissant une résistance en parallèle avec la première résistance 201, la sortie 260 du circuit de détection de la haute tension 200 a un niveau de tension inférieur à celui de la sortie 310 du circuit de production de la tension de référence 300 de façon à porter la sortie 410 du circuit de comparaison et d'amplification 400 à l'état "bas", en faisant ainsi en sorte que le circuit de pompage 100 augmente la tension de la borne de sortie de la
haute tension 19 comme cela a été décrit ci-dessus.
Le niveau de tension de la sortie 260 du circuit de détection de la haute tension 200 va maintenant être décrit en fonction des états des sorties 230, 240 des premier et second circuits fusibles de 1 'EEPROM 210 et 220 Il est supposé que les valeurs des première et seconde résistances 201 et 202 et des éléments résistants 203 et 204 sont respectivement Ri, R 2, R 3 et R 4, et que les tensions de la borne de sortie de la haute tension 19 et du circuit de détection de la haute tension 200 sont respectivement Vpp
et Vpd.
Si les sorties 230 et 240 des circuits fusibles de l'EEPRON 210 et 220 sont respectivement à l'état "haut" et à l'état "bas", Vpd = R 2 x Vpp/(Rl // R 3 + R 2) Au contraire, si les sorties 230 et 240 sont respectivement à l'état "haut et à l'état "bas", Vpd = R 2 x Vpp/(Rl // R 4 + R 2) Si les sorties sont toutes à l'état "haut", Vpd = R 2 x Vpp/(Rl // R 3 // R 4 + R 2) La tension de sortie de la borne de sortie de la haute tension 19 est ajustée par la commande du niveau de détection du circuit de détection de la haute tension 200 dans le mode de réalisation de la figure 3, mais dans le mode de réalisation de la figure 4 ceci est réalisé par la commande du niveau de la tension de référence A savoir, le circuit des résistances dynamiques 340 est connecté entre la sortie 350 du circuit de la tension de référence 300 et la borne de tension de la masse de façon à diviser la tension de sortie Les éléments résistants du circuit des résistances dynamiques sont des transistors à déplétion dont la grille et le canal sont connectés à la tension de la masse, ce qui est différent du
mode de réalisation de la figure 3.
Les grilles des transistors NMOS 306 et 308 du circuit des résistances dynamiques 340 sont connectées respectivement aux sorties 230 et 240 des premier et second circuits fusibles de l'EEPROM 210 et 220 Ainsi, si les cellules de l'EEPROM 212 et 222 sont toutes effacées, les sorties viennent toutes à l'état "bas", de sorte que les transistors NMOS 306 et 308 sont tous bloqués Par conséquent, les transistors à déplétion 307 et 309 comme les éléments résistants diviseurs de tension n'affectent pas la tension de la borne de sortie 350 du circuit de
production de la tension de référence 300.
Cependant, comme les sorties 230 et 240 des premier et second circuits fusibles de 1 'EEPROM 210 et 220 sont respectivement dans les états "haut" et "bas" ou "bas" et "haut", ou tous "haut", le niveau de la tension de référence de la borne de sortie 350 est commandé de manière
à modifier le niveau de la haute tension pompée.
Les premier et second circuits fusibles de 1 'EEPROM 210 et 220 utilisés en commun aux figures 3 et 4 commandent le niveau de la tension d'effacement et de programmation en fonction de l'état effacé et programmé des cellules fusibles de l'EEPROM 212 et 222 Par exemple, si l'état programmé est vicié parce que les électrons dans la grille flottante ne sont pas totalement évacués bien que la tension de programme d'environ 16 V ait été appliquée au drain pour programmer la cellule de mémoire, il est nécessaire d'appliquer une tension de programme d'un niveau plus élevé lors de la programmation ultérieure de la cellule de mémoire, ou d'une autre manière il est nécessaire de maintenir la tension de programme à un niveau approprié La même procédure est appliquée pour effacer la cellule de mémoire Même si les circuits fusibles 210 et 220 ne sont pas prévus dans le circuit de l'invention, le niveau de la borne de sortie de la haute tension 19 peut être maintenu constant par le circuit de détection de la haute tension 200, le circuit de production de la tension de référence et le circuit de comparaison et d'amplification 400, mais il est impossible d'obtenir que la haute tension soit ajustée au niveau approprié en
fonction de l'état programmé de la cellule de mémoire.
Bien que deux modes de réalisation de la présente invention aient été décrits, d'autres modes de réalisation seront montrés sans quitter le domaine technique de la
présente invention.
Comme cela est décrit ci-dessus, le circuit de l'invention délivre en contre-réaction la sortie du circuit de production de la haute tension dans un dispositif de mémoire à semiconducteur, de manière à maintenir la haute
tension à un niveau constant.
De plus, la présente invention procure l'avantage que la haute tension peut être ajustée à un niveau approprié selon l'état programmé de la cellule de mémoire programmée
par la haute tension.
De plus, la présente invention améliore la fiabilité du dispositif de mémoire en évitant les problèmes de surcharge apparaissant lorsque le niveau de la haute tension est ajustée seulement par l'utilisation des caractéristiques d'écoulement d'un élément unique comme
dans le circuit classique de production de haute tension.
Bien que des réalisations spécifiques de l'invention aient été représentées et décrites ici, ceci n'est pas destiné à limiter l'invention aux éléments et aux réalisations décrits Une personne expérimentée dans la technique reconnaîtra aisément que des éléments particuliers ou des sous ensembles peuvent être utilisés
sans quitter le domaine et l'esprit de l'invention.

Claims (15)

REVENDICATIONS
1 Circuit de production de haute tension pour un dispositif de mémoire à semiconducteur comprenant une borne de sortie de la haute tension ( 19); une pluralité de moyens de pompage de tension ( 100) connectés en série entre une borne de tension d'une source (Vcc) et ladite borne de sortie de la haute tension ( 19) et commandés par un premier signal et un second signal de commande de pompage ( 17 et 18) de logiques opposées, caractérisé en ce qu'il comprend de plus: des moyens de détection de la haute tension ( 200) connectés entre ladite borne de sortie de la haute tension ( 19) et une borne de tension de la masse (Vss) pour détecter le niveau de tension de ladite borne de sortie de la haute tension ( 19); des moyens de production d'une tension de référence ( 300) connectés entre ladite borne de tension de la source (Vcc) et une borne de tension de la masse (Vss) et commandés par un signal d'autorisation d'enregistrement 'WE) de manière à produire une tension de référence d'un niveau donné; des moyens de comparaison et d'amplification ( 400) commandés par ledit signal d'autorisation d'enregistrement (WE) pour comparer les sorties des dits moyens de détection de la haute tension ( 200) et des moyens de production de la tension de référence ( 300) et pour amplifier la différence entre elles; et des moyens de production de signaux de commande de pompage ( 500) pour recevoir ledit signal d'autorisation d'enregistrement (WE), des impulsions d'horloge de pompage (op) et la sortie ( 410) des dits moyens de comparaison et d'amplification ( 400) pour produire les dits premier et
second signaux de commande de pompage ( 17 et 18).
2 Circuit de production de haute tension pour un dispositif de mémoire à semiconducteur tel que revendiqué à la revendication 1; caractérisé en ce que les dits moyens de détection de la haute tension ( 200) comprennent des première et seconde résistances ( 201 et 202) connectées en série entre ladite borne de sortie de la haute tension ( 19) et une borne de tension de la masse (Vss), et un noeud de sortie ( 207) entre les dites première et seconde résistances ( 201 et 202).
3 Circuit de production de haute tension pour un dispositif de mémoire à semiconducteur tel que revendiqué à la revendication 1, caractérisé en ce que les dits moyens de production des signaux de commande de pompage ( 500) comprennent des portes NON-OU ( 501, 502) pour recevoir de manière simultanée ledit signal d'autorisation d'enregistrement (WE), des impulsions d'horloge de pompage (op) et la sortie ( 410) des dits moyens de comparaison et
d'amplification ( 400).
4 Circuit de production de haute tension pour un dispositif semiconducteur comprenant: une borne de sortie de la haute tension ( 19); une pluralité de circuits de pompage de tension ( 100) connectés en série entre une borne de tension d'une source (Vcc) et ladite borne de sortie de la haute tension ( 19) et commandés par un premier signal et un second signal de commande de pompage ( 17 et 18), caractérisé en ce qu'il comprend de plus: des moyens de détection de la haute tension ( 200) comprenant une première et une seconde résistances ( 201 et 202) connectées en série entre ladite borne de sortie de la haute tension ( 19) et une borne de tension de la masse (Vss), et un noeud de sortie ( 207) entre les dites première et seconde résistances ( 201 et 202); des moyens de production d'une tension de référence ( 300) connectés entre ladite borne de tension de la source (Vcc) et une borne de tension de la masse (Vss) et commandés par un signal d'autorisation d'enregistrement (WE) de manière à produire une tension de référence d'un niveau donné; des moyens de comparaison et d'amplification ( 400) commandés par ledit signal d'autorisation d'enregistrement (WE) pour comparer les sorties des dits moyens de détection de la haute tension ( 200) et des moyens de production de la tension de référence ( 300) et pour amplifier la différence entre elles; des moyens de résistances dynamiques ( 250) connectés avec l'une des deux bornes d'entrée des dits moyens de comparaison et d'amplification ( 400); et des moyens de production de signaux de commande de pompage ( 500) pour recevoir ledit signal d'autorisation d'enregistrement (WE), des impulsions d'horloge de pompage (op) et la sortie ( 410) des dits moyens de comparaison et d'amplification ( 400) pour produire les dits premier et second signaux de commande de pompage ( 17 et 18) de
logiques opposées.
5 Circuit de production de haute tension pour un dispositif de mémoire à semiconducteur tel que revendiqué à la revendication 4, caractérisé en ce que les dits moyens de résistances dynamiques ( 250) comprennent des transistors à grilles isolées ( 205, 206) dont les grilles reçoivent des signaux de commande donnés et des résistances ( 203, 204) connectées en série respectivement avec les dits transistors à grilles isolées ( 205, 206), les grilles et les canaux des dits transistors à grilles isolées ( 205, 206) étant respectivement connectés aux bornes de sorties de circuits fusibles de 1 'EEPROM ( 210, 220) et à l'une des deux bornes d'entrée des dits moyens de comparaison et
d'amplification ( 400).
6 Circuit de production de haute tension pour un dispositif de mémoire à semiconducteur tel que revendiqué à la revendication 5, caractérisé en ce que les dits circuits fusibles de 1 'EEPROM ( 210, 220) comprennent un transistor à déplétion ( 211, 221) dont le drain est connecté à la borne de tension de la source (Vcc) et dont la source est connectée à la grille, une cellule fusible ( 212, 222) dont le canal est connecté entre la source du dit transistor à déplétion ( 211, 221) et une borne de tension de la masse (Vss), dont le drain est connecté à un signal de commande d'état de cellule ( 251, 253) est dont la grille de commande est connectée à un signal de remise à zéro ( 252, 254), et une borne de sortie connectée entre la source du dit transistor à déplétion ( 211, 221) et le drain de ladite cellule fusible de l'EEPROM ( 212, 222).
7 Circuit de production de haute tension pour un dispositif de mémoire à semiconducteur tel que revendiqué à la revendication 4, caractérisé en ce que les dits moyens de sortie des signaux de commande de pompage ( 500) comprennent NON-OU ( 501, 502) pour recevoir de manière simultanée ledit signal d'autorisation d'enregistrement (WE), des impulsions d'horloge de pompage (op) et la sortie ( 410) des dits moyens de comparaison et d'amplification
( 400).
8 Circuit de production de haute tension pour une EEPROM comprenant: une borne de sortie de la haute tension ( 19); une pluralité de circuits de pompage de tension ( 100) connectés en série entre une borne de tension d'une source (Vcc) et ladite borne de sortie de la haute tension ( 19) et commandés par deux signaux ( 17 et 18) de phases opposées, caractérisé en ce qu'il comprend de plus: des moyens de détection de la haute tension ( 200) comprenant une première et une seconde résistances ( 201 et 202) connectées en série entre ladite borne de sortie de la haute tension ( 19) et une borne de tension de la masse (Vss), et un noeud de sortie ( 207) entre les dites première et seconde résistances ( 201 et 202) de manière à détecter le niveau de tension de ladite borne de sortie de la haute tension ( 19); des moyens de résistances dynamiques ( 250) comprenant un transistor à grille isolée ( 205, 206), connecté en parallèle avec la première résistance ( 201) des dits moyens de détection de la haute tension, dont la grille est alimentée avec un signal de commande donné ( 230, 240), et une résistance ( 203, 204); des moyens de production d'une tension de référence ( 300) connectés entre ladite borne de tension de la source (Vcc) et une borne de tension de la masse (Vss) et commandés par un signal d'autorisation d'enregistrement (WE) de manière à produire une tension de référence d'un niveau donné; des moyens de comparaison et d'amplification ( 400) commandés par ledit signal d'autorisation d'enregistrement (WE) pour comparer les sorties des dits moyens de détection de la haute tension ( 200) et des moyens de production de la tension de référence ( 300) et pour amplifier la différence entre elles; et des moyens de production de signaux de commande de pompage ( 500) pour recevoir ledit signal d'autorisation d'enregistrement (WE), des impulsions d'horloge de pompage (op) et la sortie ( 410) des dits moyens de comparaison et d'amplification ( 400) pour produire deux signaux ( 17 et 18)
de logiques opposées.
9 Circuit de production de haute tension pour une EEPROM tel que revendiqué à la revendication 8, caractérisé en ce que la grille du dit transistor à grilles isolées est connecté à la sortie de moyens de détection d'état de
programme ( 210, 220).
Circuit de production de haute tension d'une EEPROM tel que revendiqué à la revendication 8 ou 9, caractérisé en ce que les dits circuits fusibles de 1 'EEPROM ( 210, 220) comprennent un transistor à déplétion ( 211, 221) dont le drain est connecté à la borne de tension de la source (Vcc) et dont la source est connectée à la grille, une cellule fusible ( 212, 222) dont le canal est connecté entre la source du dit transistor à déplétion ( 211, 221) et une borne de tension de la masse (Vss), dont le drain est connecté à un signal de commande d'état de cellule ( 251, 253) est dont la grille de commande est connectée à un signal de remise à zéro ( 252, 254), et une borne de sortie connectée entre la source du dit transistor à déplétion ( 211, 221) et le drain de ladite cellule
fusible de l'EEPROM ( 212, 222).
11 Circuit de production de haute tension tel que revendiqué à la revendication 8, caractérisé en ce que l'élément résistant des dits moyens de résistances dynamiques ( 250) comprend une résistance au polysilicium ou un transistor à déplétion ayant un état normal conducteur. 12 Circuit de production de haute tension tel que revendiqué à la revendication 8, caractérisé en ce que les dits moyens de sortie des signaux de commande de pompage ( 500) comprennent deux portes NON-OU ( 501, 502) pour recevoir de manière simultanée ledit signal d'autorisation d'enregistrement (WE), des impulsions d'horloge de pompage (op) et la sortie ( 410) des dits moyens de comparaison et d'amplification ( 400), des inverseurs ( 503, 504, 505) pour recevoir respectivement les sorties des dites portes NON-OU ( 501, 502) pour produire des signaux de logiques opposées
( 17 et 18) et une mémoire tampon.
13 Circuit de production de haute tension pour une EEPRON comprenant: une borne de sortie de la haute tension ( 19); une pluralité de circuits de pompage de tension ( 100) connectés en série entre une borne de tension d'une source (Vcc) et ladite borne de sortie de la haute tension ( 19) et commandés par deux signaux ( 17 et 18) de phases opposées, caractérisé en ce qu'il comprend de plus: des moyens de détection de la haute tension ( 200) connectés entre ladite borne de sortie de la haute tension ( 19) et une borne de tension de la masse (Vss) pour détecter le niveau de tension de ladite borne de sortie de la haute tension ( 19); des moyens de production d'une tension de référence connectés entre ladite borne de tension de la source (Vcc) et une borne de tension de la masse (Vss) et commandés par un signal d'autorisation d'enregistrement (WE) de manière à produire une tension de référence d'un niveau donné; des moyens de comparaison et d'amplification ( 400) commandés par ledit signal d'autorisation d'enregistrement (WE) pour comparer les sorties des dits moyens de détection de la haute tension ( 200) et des moyens de production de la tension de référence et pour amplifier la différence entre elles; et des moyens de production de signaux de commande de pompage ( 500) pour recevoir ledit signal d'autorisation d'enregistrement (WE), des impulsions d'horloge de pompage (op) et la sortie ( 410) des dits moyens de comparaison et d'amplification ( 400) pour produire deux signaux de phases
opposées ( 17 et 18).
14 Circuit de haute tension pour une EEPROM tel que revendiqué à la revendication 13, caractérisé en ce que les dits moyens de résistances dynamiques ( 340) comprennent un transistor à grille isolée ( 306, 308) et un élément résistant ( 307, 309) connectés en série entre la borne de sortie des dits moyens de production de tension de référence et une borne de tension de la masse (Vss), la grille du dit transistor à grille isolée ( 306, 308) étant connectée à la borne de sortie d'un circuit fusible de
l'EEPROM ( 210, 220).
15 Circuit de production de haute tension tel que revendiqué à la revendication 14, caractérisé en ce que l'élément résistant des dits moyens de résistances dynamiques ( 340) comprend une résistance au polysilicium ou
un transistor à déplétion ayant un état normal conducteur.
16 Circuit de production de haute tension d'une EEPROM tel que revendiqué à la revendication 14, caractérisé en ce que ledit circuit fusible de 1 'EEPROM ( 210, 220) comprend un transistor à déplétion ( 211, 221) dont le drain est connecté à la borne de tension de la source (Vcc) et dont la source est connectée à la grille, une cellule fusible ( 212, 222) dont le canal est connecté entre la source du dit transistor à déplétion ( 211, 221) et une borne de tension de la masse (Vss), dont le drain est connecté à un signal de commande d'état de cellule ( 251, 253) est dont la grille de commande est connectée à un signal de remise à zéro ( 252, 254), et une borne de sortie connectée entre la source du dit transistor à déplétion ( 211, 221) et le drain de ladite cellule fusible de
l'EEPRON ( 212, 222).
17 Circuit de production de haute tension pour une EEPRON tel que revendiqué à la revendication 13, caractérisé en ce que les dits moyens de sortie des signaux de commande de pompage ( 500) comprennent deux portes NON-OU ( 501, 502) pour recevoir de manière simultanée ledit signal d'autorisation d'enregistrement (WE), des impulsions d'horloge de pompage (op) et la sortie ( 410) des dits moyens de comparaison et d'amplification ( 400), des inverseurs ( 503, 504, 505) pour recevoir respectivement les sorties des dites portes NON-OU ( 501, 502) pour produire des signaux de logiques opposées ( 17 et 18) et une mémoire tampon.
FR9014799A 1990-09-25 1990-11-27 Circuit de production de haute tension pour un circuit de memoire a semiconducteur. Expired - Fee Related FR2667169B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900015225A KR920006991A (ko) 1990-09-25 1990-09-25 반도체메모리 장치의 고전압발생회로

Publications (2)

Publication Number Publication Date
FR2667169A1 true FR2667169A1 (fr) 1992-03-27
FR2667169B1 FR2667169B1 (fr) 1994-04-15

Family

ID=19303989

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9014799A Expired - Fee Related FR2667169B1 (fr) 1990-09-25 1990-11-27 Circuit de production de haute tension pour un circuit de memoire a semiconducteur.

Country Status (6)

Country Link
US (1) US5276646A (fr)
JP (1) JPH07122998B2 (fr)
KR (1) KR920006991A (fr)
DE (1) DE4036973C2 (fr)
FR (1) FR2667169B1 (fr)
IT (1) IT1250777B (fr)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0600151A2 (fr) * 1992-12-03 1994-06-08 Fujitsu Limited Mémoire non-volatile à semi-conducteur à caractéristiques éffacables électriquement et collectivement
EP0678802A1 (fr) * 1994-04-21 1995-10-25 STMicroelectronics S.A. Circuit de limitation de tension avec comparateur à hystérésis
EP0766256A1 (fr) * 1995-09-29 1997-04-02 STMicroelectronics S.r.l. Régulateur de tension pour dispositifs de mémoire à semi-conducteur non-volatiles et électriquement programmables
FR2951576A1 (fr) * 2009-10-20 2011-04-22 St Microelectronics Rousset Circuit integre comprenant une borne non dediee de reception d'une haute tension d'effacement programmation
EP2317519A1 (fr) * 2009-10-20 2011-05-04 STMicroelectronics Rousset SAS Circuit intégré comprenant une borne non dédié de réception d'une haute tension d'effacement programmation

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9007791D0 (en) 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
GB9007790D0 (en) * 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
JP2831914B2 (ja) * 1992-09-30 1998-12-02 株式会社東芝 半導体集積回路装置
US5442586A (en) * 1993-09-10 1995-08-15 Intel Corporation Method and apparatus for controlling the output current provided by a charge pump circuit
US5553030A (en) * 1993-09-10 1996-09-03 Intel Corporation Method and apparatus for controlling the output voltage provided by a charge pump circuit
US5422586A (en) * 1993-09-10 1995-06-06 Intel Corporation Apparatus for a two phase bootstrap charge pump
US5430402A (en) * 1993-09-10 1995-07-04 Intel Corporation Method and apparatus for providing selectable sources of voltage
US5420798A (en) * 1993-09-30 1995-05-30 Macronix International Co., Ltd. Supply voltage detection circuit
WO1995009483A1 (fr) * 1993-09-30 1995-04-06 Macronix International Co., Ltd. Circuit de detection de tension ameliore
KR0141432B1 (ko) * 1993-10-01 1998-07-15 기다오까 다까시 반도체 기억장치
US5511026A (en) * 1993-12-01 1996-04-23 Advanced Micro Devices, Inc. Boosted and regulated gate power supply with reference tracking for multi-density and low voltage supply memories
JP3090833B2 (ja) * 1993-12-28 2000-09-25 株式会社東芝 半導体記憶装置
US5532915A (en) * 1994-03-23 1996-07-02 Intel Corporation Method and apparatus for providing an ultra low power regulated negative charge pump
JPH07322606A (ja) * 1994-05-27 1995-12-08 Sony Corp 昇圧回路及びこれを用いた固体撮像装置
US5508971A (en) * 1994-10-17 1996-04-16 Sandisk Corporation Programmable power generation circuit for flash EEPROM memory systems
US5495453A (en) * 1994-10-19 1996-02-27 Intel Corporation Low power voltage detector circuit including a flash memory cell
US5671179A (en) * 1994-10-19 1997-09-23 Intel Corporation Low power pulse generator for smart voltage flash eeprom
US5483486A (en) * 1994-10-19 1996-01-09 Intel Corporation Charge pump circuit for providing multiple output voltages for flash memory
EP0792505B1 (fr) * 1994-10-19 2001-07-04 Intel Corporation Alimentations en tensions pour memoires flash
FR2729259A1 (fr) * 1995-01-11 1996-07-12 Bouvier Jacky Procede et dispositif de commande du fonctionnement des moyens electroniques d'un objet portatif alimente a partir de l'energie recue au niveau de son antenne
DE19506907A1 (de) * 1995-02-28 1996-09-05 Telefunken Microelectron Schaltungsanordnung zur Variation eines Eingangssignals mit bestimmter Eingangsspannung und bestimmtem Eingangsstrom
US5619459A (en) * 1995-05-31 1997-04-08 Micron Technology, Inc. On-chip mobile ion contamination test circuit
US5596532A (en) * 1995-10-18 1997-01-21 Sandisk Corporation Flash EEPROM self-adaptive voltage generation circuit operative within a continuous voltage source range
US5757706A (en) * 1995-12-29 1998-05-26 Intel Corporation Dynamic leaker for bit line refresh
DE19601369C1 (de) * 1996-01-16 1997-04-10 Siemens Ag Vorrichtung zur Spannungsvervielfachung, insb. verwendbar zur Erzeugung der Löschspannung für ein EEPROM
JP2917914B2 (ja) * 1996-05-17 1999-07-12 日本電気株式会社 昇圧回路
JPH09320267A (ja) * 1996-05-28 1997-12-12 Oki Micro Design Miyazaki:Kk 昇圧回路の駆動方法および昇圧回路
US5740109A (en) * 1996-08-23 1998-04-14 Motorola, Inc. Non-linear charge pump
FR2761214B1 (fr) * 1997-03-19 1999-05-21 Sgs Thomson Microelectronics Circuit elevateur de tension du type pompe de charge a nombre d'etages controle
KR100273208B1 (ko) * 1997-04-02 2000-12-15 김영환 반도체메모리장치의고효율전하펌프회로
KR100481833B1 (ko) * 1997-07-29 2005-07-04 삼성전자주식회사 고전압펌핑회로
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US5905682A (en) * 1997-08-22 1999-05-18 Micron Technology, Inc. Method and apparatus for biasing the substrate of an integrated circuit to an externally adjustable voltage
DE69726136T2 (de) * 1997-08-29 2004-08-26 Stmicroelectronics S.R.L., Agrate Brianza Verfahren und Schaltung zur Erzeugung einer Gatterspannung für nichtfluchtige Speicheranordnungen
KR100293449B1 (ko) * 1998-05-04 2001-07-12 김영환 고전압발생회로
US6172553B1 (en) 1998-06-25 2001-01-09 Cypress Semiconductor Corp. High voltage steering network for EEPROM/FLASH memory
US6166982A (en) * 1998-06-25 2000-12-26 Cypress Semiconductor Corp. High voltage switch for eeprom/flash memories
US6094095A (en) * 1998-06-29 2000-07-25 Cypress Semiconductor Corp. Efficient pump for generating voltages above and/or below operating voltages
FR2782421B1 (fr) * 1998-08-11 2000-09-15 St Microelectronics Sa Dispositif de generation d'une haute tension
DE19926700A1 (de) * 1998-12-21 2000-07-06 Siemens Ag Vorrichtung zur Spannungsvervielfachung mit hohem Wirkungsgrad und ihre Verwendung
JP2001069747A (ja) * 1999-08-27 2001-03-16 Texas Instr Japan Ltd 昇圧回路
US6816000B2 (en) 2000-08-18 2004-11-09 Texas Instruments Incorporated Booster circuit
US6577535B2 (en) 2001-02-16 2003-06-10 Sandisk Corporation Method and system for distributed power generation in multi-chip memory systems
CA2439556C (fr) 2001-03-14 2011-07-12 Braun Gmbh Procede et dispositif pour le brossage des dents
US6448750B1 (en) 2001-04-05 2002-09-10 Saifun Semiconductor Ltd. Voltage regulator for non-volatile memory with large power supply rejection ration and minimal current drain
US6577514B2 (en) 2001-04-05 2003-06-10 Saifun Semiconductors Ltd. Charge pump with constant boosted output voltage
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
KR100386085B1 (ko) 2001-05-25 2003-06-09 주식회사 하이닉스반도체 고전압 발생회로
US6791396B2 (en) 2001-10-24 2004-09-14 Saifun Semiconductors Ltd. Stack element circuit
US7098107B2 (en) * 2001-11-19 2006-08-29 Saifun Semiconductor Ltd. Protective layer in memory device and method therefor
US6700818B2 (en) * 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US6992932B2 (en) 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US6963505B2 (en) 2002-10-29 2005-11-08 Aifun Semiconductors Ltd. Method circuit and system for determining a reference voltage
US6967896B2 (en) * 2003-01-30 2005-11-22 Saifun Semiconductors Ltd Address scramble
US20040151032A1 (en) * 2003-01-30 2004-08-05 Yan Polansky High speed and low noise output buffer
US6842383B2 (en) 2003-01-30 2005-01-11 Saifun Semiconductors Ltd. Method and circuit for operating a memory cell using a single charge pump
US7178004B2 (en) * 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
JP2004274861A (ja) 2003-03-07 2004-09-30 Matsushita Electric Ind Co Ltd 昇圧回路
US6885244B2 (en) 2003-03-24 2005-04-26 Saifun Semiconductors Ltd. Operational amplifier with fast rise time
US7142464B2 (en) 2003-04-29 2006-11-28 Saifun Semiconductors Ltd. Apparatus and methods for multi-level sensing in a memory array
US6906966B2 (en) 2003-06-16 2005-06-14 Saifun Semiconductors Ltd. Fast discharge for program and verification
KR100493061B1 (ko) * 2003-06-20 2005-06-02 삼성전자주식회사 비휘발성 메모리가 내장된 단일 칩 데이터 처리 장치
JP4031399B2 (ja) * 2003-07-08 2008-01-09 セイコーインスツル株式会社 半導体集積回路装置
US7123532B2 (en) * 2003-09-16 2006-10-17 Saifun Semiconductors Ltd. Operating array cells with matched reference cells
US7050319B2 (en) * 2003-12-03 2006-05-23 Micron Technology, Inc. Memory architecture and method of manufacture and operation thereof
KR100521385B1 (ko) * 2003-12-15 2005-10-12 삼성전자주식회사 고전압 발생 회로 및 그것을 포함한 반도체 메모리 장치
US8339102B2 (en) * 2004-02-10 2012-12-25 Spansion Israel Ltd System and method for regulating loading on an integrated circuit power supply
US7176728B2 (en) * 2004-02-10 2007-02-13 Saifun Semiconductors Ltd High voltage low power driver
WO2005094178A2 (fr) * 2004-04-01 2005-10-13 Saifun Semiconductors Ltd. Procede, circuit et systemes pour effacer une ou plusieurs cellules de memoire non volatile
TW200826300A (en) * 2004-04-14 2008-06-16 Renesas Tech Corp Semiconductor device and manufacturing method thereof
US7755938B2 (en) * 2004-04-19 2010-07-13 Saifun Semiconductors Ltd. Method for reading a memory array with neighbor effect cancellation
US7190212B2 (en) * 2004-06-08 2007-03-13 Saifun Semiconductors Ltd Power-up and BGREF circuitry
US7256438B2 (en) * 2004-06-08 2007-08-14 Saifun Semiconductors Ltd MOS capacitor with reduced parasitic capacitance
US7187595B2 (en) * 2004-06-08 2007-03-06 Saifun Semiconductors Ltd. Replenishment for internal voltage
US7317633B2 (en) 2004-07-06 2008-01-08 Saifun Semiconductors Ltd Protection of NROM devices from charge damage
US7095655B2 (en) * 2004-08-12 2006-08-22 Saifun Semiconductors Ltd. Dynamic matching of signal path and reference path for sensing
KR20060020075A (ko) * 2004-08-31 2006-03-06 삼성전자주식회사 구동유닛 및 이를 갖는 표시장치
US20060068551A1 (en) * 2004-09-27 2006-03-30 Saifun Semiconductors, Ltd. Method for embedding NROM
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US20060136824A1 (en) * 2004-11-12 2006-06-22 Bo-In Lin Process official and business documents in several languages for different national institutions
US20060146624A1 (en) * 2004-12-02 2006-07-06 Saifun Semiconductors, Ltd. Current folding sense amplifier
US7257025B2 (en) * 2004-12-09 2007-08-14 Saifun Semiconductors Ltd Method for reading non-volatile memory cells
CN1838328A (zh) * 2005-01-19 2006-09-27 赛芬半导体有限公司 擦除存储器阵列上存储单元的方法
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US7233192B2 (en) * 2005-04-06 2007-06-19 Saifun Semiconductors Ltd On/off charge pump
US20070141788A1 (en) * 2005-05-25 2007-06-21 Ilan Bloom Method for embedding non-volatile memory with logic circuitry
KR100680441B1 (ko) * 2005-06-07 2007-02-08 주식회사 하이닉스반도체 안정적인 승압 전압을 발생하는 승압 전압 발생기
US8400841B2 (en) * 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
US7184313B2 (en) * 2005-06-17 2007-02-27 Saifun Semiconductors Ltd. Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells
EP1746645A3 (fr) * 2005-07-18 2009-01-21 Saifun Semiconductors Ltd. Matrice de mémoire avec espacement des lignes de mot inférieur aux limites lithographiques et méthode de fabrication
US20070036007A1 (en) * 2005-08-09 2007-02-15 Saifun Semiconductors, Ltd. Sticky bit buffer
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US20070096199A1 (en) * 2005-09-08 2007-05-03 Eli Lusky Method of manufacturing symmetric arrays
US7221138B2 (en) 2005-09-27 2007-05-22 Saifun Semiconductors Ltd Method and apparatus for measuring charge pump output current
US20070120180A1 (en) * 2005-11-25 2007-05-31 Boaz Eitan Transition areas for dense memory arrays
US7352627B2 (en) * 2006-01-03 2008-04-01 Saifon Semiconductors Ltd. Method, system, and circuit for operating a non-volatile memory array
US7808818B2 (en) * 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US20070173017A1 (en) * 2006-01-20 2007-07-26 Saifun Semiconductors, Ltd. Advanced non-volatile memory array and method of fabrication thereof
US8253452B2 (en) * 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7760554B2 (en) * 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7692961B2 (en) * 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7638835B2 (en) 2006-02-28 2009-12-29 Saifun Semiconductors Ltd. Double density NROM with nitride strips (DDNS)
US7701779B2 (en) * 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7605579B2 (en) * 2006-09-18 2009-10-20 Saifun Semiconductors Ltd. Measuring and controlling current consumption and output current of charge pumps
US7859240B1 (en) 2007-05-22 2010-12-28 Cypress Semiconductor Corporation Circuit and method for preventing reverse current flow into a voltage regulator from an output thereof
KR100894490B1 (ko) 2008-03-03 2009-04-22 주식회사 하이닉스반도체 반도체 메모리장치의 내부전압 생성회로
US8436659B1 (en) * 2008-06-24 2013-05-07 Marvell International Ltd. Circuits and methods for reducing electrical stress on a transistor
US20100148840A1 (en) * 2008-12-16 2010-06-17 Siyou Weng Pulse modulated charge pump circuit
US10832754B1 (en) 2019-06-06 2020-11-10 Micron Technology, Inc. Current monitor for a memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0350462A2 (fr) * 1988-07-06 1990-01-10 STMicroelectronics S.r.l. Régulation de la tension de sortie d'un multiplicateur de tension
US4952821A (en) * 1987-06-12 1990-08-28 Oki Electric Industry Co., Ltd. Voltage detection circuit and comparison voltage generator therefor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4481566A (en) * 1983-04-04 1984-11-06 International Business Machines Corporation On chip charge trap compensated high voltage converter
JPS62196861A (ja) * 1986-02-24 1987-08-31 Mitsubishi Electric Corp 内部電位発生回路
US4769784A (en) * 1986-08-19 1988-09-06 Advanced Micro Devices, Inc. Capacitor-plate bias generator for CMOS DRAM memories
US4825142A (en) * 1987-06-01 1989-04-25 Texas Instruments Incorporated CMOS substrate charge pump voltage regulator
JPS6445157A (en) * 1987-08-13 1989-02-17 Toshiba Corp Semiconductor integrated circuit
JPH01149299A (ja) * 1987-12-04 1989-06-12 Fujitsu Ltd 不揮発性半導体記憶装置
JPH084137B2 (ja) * 1988-01-12 1996-01-17 日本電気株式会社 電荷転送装置の出力回路
US4888738A (en) * 1988-06-29 1989-12-19 Seeq Technology Current-regulated, voltage-regulated erase circuit for EEPROM memory
JPH077912B2 (ja) * 1988-09-13 1995-01-30 株式会社東芝 昇圧回路
JP2780365B2 (ja) * 1989-08-14 1998-07-30 日本電気株式会社 基板電位発生回路
US5059815A (en) * 1990-04-05 1991-10-22 Advanced Micro Devices, Inc. High voltage charge pumps with series capacitors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4952821A (en) * 1987-06-12 1990-08-28 Oki Electric Industry Co., Ltd. Voltage detection circuit and comparison voltage generator therefor
EP0350462A2 (fr) * 1988-07-06 1990-01-10 STMicroelectronics S.r.l. Régulation de la tension de sortie d'un multiplicateur de tension

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SYMPOSIUM ON VLSI CIRCUITS 7 Juin 1990, HONOLULU, US pages 75 - 76 HORIGUCHI ET AL 'A tunable CMOS-DRAM voltage limiter with stabilized feedback amplifier' *

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563738B2 (en) 1992-12-03 2003-05-13 Fujitsu Limited Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics
EP1158534A3 (fr) * 1992-12-03 2002-08-14 Fujitsu Limited Dispositif de mémoire à semi-conducteurs
US6288945B1 (en) 1992-12-03 2001-09-11 Fujitsu Limited Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics
EP1158534A2 (fr) * 1992-12-03 2001-11-28 Fujitsu Limited Dispositif de mémoire à semi-conducteurs
US6646920B2 (en) 1992-12-03 2003-11-11 Fujitsu Limited Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics
US6618288B2 (en) 1992-12-03 2003-09-09 Fujitsu Limited Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics
EP0600151A3 (fr) * 1992-12-03 1998-11-11 Fujitsu Limited Mémoire non-volatile à semi-conducteur à caractéristiques éffacables électriquement et collectivement
US6611464B2 (en) * 1992-12-03 2003-08-26 Fujitsu Limited Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics
EP0600151A2 (fr) * 1992-12-03 1994-06-08 Fujitsu Limited Mémoire non-volatile à semi-conducteur à caractéristiques éffacables électriquement et collectivement
US6414874B2 (en) 1992-12-03 2002-07-02 Fujitsu Limited Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics
US5796285A (en) * 1994-04-21 1998-08-18 Sgs-Thompson Microelectronics S.A. Voltage-limiting circuit with hysteresis comparator
FR2719135A1 (fr) * 1994-04-21 1995-10-27 Sgs Thomson Microelectronics Circuit de limitation de tension avec comparateur à hystérésis.
EP0678802A1 (fr) * 1994-04-21 1995-10-25 STMicroelectronics S.A. Circuit de limitation de tension avec comparateur à hystérésis
US5640118A (en) * 1994-04-21 1997-06-17 Sgs-Thomson Microelectronics S.A. Voltage-limiting circuit with hysteresis comparator
US5844404A (en) * 1995-09-29 1998-12-01 Sgs-Thomson Microelectronics S.R.L. Voltage regulator for semiconductor non-volatile electrically programmable memory device
EP0766256A1 (fr) * 1995-09-29 1997-04-02 STMicroelectronics S.r.l. Régulateur de tension pour dispositifs de mémoire à semi-conducteur non-volatiles et électriquement programmables
EP2317520A1 (fr) * 2009-10-20 2011-05-04 STMicroelectronics (Rousset) SAS Dispositif pour fournir une haute tension d'effacement programmation à un circuit intégré
FR2951576A1 (fr) * 2009-10-20 2011-04-22 St Microelectronics Rousset Circuit integre comprenant une borne non dediee de reception d'une haute tension d'effacement programmation
EP2317519A1 (fr) * 2009-10-20 2011-05-04 STMicroelectronics Rousset SAS Circuit intégré comprenant une borne non dédié de réception d'une haute tension d'effacement programmation

Also Published As

Publication number Publication date
DE4036973A1 (de) 1992-04-02
IT1250777B (it) 1995-04-21
FR2667169B1 (fr) 1994-04-15
US5276646A (en) 1994-01-04
JPH04132088A (ja) 1992-05-06
JPH07122998B2 (ja) 1995-12-25
DE4036973C2 (de) 1994-06-30
ITRM910712A0 (it) 1991-09-24
ITRM910712A1 (it) 1992-03-26
KR920006991A (ko) 1992-04-28

Similar Documents

Publication Publication Date Title
FR2667169A1 (fr) Circuit de production de haute tension pour un circuit de memoire a semiconducteur.
FR2660457A1 (fr) Circuit de protection contre l'effacement et la programmation d'une memoire remanente.
EP0318363B1 (fr) Procédé de test de cellules de mémoire électriquement programmable et circuit intégré correspondant
FR2618579A1 (fr) Circuit integre a memoire comportant un dispositif anti-fraude
EP0453351B1 (fr) Circuit de détection de fusible
EP0743650B1 (fr) Circuit de détection de courant pour la lecture d'une mémoire en circuit intégré
EP0270410B1 (fr) Circuit intégré du type circuit logique comportant une mémoire non volatile programmable électriquement
FR2778012A1 (fr) Dispositif et procede de lecture de cellules de memoire eeprom
EP0279712B1 (fr) Circuit de lecture pour mémoire
FR2800503A1 (fr) Dispositif de memorisation a semiconducteur remanent permettant de maintenir une marge entre les distributions de tensions de seuil
FR2665973A1 (fr) Circuit d'optimisation d'effacement automatique pour une memoire a semiconducteur programmable et effacable electriquement et procede s'y rapportant.
EP0252794B1 (fr) Dispositif de détection du fonctionnement du système de lecture d'une cellule-mémoire EPROM ou EEPROM
EP0756223A1 (fr) Générateur de référence de tension et/ou de courant en circuit intégré
FR2641391A1 (fr) Composant logique programmable effacable rapide
EP0750244A1 (fr) Circuit générateur de tension négative du type pompe de charge
EP0875903A1 (fr) Procédé de commande d'une cellule mémoire et mémoire non volatile programmable une seule fois en technologie CMOS
FR2801419A1 (fr) Procede et dispositif de lecture pour memoire en circuit integre
EP0902437B1 (fr) Circuit de génération d'une haute tension de programmation ou d'effacement d'un mémoire
EP0676769B1 (fr) Mémoire non volatile modifiable électriquement incorporant des fonctions de test
EP0618657B1 (fr) Circuit de déclenchement automatique
EP0269468B1 (fr) Dispositif de sécurité pour la programmation d'une mémoire non volatile programmable électriquement
EP1295297B1 (fr) Circuit de detection d'utilisation
EP0421839A1 (fr) Mémoire à temps de lecture amélioré
FR2750240A1 (fr) Generateur de reference de tension
FR2793064A1 (fr) Memoire a courant de fuite reduit

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20100730