FR2662505A1 - Puce de circuit integre a semiconducteurs possedant un circuit d'identification a l'interieur. - Google Patents
Puce de circuit integre a semiconducteurs possedant un circuit d'identification a l'interieur. Download PDFInfo
- Publication number
- FR2662505A1 FR2662505A1 FR9010474A FR9010474A FR2662505A1 FR 2662505 A1 FR2662505 A1 FR 2662505A1 FR 9010474 A FR9010474 A FR 9010474A FR 9010474 A FR9010474 A FR 9010474A FR 2662505 A1 FR2662505 A1 FR 2662505A1
- Authority
- FR
- France
- Prior art keywords
- chip
- voltage
- terminals
- identification
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 230000015572 biosynthetic process Effects 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 11
- 238000004891 communication Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims 1
- 238000012360 testing method Methods 0.000 abstract description 11
- 238000013095 identification testing Methods 0.000 abstract description 2
- 239000000047 product Substances 0.000 description 5
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 239000000872 buffer Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000011017 operating method Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/006—Identification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
- H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
Puce (1) de circuit intégré à semiconducteurs comportant une paire de bornes d'alimentation en tension (Vdd, Vss) et une pluralité de bornes d'entrée (IN1-INn) et des moyens (30) formant un circuit d'identification connectés entre l'une quelconque desdites bornes d'alimentation et l'une quelconque desdites bornes d'entrée. Le circuit d'identification (30) comporte un limiteur de tension (22) possédant un niveau de limitation de tension prédéterminé pour limiter la différence de potentiel d'entrée entre ladite borne d'alimentation en tension et ladite borne d'entrée; et des moyens d'option (24), connectés audit limiteur de tension pour déterminer la formation d'identification de la puce selon qu'un trajet de courant est formé ou non durant le processus de fabrication de la puce. L'essai d'identification de la présente puce est effectué par l'intermédiaire des bornes d'entrée et de sortie existantes et des bornes d'alimentation sans broche d'essai et de diagnostic supplémentaire et sans l'aide d'équipement à laser ou analogue.
Description
Puce de circuit intégré à semiconducteurs possédant un
circuit d'identification à l'intérieur.
La présente invention a trait à une puce de circuit intégré à semiconducteurs, plus particulièrement à une puce de circuit intégré (CI) à semiconducteurs pos- sédant un circuit d'identification à l'intérieur de la
puce pour trier les puces à l'aide d'un essai.
Récemment, une tendance croissante s'est mani-
festée selon laquelle des systématisations électroniques sont effectuées dans toutes les industries selon le
développement des techniques de semiconduc-
teurs Par conséquent, la caractérisation appropriée du système électronique est nécessaire pour satisfaire à la particularité de chaque domaine Pour cette raison, les fabriquants de semiconducteurs n'ont pas négligé l'effort
de diversification des produits pour satisfaire les diver-
ses demandes des usagers Par exemple, différents modes opératoires en plus d'un mode opératoire fondamental ont été développés conformément à l'accroissement à M bits de la capacité de mémoire d'une mémoire à accès sélectif dynamique (DRAM) C'est-à-dire que dans une DRAM 1 M ou 4 M, les modes opératoires sont divisés en 1 bit, 4 bits, 8 bits etc, selon le nombre de données de sortie et sont divisés en un mode de page rapide, un mode quartet, un mode de colonne statique, etc, selon un signal de commande d'entrée Par conséquent, afin de satisfaire les demandes
de l'usager, les fournisseurs de DRAM proposent différen-
tes DRAM accomplissant les différents modes conformément à divers modes sélectionnés en prévoyant facultativement
les modes opératoires particuliers en plus d'un mode opé-
ratoire fondamental de la DRAM durant le procédé de fabri-
cation de celle-ci Par exemple, le mode en page rapide est considéré comme le mode opératoire fondamental dans une unique chaîne de fabrication de DRAM et la DRAM en mode quartet ou en mode à colonne statique est fabriquée en prévoyant facultativement le mode opératoire durant
les étapes de fabrication, respectivement.
Une telle prévision facultative est effectuée tranche par tranche et les DRAM fabriquées sont divisées en chaque mode Ensuite, après fabrication de la DRAM, durant un processus d'assemblage, la tranche est séparée en pavés ou puces individuels grâce à un processus de
traçage, les pavés séparés sont conditionnés dans un bol-
tier particulier grâce aux processus de montage d'un pavé,
d'une liaison par fils et d'un moulage et la DRAM condi-
tionnée sera expédiée en tant que produit final après marquage des données du produit, par exemple le numéro de
série, la date de fabrication et de la chaîne de fabrica-
tion jusqu'à l'essai du produit.
Cependant, dans le cas de DRAM fabriquées par le processus précité, les pavés ou puces divisés en chaque mode sont souvent mélangés avec d'autres types de puces
lorsqu'on fabrique les pavés ou puces sur une seule chai-
ne Dans ce cas, les produits de différents modes opératoi-
res sont contrôlés comme étant des puces erronées durant l'étape d'essai suivante et sont traités comme un article de qualité inférieure, se traduisant par un réduction du rendement. Egalement, pour empêcher que le même type de
pavés soit mélangé avec d'autres types de pavés, une at-
tention très soigneuse est nécessaire, réduisant ainsi le
rendement de l'opération.
Par conséquent, une technique a été rendue né-
cessaire qui rende possible de trier ou d'identifier les mêmes types de puces durant l'étape d'essai, lorsque les puces possédant des modes différents sont mélangées avec
un autre avant conditionnement.
Une telle technique d'identification de puces semiconductrices a été divulguée dans les documents US NO 4 150 331 et 4 510 673 Dans le document US NI 4 150 331, est divulguée une technique qui identifie chaque puce en utilisant un dispositif de circuit programmable sur la surface de la puce Le dispositif de circuit a pour objet de programmer un code d'identification selon qu'une diode est formée ou non entre une broche d'essai et de diagnostic prévue de façon supplémentaire et une broche d'entrée/
sortie sélectionnée.
Cependant, la technique précitée présente un défaut selon lequel la dimension du boîtier ayant un effet important sur le prix de la puce semiconductrice devient plus grand du fait de la prévision de la broche d'essai supplémentaire. Dans le document US NI 4 510 673 est divulguée une technique avec laquelle le repère d'identification particulier est indiqué sur la surface postérieure de la puce semiconductrice en utilisant un dispositif à laser et un opérateur ou une machine peut distinguer le repère d'identification en utilisant un laser ou un dispositif optique Cependant, cette technique présente le défaut
qu'un dispositif à laser coûteux pour repérer l'indica-
tion d'identification particulière, par exemple une chaîne
de fabrication, une date de fabrication, doit être prévu.
Un des buts de la présente invention est de pro-
poser une puce de circuit intégré à semiconducteurs pos-
sédant un nouveau circuit d'identification n'exigeant pas une broche supplémentaire d'essai et de diagnostic et
résout les problèmes précités de l'art antérieur.
Un autre but de la présente invention est de pro-
poser une puce de circuit intégré à semiconducteurs possé-
dant un circuit d'identification de structure simple et
facilitant l'identification de la puce semiconductrice.
Afin d'atteindre les buts précités de présente
invention, on prévoit une puce de circuit intégré à semi-
conducteurs possédant une paire de bornes d'alimentation en tension et une pluralité de bornes d'entrée et des
moyens formant un circuit d'identification connectés en-
tre l'une quelconque des bornes d'alimentation en tension et l'une quelconque des bornes d'entrée, dans laquelle
lesdits moyens formant un circuit d'identifica-
tion comportent: un limiteur de tension possédant un niveau de
limitation de tension prédéterminé pour limiter la diffé-
rence de potentiel d'entrée entre l'une desdites bornes
d'alimentation en tension et l'une desdites bornes d'en-
trée; et des moyens d'option connectés en série avec ledit limiteur de tension pour déterminer l'information d'identification de ladite puce selon qu'un trajet de
courant est formé ou non durant le processus de fabrica-
tion de ladite puce.
Egalement, selon la présente invention, on pré-
voit une puce de circuit intégré à semiconducteurs possé-
dant une paire de bornes d'alimentation en tension et au moins trois bornes d'entrée et des moyens formant un circuit d'identification connectés à l'une desdites bornes d'alimentation en tension et connectés à trois desdites au moins trois bornes d'entrée, dans laquelle
lesdits moyens formant un circuit d'identifica-
tion comportent: un limiteur de tension possédant un niveau de
limitation de tension prédéterminé pour limiter la diffé-
rence de potentiel d'entrée entre ladite borne d'alimenta-
tion en tension et l'une desdites trois bornes d'entrée et générant alors une tension de commande prédéterminée en divisant le niveau de tension limité;
des moyens d'option connectés entre les deux au-
tres desdites trois bornes d'entrée pour déterminer l'in-
formation d'identification de ladite puce selon qu'un trajet de courant est formé ou non durant le processus de fabrication de ladite puce; et des moyens de commutation connectésen série avec lesdits moyens d'option, lesdits moyens de commutation étant fermés par ladite tension de commande délivrée par
ledit limiteur de tension.
Grâce à cette configuration, la présente inven-
tion peut adopter un circuit d'indentification de puce
sans ajouter une broche supplémentaire telle qu'une bro-
che d'essai et de diagnostic.
La Figure 1 est une représentation simplifiée d'un mode de réalisation d'une puce de circuit intégré à semiconducteurs possédant un circuit d'identification selon la présente invention; la Figure 2 est une représentation simplifiée d'un autre mode de réalisation d'une puce de circuit
intégré à semiconducteurs possédant un circuit d'identi-
fication selon la présente invention;
la Figure 3 est un schéma de circuit représen-
tant une modification des moyens d'option représentés sur la Figure 1 et la Figure 2; et la Figure 4 représente sous forme simplifiée un autre mode de réalisation d'une puce de circuit intégré à semiconducteurs possédant un circuit d'identification
selon la présente invention.
Un mode de réalisation préféré de la présente invention sera ci-après décrit en détail en référence aux
dessins annexés.
La Figure 1 représente sous forme schématique une puce de circuit intégré à semiconducteurs possédant
un circuit d'identification selon la présente invention.
Sur la Figure 1, une puce de circuit intégré 1 comprend
un circuit intérieur 10, des circuits de protection d'en-
trée PC 1 à P Cn, des circuits tampons de sortie Bl à Bn, des bornes d'entrée IN 1 à I Nn, des bornes de sorties
OUTI à OU Tn et une paire de bornes d'alimentation en éner-
gie Vdd et Vss La puce de circuit intégré est connectée à une source d'énergie non représentée ici de manière à recevoir une tension d'alimentation de par exemple 5 V par l'intermédiaire de la borne d'alimentation en tension Vdd et reçoit un potentiel de masse par l'intermédiaire de
la borne d'alimentation en tension Vss Le circuit inté-
rieur 10 recevant la tension de fonctionnement desdites bornes d'alimentation en tension Vdd et Vss, accomplit
une fonction donnée en recevant des signaux d'entrée ap-
pliqués aux bornes d'entrée In I à In 3 et génère des si-
gnaux de sortie prédéterminés par l'intermédiaire des bornes de sortie OUT 1 à OU Tn Egalement, lesdites bornes d'entrée IN 1 à I Nn sont connectées au circuit intérieur 10 par l'intermédiaire des circuits de protection interne respectifs PC 1 à P Cn qui empêchent le claquage du circuit intérieur 10 par suite d'une tension de bruit, par exemple,
une impulsion ou analogue appliquée aux bornes d'entrée.
Les bornes de sortie OUTI à OU Tn sont connectées au circuit intérieur 10 par l'intermédiaire de circuits
tampons de sortie Bl à Bn, respectivement.
Un circuit d'identification 20 qui constitue la partie caractéristique de la présente invention est connecté entre une borne INI des bornes d'entrée et la borne d'alimentation en tension Vss de la puce de circuit
intégré 1 Ce circuit d'identification comporte un limi-
teur de tension 22 et un moyen d'option 24 Le limiteur de tension 22 est prévu pour limiter le niveau d'un signal d'entrée appliqué entre la borne d'entrée IN 1 et la borne
d'alimentation en tension Vss à un niveau logique prédé-
terminé qui doit être appliqué au circuit intérieur 10.
Ce limiteur de tension 22 est constitué d'une pluralité de transistors MOS connectés en série Ml à Mn dont les
grilles respectives sont reliées à leurs drains respectifs.
Egalement, le limiteur de tension 22 peut fixer le ni-
veau logique prédéterminé par la somme de la tension de
seuil de chaque transistor MOS.
Par exemple,'le niveau logique prédéterminé sera fixé à environ plus de 2, 5 V lorsqu'un niveau TTL est appliquéà la borne d'entrée; et approximativement plus de + 3 V lorsqu'un niveau CMOS est appliqué à la borne d'entrée. Bien que la configuration diode du transistor
MOS soit utilisée dans ce mode de réalisation, on compren-
dra qu'un dispositif quelconque à circulation de courant unilatérale possédant une tension de seuil prédéterminée, par exemple une diode à jonction PN ou une diode Zener ou
analogue peut être utilisé en tant que limiteur de tension.
Les moyens d'option 24 sont prévus pour détermi-
ner une circulation de courant à travers le limiteur de tension 22 durant le processus de fabrication et est connecté en série avec le limiteur de tension 22 Pour
constituer les moyens d'option 24, une technique de trai-
tement d'option simple est utilisée dans laquelle une connexion ou une déconnexion d'un fusible ou fil de mé- tal formé durant le processus de fabrication détermine le mode de la puce Dans ce mode de réalisation, après quele fusible a été formé, l'information d'identification de puce est inscrite par le processus d'option dans lequel une fusion du fusible est déterminée par processus de
modification par laser.
Par exemple, durant le processus de fabrication
de la puce, le fusible FU dans une puce est maintenu con-
necté pour une DRAM de fonctionnement en mode à page ra-
pide; et est fondu pour une DRAM à fonctionnement en mode quartet, rendant ainsi possible l'identification des
puces Durant une étape d'essai de processus de fabrica-
tion de puces pour la puce traitée par l'identification précitée, la borne d'entrée IN 1 est connectée à une source de tension élevée prédéterminée 2, par exemple, une source de tension d'environ 15 V et la borne d'alimentation en tension Vss est connectée à un ampèremètre 3 et il est ainsi possible de distinguer le mode de la DRAM Si le courant- circule, l'échantillon est identifié comme étant une DRAM pour un fonctionnement en mode à page rapide, tandis que si le courant ne circule pas, il est identifié comme étant une DRAM de fonctionnement en mode quartet,
en contrôlant la circulation du courant à l'aide del'am-
pèremètre 3.
Ici, dans le cas du mode quartet, le fusible est fondu de sorte que le signal d'entrée est transféré au circuit intérieur 10 indépendamment de l'existence du
circuit d'identification 20 durant le fonctionnement nor-
mal de la puce; mais dans le cas du mode à page rapide, si le limiteur de tension 22 n'existait pas, la borne d'entrée IN 1 serait toujours dans l'état logique " O " par l'intermédiaire du fusible FU L'apparition de ce phénomène sera empêchée par le limiteur de tension 22. D'une manière plus détaillée, lorsqu'un " O " logique est
appliqué à la borne d'entrée IN 1, un " O " logique est ap-
pliqué au circuit intérieur 10 indépendamment de la con-
nexion du circuit d'identification 20; mais lorsqu'un
" 1 " logique est appliqué à la borne d'entrée IN 1, le cou-
rant circule à travers le circuit d'identification 20, générant ainsi une différence de tension prédéterminée dans le limiteur de tension 22 qui fait que le circuit
intérieur 10 reçoit un " 1 " logique.
Le circuit d'identification 20 doit de préférence être connecté à la borne d'entrée INI par l'intermédiaire
du circuit de protection d'entrée PC 1 qui protège les cir-
cuits d'identification d'une détérioration d e à une im-
pulsion extérieure ou analogue.
La Figure 2 représente un autre mode de réalisa-
tion de la puce de circuit intégré à semiconducteurs selon
la présente invention, dans lequel la configuration de cir-
cuit est la même que celle du premier mode de réalisation
à l'exception que le circuit d'identification 20 est con-
necté entre la borne d'alimentation en tension Vdd et la borne d'entrée IN 1 Puisque la tension de + 15 V appliquée à la borne d'entrée est supérieure à la tension de + 5 V délivrée depuis la borne d'alimentation en tension Vdd durant l'essai d'identification, les principes de base de
fonctionnement de la puce sont les mêmes que celui du pre-
mier mode de réalisation.
La Figure 3 représente la modification des moyens d'option 24 pour identifier deux ou plus de deux types de puces Comme représenté sur la Figure 3, les moyens d'option 24 sont constitués d'une pluralité de transistors MOS M Al à M An dont les grilles sont reliées à leurs drains et une pluralité de fusibles FU 1 à F Un respectivement con- nectés aux transistors MOS respectifs Chaque combinaison
d'un transistor MOS et d'un fusible est connectée en paral-
lèle sur un autre sur le limiteur de tension 22 et la
borne d'alimentation en tension Vss (ou Vdd).
Afin d'identifier les puces par le circuit tel que réalisé ci-dessus, une information d'identification peut être fournie par les valeurs de courant traversant
les moyens d'option comme représenté au tableau 1.
Tableau 1
l l connexion des fusibles information 1-à FU 2 T F d'identificationi t F Ui FU> 2 I FU> 3 I Imode page rapide i connecté c connecté c Connecté Ilt +Ii +I 33 mode quartet fondu connecte connecté t Ia + 13 I imode colonne t fondu fondu connecté I I 3 I statique I l I | t autre mode fondu fondu fondu | O {
à ____ 1 à__
La Figure 4 représente une variante du circuit d'identification pour identifier deux ou plus de deux
types de puces Sur la Figure 4, les moyens d'identifica-
tion 30 sont connectés à la borne d'alimentation en ten-
sion Vss et à trois bornes d'entrée IN 1 à IN 3 Les moyens d'identification 30 comportent un limiteur de tension 32,
un moyen d'option 34 et un moyen de commutation 36.
Le limiteur de tension 32 est réalisé de telle sorte qu'il limite la différence de potentiel d'entrée
appliquée entre la borne d'entrée IN 3 et la borne d'ali-
mentation Vss au niveau logique reçu dans le circuit in-
térieur 10 et divise le niveau logique donné pour générer une tension de commande prédéterminée VR Le limiteur de tension 32 comporte une pluralité de transistors MOS MB 1 à M Bn dont les grilles sont reliées à leurs drains et
une résistance R est connectée aux transistors MOS, la-
dite pluralité de transistors MOS et de résistances étant
connectée entre la borne d'entrée IN 3 et la borne d'ali-
mentation Vss La tension répartie entre deux bornes de la résistance R est appliquée aux moyens de commutation 36
en tant que tension de commande VR Les moyens de commu-
tation 36 sont connectés en série avec les moyens d'option entre les bornes d'entrée INI et IN 2 pour provoquer la
circulation de courant sous l'action de la tension de com-
mande VR dudit limiteur de tension 32 Les moyens de commu-
tation 36 sont constitués d'une pluralité de transistors MOS MC 1 à M Cn dans lesquels les drains de chaque transistor
sont connectés à la borne d'entrée IN 1; les grilles re-
çoivent la tension de commande VR; et les sources sont connectées aux fusibles correspondants des moyens d'option
34 décrits plus loin.
Dans ce mode de réalisation, les moyens d'option 34 sont constitués d'une pluralité de fusibles FUA 1 à FU An dont chacun est relié au transistor MOS correspondant desdits moyens de commutation 36 Et chaque combinaison
d'un transistor MOS et d'un fusible est connectée en pa-
rallèle sur une autre entre les bornes d'entrée IN 1 et IN 2 Ici, la fusion des fusibles respectifs des moyens d'option est effectuée durant le processus de fabrication de la puce pour fournir l'information d'identification requise. Afin d'identifier les puces munies du circuit d'identification du mode de réalisation décrit ci-dessus, la borne d'entrée IN 1 est reliée à une source d'énergie V d'une tension prédéterminée de par exemple 5 V, la borne d'entrée IN 2 est reliée à un ampèremètre A et une source d'énergie de tension plus élevée de par exemple 15 V est
connectée entre la borne d'entrée IN 3 et la borne d'ali-
mentation Vss Lors de la mise en marche de ces sources d'énergie, un courant circule à travers le limiteur de tension 32 et une tension prédéterminée est répartie dans
la résistance R générant la tension de commande VR à four-
nir aux moyens de commutation 36 Grâce à la tension de commande VR, les transistors MOS respectifs MC 1 et M Cn des moyens de commutation 36 deviennent conducteurs Ainsi, la circulation du courant entre les bornes d'entrée IN 1 et IN 2 est indiquée sur l'ampèremètre A Ici, les valeurs de courant sont obtenues comme représenté sur le tableau 2
selon que les fusibles FU Al à FU An sont fondus ou non.
Tableau 2
r état de connexion des fusibles tinformation t àL d'identification| I FUA 1 j FUA 2 | FUA 3 1 t
+ à + à
I connecté 1 connecté | connecté 1 I I +I 2 +I 3 fondu connecté connecté I +I 3 i fondu | fondu c connecté t I 3 I t fondu | fondu | fondu j O 1 On remarquera sur le tableau 2 que les puces peuvent être inscrites avec l'information d'identification
pouvant identifier quatre modes différents de puces.
Lorsque la puce n'est pas en cours d'essai d'i-
dentification de puce, la tension de masse est appliquée aux grilles de transistors MOS respectifs MC 1 à M Cn des
moyens de commutation 36 par l'intermédiaire de la résis-
tance R, assurant ainsi le fonctionnement normal de la puce.
Comme décrit ci-dessus, selon la présente in-
vention, l'information d'identification de la puce est inscrite par l'apport facultatif de la connexion ou de la déconnexion de ce simple circuit durant le processus
de fabrication de la tranche, et l'information d'identifi-
cation inscrite est détectée au cours de l'étape d'essai du processus d'assemblage usuel de la puce de sorte que
le même type de puces puisse être détecté et traité sépa-
rément au cours des processus ultérieurs.
Dans la puce de la présente invention, l'essai
d'identification de la puce est effectué par l'intermé-
diaire des bornes d'entrée et de sortie existantes et des bornes d'alimentation à la différence du procédé
classique, de sorte que le système de fabrication classi-
que est utilisé au maximum sans changement quelconque de
celui-ci ce qui est très économique et souhaitable.
De plus, la puce de la présente invention n'exige pas une broche supplémentaire d'essai de diagnostic ni un équipement au laser coûteux ou analogue pour identifier
la puce.
Il faut remarquer que la puce selon la présente invention a été décrite comme étant utilisable pour les transistors MOS dans les modes de réalisation qui précèdent,
mais peut être adoptée à différentes applications sur de-
mande Ainsi, la présente puce peut être modifiée sous différentes formes en deçà de la portée de la présente
invention définie dans les revendications annexées.
Claims (7)
1 Puce ( 1) de circuit intégré à semiconducteurs possédant une paire de bornes d'alimentation en tension (Vdd, Vss) et une pluralité de bornes d'entrée (IN 1-I Nn) et des moyens formant un circuit d'identification ( 20) connectés entre l'une quelconque desdites bornes d'ali- mentation en tension et l'une quelconque desdites bornes d'entrée, caractérisée en ce que lesdits moyens formant le circuit d'identification ( 20) comportent: un limiteur de tension ( 22) possédant un niveau de limitation de tension prédéterminé pour limiter la différence de potentiel d'entrée entre l'une desdites bornes d'alimentation en tension et l'une desdites bornes d'entrée; et des moyens d'option ( 24) connectés en série
avec ledit limiteur de tension pour déterminer l'informa-
tion d'identification de la puce selon qu'un trajet de courant est formé ou non durant le processus de fabrication
de la puce.
2 Puce ( 1) de circuit intégré à semiconducteurs selon la revendication 1, caractérisée en ce que ledit
limiteur de tension ( 22) comporte une pluralité de tran-
sistors MOS (Ml à Mn) connectés en série dont les grilles respectives sont connectées à leurs drains de telle sorte que ledit niveau prédéterminé de limitation de tension
soit fixé pour être la somme des tensions de seuil des-
dits transistors MOS.
3 Puce ( 1) de circuit intégré à semiconducteurs selon la revendication 1, caractérisée en ce que lesdits moyens d'option ( 24) sont constitués d'un fusible (FU) dont la connexion ou la déconnexion est effectuée durant
le processus de fabrication de la puce.
4 Puce ( 1) de circuit intégré à semiconducteurs selon la revendication 1, caractérisée en ce que lesdits moyens d'option ( 24) sont constitués d'un fil de métal disposé entre la grille et la source d'un transistor MOS connecté audit limiteur de tension, la formation du-
dit fil métallique étant effectuée durant la métallisa-
tion du processus de fabrication de ladite puce.
Puce ( 1) de circuit intégré à semiconducteurs selon la revendication 1, caractérisée en ce que lesdits
moyens d'option ( 24) comportent une pluralité de combinai-
sons d'un transistor MOS (M Al-M An) dont la grille est reliée au drain de celui-ci et d'un fusibld (F Ul-F Un)
connecté à la source dudit transistor MOS, lesdites com-
binaisons étant connectées en parallèle entre elles et l'information d'identification de ladite puce étant fixée
selon le nombre desdits fusibles qui sont fondus.
6 Puce ( 1) de circuit intégré à semiconducteurs possédant une paire de bornes d'alimentation en tension (Vdd, Vss) et au moins trois bornes d'entrée (IN 1-IN 3) et des moyens formant un circuit d'identification ( 30)
connectés à l'une desdites bornes d'alimentation en ten-
sion et connectés aux trois desdites au moins trois bor-
nes d'entrée, caractérisée en ce que lesdits moyens formant un circuit d'identification ( 30) comportent un limiteur de tension ( 32) possédant un niveau
de limitation de tension prédéterminé pour limiter la dif-
férence de potentiel entre ladite borne d'alimentation en
tension et l'une desdites trois bornes d'entrée et géné-
rant ainsi une tension de commande prédéterminée en divi-
sant le niveau de tension limitée; des moyens d'option ( 34) connectés entre les deux bornes restantes desdites trois bornes d'entrée pour déterminer l'information d'identification de ladite puce selon qu'un trajet de courant est formé ou non durant le processus de fabrication de ladite puce; et des moyens de commutation ( 36) connectés en série
avec lesdits moyens d'option, lesdits moyens de commu-
tation étant rendus conducteurs par ladite tension de
commande (VR) délivrée par ledit limiteur de tension.
7 Puce ( 1) de circuit intégré à semiconducteurs selon la revendication 6, caractérisée en ce que ledit limiteur de tension comporte: une pluralité de transistors MOS connectés en série dont les grilles respectives sont connectées à leurs drains respectifs; et une résistance (R) connectée à ladite pluralité des transistors MOS, ledit niveau de tension limitée étant la somme de la tension aux bornes de ladite résistance et des tensions de seuil desdits transistors MOS et ladite tension de commande étant ladite tension aux bornes de
ladite résistance.
8 Puce ( 1) de circuit intégré à semiconducteurs selon la revendication 6, caractérisée en ce que lesdits moyens d'option ( 34) comportent une pluralité de fusibles
(FU Al-FU An) et lesdits moyens de commutation ( 36) compor-
tent une pluralité de transistors MOS, chacun de ladite
pluralité de fusibles et chacun de ladite pluralité des-
dits transistors MOS étant connectés en série entre eux,
lesdits transistors MOS étant rendus conducteurs par la-
dite tension de commande appliquée à leurs grilles, et ladite information d'identification de ladite puce étant
déterminée selon le nombre desdits fusibles fondus.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900007481A KR920007535B1 (ko) | 1990-05-23 | 1990-05-23 | 식별회로를 구비한 반도체 집적회로 칩 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2662505A1 true FR2662505A1 (fr) | 1991-11-29 |
| FR2662505B1 FR2662505B1 (fr) | 1994-09-09 |
Family
ID=19299365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR909010474A Expired - Lifetime FR2662505B1 (fr) | 1990-05-23 | 1990-08-20 | Puce de circuit integre a semiconducteurs possedant un circuit d'identification a l'interieur. |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US5103166A (fr) |
| JP (2) | JPH079753B2 (fr) |
| KR (1) | KR920007535B1 (fr) |
| CN (1) | CN1025261C (fr) |
| DE (1) | DE4026326C2 (fr) |
| FR (1) | FR2662505B1 (fr) |
| GB (1) | GB2244339B (fr) |
| HK (1) | HK21896A (fr) |
| IT (1) | IT1242519B (fr) |
| NL (1) | NL194814C (fr) |
| RU (1) | RU2034306C1 (fr) |
| SE (1) | SE508000C2 (fr) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5332973A (en) * | 1992-05-01 | 1994-07-26 | The University Of Manitoba | Built-in fault testing of integrated circuits |
| US5363134A (en) * | 1992-05-20 | 1994-11-08 | Hewlett-Packard Corporation | Integrated circuit printhead for an ink jet printer including an integrated identification circuit |
| US5787174A (en) * | 1992-06-17 | 1998-07-28 | Micron Technology, Inc. | Remote identification of integrated circuit |
| JP3659981B2 (ja) * | 1992-07-09 | 2005-06-15 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置 |
| US7158031B2 (en) * | 1992-08-12 | 2007-01-02 | Micron Technology, Inc. | Thin, flexible, RFID label and system for use |
| US5426375A (en) * | 1993-02-26 | 1995-06-20 | Hitachi Micro Systems, Inc. | Method and apparatus for optimizing high speed performance and hot carrier lifetime in a MOS integrated circuit |
| US5440230A (en) * | 1993-04-02 | 1995-08-08 | Heflinger; Bruce L. | Combinatorial signature for component identification |
| US5686759A (en) * | 1995-09-29 | 1997-11-11 | Intel Corporation | Integrated circuit package with permanent identification of device characteristics and method for adding the same |
| US5818251A (en) * | 1996-06-11 | 1998-10-06 | National Semiconductor Corporation | Apparatus and method for testing the connections between an integrated circuit and a printed circuit board |
| US5867505A (en) * | 1996-08-07 | 1999-02-02 | Micron Technology, Inc. | Method and apparatus for testing an integrated circuit including the step/means for storing an associated test identifier in association with integrated circuit identifier for each test to be performed on the integrated circuit |
| US6100486A (en) | 1998-08-13 | 2000-08-08 | Micron Technology, Inc. | Method for sorting integrated circuit devices |
| US5927512A (en) * | 1997-01-17 | 1999-07-27 | Micron Technology, Inc. | Method for sorting integrated circuit devices |
| US6072574A (en) | 1997-01-30 | 2000-06-06 | Micron Technology, Inc. | Integrated circuit defect review and classification process |
| US5844803A (en) * | 1997-02-17 | 1998-12-01 | Micron Technology, Inc. | Method of sorting a group of integrated circuit devices for those devices requiring special testing |
| US5915231A (en) | 1997-02-26 | 1999-06-22 | Micron Technology, Inc. | Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture |
| US5856923A (en) | 1997-03-24 | 1999-01-05 | Micron Technology, Inc. | Method for continuous, non lot-based integrated circuit manufacturing |
| US5959912A (en) * | 1997-04-30 | 1999-09-28 | Texas Instruments Incorporated | ROM embedded mask release number for built-in self-test |
| US5984190A (en) * | 1997-05-15 | 1999-11-16 | Micron Technology, Inc. | Method and apparatus for identifying integrated circuits |
| US5907492A (en) | 1997-06-06 | 1999-05-25 | Micron Technology, Inc. | Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs |
| US7120513B1 (en) * | 1997-06-06 | 2006-10-10 | Micron Technology, Inc. | Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs |
| US6339385B1 (en) | 1997-08-20 | 2002-01-15 | Micron Technology, Inc. | Electronic communication devices, methods of forming electrical communication devices, and communication methods |
| US6049624A (en) | 1998-02-20 | 2000-04-11 | Micron Technology, Inc. | Non-lot based method for assembling integrated circuit devices |
| KR100261223B1 (ko) | 1998-05-04 | 2000-07-01 | 윤종용 | 식별 회로를 구비하는 반도체장치 및 그 기능 식별방법 |
| US6265232B1 (en) * | 1998-08-21 | 2001-07-24 | Micron Technology, Inc. | Yield based, in-line defect sampling method |
| US6268228B1 (en) * | 1999-01-27 | 2001-07-31 | International Business Machines Corporation | Electrical mask identification of memory modules |
| US6351116B1 (en) | 1999-09-30 | 2002-02-26 | Rockwell Automation Technologies, Inc. | System and method for on-line hall sensor programming |
| US6791157B1 (en) | 2000-01-18 | 2004-09-14 | Advanced Micro Devices, Inc. | Integrated circuit package incorporating programmable elements |
| US6430016B1 (en) | 2000-02-11 | 2002-08-06 | Micron Technology, Inc. | Setpoint silicon controlled rectifier (SCR) electrostatic discharge (ESD) core clamp |
| US6772356B1 (en) | 2000-04-05 | 2004-08-03 | Advanced Micro Devices, Inc. | System for specifying core voltage for a microprocessor by selectively outputting one of a first, fixed and a second, variable voltage control settings from the microprocessor |
| DE10018356B4 (de) * | 2000-04-13 | 2005-05-04 | Siemens Ag | Verfahren zum Identifizieren eines elektronischen Steuergeräts und dafür geeignetes Steuergerät |
| JPWO2002050910A1 (ja) * | 2000-12-01 | 2004-04-22 | 株式会社日立製作所 | 半導体集積回路装置の識別方法と半導体集積回路装置の製造方法及び半導体集積回路装置 |
| GB2374426B (en) * | 2001-02-07 | 2003-10-29 | Samsung Electronics Co Ltd | Apparatus for recognizing chip identification and semiconductor device comprising the apparatus |
| KR100393214B1 (ko) | 2001-02-07 | 2003-07-31 | 삼성전자주식회사 | 패드의 수를 최소화하기 위한 칩 식별 부호 인식 장치 및이를 내장한 반도체 장치 |
| US7188261B1 (en) | 2001-05-01 | 2007-03-06 | Advanced Micro Devices, Inc. | Processor operational range indicator |
| JP3941620B2 (ja) * | 2001-08-31 | 2007-07-04 | 株式会社デンソーウェーブ | Ｉｄタグ内蔵電子機器 |
| US7573159B1 (en) | 2001-10-22 | 2009-08-11 | Apple Inc. | Power adapters for powering and/or charging peripheral devices |
| DE10241141B4 (de) * | 2002-09-05 | 2015-07-16 | Infineon Technologies Ag | Halbleiter-Bauelement-Test-Verfahren für ein Halbleiter-Bauelement-Test-System mit reduzierter Anzahl an Test-Kanälen |
| US7319935B2 (en) * | 2003-02-12 | 2008-01-15 | Micron Technology, Inc. | System and method for analyzing electrical failure data |
| JP4272968B2 (ja) * | 2003-10-16 | 2009-06-03 | エルピーダメモリ株式会社 | 半導体装置および半導体チップ制御方法 |
| KR100688518B1 (ko) * | 2005-01-12 | 2007-03-02 | 삼성전자주식회사 | 개별 칩들의 디바이스 정보를 직접 판독할 수 있는시그너처 식별 장치를 갖는 멀티 칩 패키지 |
| GB0617697D0 (en) * | 2006-09-08 | 2006-10-18 | Algotronix Ltd | Method of actively tagging electronic designs and intellectual property cores |
| KR101161966B1 (ko) * | 2010-07-09 | 2012-07-04 | 에스케이하이닉스 주식회사 | 칩 어드레스 회로를 포함하는 멀티 칩 패키지 장치 |
| US9879897B2 (en) | 2010-12-02 | 2018-01-30 | Frosty Cold, Llc | Cooling agent for cold packs and food and beverage containers |
| US10155698B2 (en) | 2010-12-02 | 2018-12-18 | Frosty Cold, Llc | Cooling agent for cold packs and food and beverage containers |
| CN104228347B (zh) * | 2013-06-18 | 2016-08-17 | 研能科技股份有限公司 | 喷墨头芯片 |
| JP6091393B2 (ja) * | 2013-10-01 | 2017-03-08 | 三菱電機株式会社 | 半導体装置 |
| US20160065334A1 (en) * | 2014-08-29 | 2016-03-03 | R&D Circuits, Inc | Structure and Implementation Method for implementing an embedded serial data test loopback, residing directly under the device within a printed circuit board |
| JP7305934B2 (ja) * | 2018-08-02 | 2023-07-11 | 富士電機株式会社 | 差動増幅回路を備える装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2361717A1 (fr) * | 1976-08-12 | 1978-03-10 | Western Electric Co | Procede de fabrication de circuits integres programmables, et circuit integre correspondant |
| EP0089891A2 (fr) * | 1982-03-19 | 1983-09-28 | Fairchild Semiconductor Corporation | Identification de circuits intégrés réparés |
| JPS59112499A (ja) * | 1982-12-18 | 1984-06-28 | Mitsubishi Electric Corp | 半導体メモリ装置 |
| JPS59129999A (ja) * | 1983-01-17 | 1984-07-26 | Mitsubishi Electric Corp | 半導体メモリ装置 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE756139A (fr) * | 1969-09-15 | 1971-02-15 | Rca Corp | Circuit intermediaire integre pour le couplage d'un circuit de commandea impedance de sortie faible a une charge a impedance d'entree elevee |
| US4020365A (en) * | 1976-03-22 | 1977-04-26 | Intersil Incorporated | Integrated field-effect transistor switch |
| US4150331A (en) * | 1977-07-29 | 1979-04-17 | Burroughs Corporation | Signature encoding for integrated circuits |
| US4301403A (en) * | 1978-12-21 | 1981-11-17 | Measurement Technology Ltd. | Electrical circuit testing |
| DE3002894C2 (de) * | 1980-01-28 | 1982-03-18 | Siemens AG, 1000 Berlin und 8000 München | Monolithisch integrierte Halbleiterschaltung mit Transistoren |
| JPS57191896A (en) * | 1981-05-21 | 1982-11-25 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
| US4465973A (en) * | 1982-05-17 | 1984-08-14 | Motorola, Inc. | Pad for accelerated memory test |
| JPS59157900A (ja) * | 1983-02-25 | 1984-09-07 | Nec Corp | 冗長ビツト使用の検出回路を有するメモリ装置 |
| US4510673A (en) * | 1983-06-23 | 1985-04-16 | International Business Machines Corporation | Laser written chip identification method |
| US4595875A (en) * | 1983-12-22 | 1986-06-17 | Monolithic Memories, Incorporated | Short detector for PROMS |
| GB8428405D0 (en) * | 1984-11-09 | 1984-12-19 | Membrain Ltd | Automatic test equipment |
| US4719418A (en) * | 1985-02-19 | 1988-01-12 | International Business Machines Corporation | Defect leakage screen system |
| JPH0782746B2 (ja) * | 1985-03-25 | 1995-09-06 | 株式会社日立製作所 | ダイナミツク型ｒａｍ |
| JPS61265829A (ja) * | 1985-05-20 | 1986-11-25 | Fujitsu Ltd | 半導体集積回路 |
| DE3526485A1 (de) * | 1985-07-24 | 1987-02-05 | Heinz Krug | Schaltungsanordnung zum pruefen integrierter schaltungseinheiten |
| US4698589A (en) * | 1986-03-21 | 1987-10-06 | Harris Corporation | Test circuitry for testing fuse link programmable memory devices |
| US4970454A (en) * | 1986-12-09 | 1990-11-13 | Texas Instruments Incorporated | Packaged semiconductor device with test circuits for determining fabrication parameters |
| US4779043A (en) * | 1987-08-26 | 1988-10-18 | Hewlett-Packard Company | Reversed IC test device and method |
| US4853628A (en) * | 1987-09-10 | 1989-08-01 | Gazelle Microcircuits, Inc. | Apparatus for measuring circuit parameters of a packaged semiconductor device |
| JPH0175400U (fr) * | 1987-11-09 | 1989-05-22 | ||
| GB2220272B (en) * | 1988-06-29 | 1992-09-30 | Texas Instruments Ltd | Improvements in or relating to integrated circuits |
| JPH0291898A (ja) * | 1988-09-27 | 1990-03-30 | Nec Corp | 半導体記憶装置 |
| JP2705142B2 (ja) * | 1988-10-13 | 1998-01-26 | 日本電気株式会社 | 半導体集積回路装置 |
| US4942358A (en) * | 1988-11-02 | 1990-07-17 | Motorola, Inc. | Integrated circuit option identification circuit and method |
-
1990
- 1990-05-23 KR KR1019900007481A patent/KR920007535B1/ko not_active IP Right Cessation
- 1990-08-14 GB GB9017779A patent/GB2244339B/en not_active Expired - Lifetime
- 1990-08-14 IT IT02127490A patent/IT1242519B/it active IP Right Grant
- 1990-08-17 NL NL9001837A patent/NL194814C/nl not_active IP Right Cessation
- 1990-08-20 FR FR909010474A patent/FR2662505B1/fr not_active Expired - Lifetime
- 1990-08-20 JP JP2219871A patent/JPH079753B2/ja not_active Expired - Lifetime
- 1990-08-20 SE SE9002701A patent/SE508000C2/sv not_active IP Right Cessation
- 1990-08-20 DE DE4026326A patent/DE4026326C2/de not_active Expired - Lifetime
- 1990-08-25 CN CN90107204A patent/CN1025261C/zh not_active Expired - Lifetime
- 1990-09-04 RU SU904830937A patent/RU2034306C1/ru active
- 1990-09-06 US US07/578,284 patent/US5103166A/en not_active Expired - Lifetime
-
1996
- 1996-02-01 HK HK21896A patent/HK21896A/xx not_active IP Right Cessation
-
2000
- 2000-09-08 JP JP2000272748A patent/JP3343345B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2361717A1 (fr) * | 1976-08-12 | 1978-03-10 | Western Electric Co | Procede de fabrication de circuits integres programmables, et circuit integre correspondant |
| EP0089891A2 (fr) * | 1982-03-19 | 1983-09-28 | Fairchild Semiconductor Corporation | Identification de circuits intégrés réparés |
| JPS59112499A (ja) * | 1982-12-18 | 1984-06-28 | Mitsubishi Electric Corp | 半導体メモリ装置 |
| JPS59129999A (ja) * | 1983-01-17 | 1984-07-26 | Mitsubishi Electric Corp | 半導体メモリ装置 |
Non-Patent Citations (3)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN. vol. 30, no. 10, Mars 1988, NEW YORK US pages 126 - 127 'Use of Engineering Change Levels for Diagnosing Card Incompatibility Problems' * |
| PATENT ABSTRACTS OF JAPAN vol. 8, no. 237 (P-310)30 Octobre 1984 & JP-A-59 112 499 ( MITSUBISHI ) 28 Juin 1984 * |
| PATENT ABSTRACTS OF JAPAN vol. 8, no. 259 (P-317)28 Novembre 1984 & JP-A-59 129 999 ( MITSUBISHI ) 26 Juillet 1984 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001135796A (ja) | 2001-05-18 |
| US5103166A (en) | 1992-04-07 |
| NL194814C (nl) | 2003-03-04 |
| HK21896A (en) | 1996-02-09 |
| IT9021274A1 (it) | 1991-11-24 |
| KR920007535B1 (ko) | 1992-09-05 |
| NL194814B (nl) | 2002-11-01 |
| RU2034306C1 (ru) | 1995-04-30 |
| CN1056770A (zh) | 1991-12-04 |
| DE4026326C2 (de) | 1995-07-27 |
| CN1025261C (zh) | 1994-06-29 |
| GB2244339B (en) | 1994-04-27 |
| DE4026326A1 (de) | 1991-11-28 |
| GB9017779D0 (en) | 1990-09-26 |
| GB2244339A (en) | 1991-11-27 |
| IT1242519B (it) | 1994-05-16 |
| NL9001837A (nl) | 1991-12-16 |
| JP3343345B2 (ja) | 2002-11-11 |
| SE508000C2 (sv) | 1998-08-10 |
| IT9021274A0 (it) | 1990-08-14 |
| FR2662505B1 (fr) | 1994-09-09 |
| KR910020883A (ko) | 1991-12-20 |
| JPH079753B2 (ja) | 1995-02-01 |
| SE9002701L (sv) | 1991-11-24 |
| SE9002701D0 (sv) | 1990-08-20 |
| JPH0428088A (ja) | 1992-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2662505A1 (fr) | Puce de circuit integre a semiconducteurs possedant un circuit d'identification a l'interieur. | |
| KR101027170B1 (ko) | 차동 감지 방식을 이용하여 저 전압으로 프로그램 가능한ｅＦＵＳＥ | |
| US7307911B1 (en) | Apparatus and method for improving sensing margin of electrically programmable fuses | |
| US7215177B2 (en) | Semiconductor integrated circuit with electrically programmable fuse | |
| US20100165775A1 (en) | Semiconductor device having electrical fuses with less power consumption and interconnection arrangement | |
| EP0334763B1 (fr) | Procédé de test de mémoire à programmation unique et mémoire correspondante | |
| EP0317014A1 (fr) | Unité de mémoire vive à plusieurs modes de test et ordinateur muni de telles unités | |
| FR2893730A1 (fr) | Montage a detection des essais de manipulation | |
| FR2529702A1 (fr) | Memoire morte a semi-conducteurs | |
| US20100329055A1 (en) | Measuring electrical resistance | |
| US6983404B2 (en) | Method and apparatus for checking the resistance of programmable elements | |
| FR2786633A1 (fr) | Procedes et circuits d'entree/sortie de donnees qui inversent selectivement les bits | |
| FR2563026A1 (fr) | Dispositif de controle pour des amplificateurs d'attaque integres | |
| US7327595B2 (en) | Dynamically read fuse cell | |
| US5495446A (en) | Pre-charged exclusionary wired-connected programmed redundant select | |
| FR2715759A1 (fr) | Bascule bistable non volatile programmable, avec réduction de parasites en mode de lecture, notamment pour circuit de redondance de mémoire. | |
| US6961883B2 (en) | Tester built-in semiconductor integrated circuit device | |
| US7295055B2 (en) | Device for eliminating clock signal noise in a semiconductor integrated circuit | |
| EP0675441B1 (fr) | Dispositif matriciel de fusibles de redondance pour mémoire intégrée et procédé de mise en oeuvre | |
| US6353336B1 (en) | Electrical ID method for output driver | |
| FR2676844A1 (fr) | Dispositif de memoire a semiconducteurs avec redondance. | |
| KR102133356B1 (ko) | 반도체 장치 및 그 동작방법 | |
| EP4387161A1 (fr) | Dispositif et procédé permettant de fournir une fonction physiquement non clonable avec une fiabilité élevée | |
| US6469946B2 (en) | Semiconductor memory and its test method | |
| KR100506667B1 (ko) | 반도체 집적회로 |