JP2001135796A - 半導体集積回路チップ - Google Patents

半導体集積回路チップ

Info

Publication number
JP2001135796A
JP2001135796A JP2000272748A JP2000272748A JP2001135796A JP 2001135796 A JP2001135796 A JP 2001135796A JP 2000272748 A JP2000272748 A JP 2000272748A JP 2000272748 A JP2000272748 A JP 2000272748A JP 2001135796 A JP2001135796 A JP 2001135796A
Authority
JP
Japan
Prior art keywords
voltage
input terminals
integrated circuit
chip
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000272748A
Other languages
English (en)
Other versions
JP3343345B2 (ja
Inventor
Dong-Su Jeon
東守 全
Yoshoku Seki
容軾 昔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2001135796A publication Critical patent/JP2001135796A/ja
Application granted granted Critical
Publication of JP3343345B2 publication Critical patent/JP3343345B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/006—Identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【課題】 別途の診断ピンの追加が不要な新たな方式の
識別回路を備えた半導体集積回路チップを提供するこ
と。 【解決手段】 １対の電源供給端子と少なくとも３つの
入力端子ＩＮ1 〜ＩＮnを有する半導体集積回路チップ
１において、前記いずれか１つの電源供給端子Ｖdd、Ｖ
ssと前記少なくとも３つの入力端子のうち３つの入力端
子がそれぞれ連結された識別回路２０を具備し、この識
別回路は、前記電源供給端子と前記３つの入力端子のう
ちいずれかひとつの入力端子との間の電位差を分圧して
所定レベルの制御電圧を発生するための電圧リミッタ２
２と、前記３つの入力端子のうち残りの２つの入力端子
の間の電流の流れをチップ製造工程段階で決定するため
のオプション手段２４と、前記オプション手段に直列に
連結され前記電圧リミッタから供給される前記制御電圧
によりターンオンされるスイッチ手段とを具備すること
を特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体集積回路チッ
プに係り、特に同種のチップであるか否かをテストを通
じて判るための識別回路をチップ内部に具備した半導体
集積回路チップに関するものである。
【０００２】
【従来の技術】最近、半導体技術の発展とともに産業の
全分野にわたって電子システム化されてゆく傾向であ
る。したがって、各分野の特殊性があるので、適切な電
子システムの特性化が要求されている。
【０００３】ところで、半導体製造業者は使用者の多様
の要求に応じて製品の多様化に努力している。例えば、
最近ＤＲＡＭの記憶容量がＭｂｉｔ単位に増えることに
したがい、基本動作モード以外の多様の新しい動作モー
ドの開発がなされている。すなわち、現在の１Ｍあるい
は４ＭＤＲＡＭでは、出力されるデータの数によって１
ｂｉｔ、４ｂｉｔ、８ｂｉｔなどに分類され、入力され
る制御信号によって高速ページ(Fast Page) モード、ニ
ブル(Nibble)モード、スタチックコラム(Static Colum
n) モードなどに分類されている。
【０００４】したがって、ＤＲＡＭ供給者は使用者の要
求に応じるため、ＤＲＡＭの基本動作モード以外の動作
モードを製造工程段階でオプション処理することによっ
て特定動作モードが行なわれるようにし、いろいろの選
択された動作モードによって互いに異なるモードを行な
う多様なＤＲＡＭを提供している。例えば、１つのＤＲ
ＡＭ製造ラインで高速ページモードを基本動作モードに
し、製造段階でオプション処理することによってニブル
モードもしくはスタチックコラムモードのＤＲＡＭがそ
れぞれ生産されている。これらのオプション処理はウエ
ハ単位に処理され各モード別に分類されている。その
後、製造後工程（組立工程）でウエハはスクライビング
(scribing)工程を通して個別のダイやチップ状に分離さ
れ、分離されたダイは特定のパッケージにダイマウンテ
ィング、ワイヤボンディングおよびモールディングなど
の過程を経てパッケージングされ、製品検査を通じて製
品の番号、製造日付、製造ラインなどのデータが表記さ
れ最終製品出荷することになる。
【０００５】
【発明が解決しようとする課題】しかし、前記工程で前
述したＤＲＡＭの場合においては、モード別に分離され
たダイあるいはチップが同一ラインで生産されるので、
ダイ状態に取り扱われる過程で互いに混ざることも時々
発生される。このように混ざる場合、次の工程のテスト
過程で異なる動作モードの製品はエラー判定を受け、不
良処理されるのでかなりの生産収率を落とす原因とな
る。また、互いに異なる特性のダイが混ざらないように
するためには細かい注意を要するので作業能率を落と
す。
【０００６】したがって、互いに異なるモードのダイが
混ざってパッケージングされるといえども、テスト過程
で同種のチップが分類もしくは識別できる技術が要求さ
れている。
【０００７】このような半導体チップ識別技術としては
米国特許第４，１５０，３３１号明細書および同第４，
５１０，６７３号明細書等に開示されている。
【０００８】前記米国特許第４，１５０，３３１号明細
書には、プログラムできる回路装置をチップ表面に使っ
てそれぞれのチップを識別することを開示している。そ
の回路装置は別途に具備される診断ピンと選択された入
出力との間にダイオードの形成有無による識別コードを
プログラムさせるようになっているものである。
【０００９】これは別途な診断ピンを備えなければなら
ないので、半導体チップの値段に大きい影響を及ぼすパ
ッケージのサイズが大きくなるという短所を有してい
る。
【００１０】他方の前記米国特許第４，５１０，６７３
号明細書には、半導体チップの裏面にレーザーを使って
特定識別表示を記入し、この識別表示をレーザーもしく
は光学機構を使って機械あるいは人間が識別することの
できるようにした技術が開示されている。この特許の技
術は製造ライン、生産年月日などの特定識別表示をする
ためには高価なレーザー装置を備えなければならないと
いう短所を有する。
【００１１】本発明の目的は、前述のような従来技術の
問題点を解決するために、別途の診断ピンの追加が不要
な新たな方式の識別回路を備えた半導体集積回路チップ
を提供することにある。
【００１２】本発明の他の目的は、半導体チップの識別
表示がとても容易で簡単な識別回路を備えた半導体集積
回路チップを提供することにある。
【００１３】
【課題を解決するための手段】前記目的を達成するた
め、請求項１の本発明の半導体集積回路チップは、１対
の電源供給端子と少なくとも３つの入力端子を有する半
導体集積回路チップにおいて、前記いずれか１つの電源
供給端子と前記少なくとも３つの入力端子のうち３つの
入力端子がそれぞれ連結された識別回路を具備し、この
識別回路は、前記電源供給端子と前記３つの入力端子の
うちいずれかひとつの入力端子との間の電位差を分圧し
て所定レベルの制御電圧を発生するための電圧リミッタ
と、前記３つの入力端子のうち残りの２つの入力端子の
間の電流の流れをチップ製造工程段階で決定するための
オプション手段と、前記オプション手段に直列に連結さ
れ前記電圧リミッタから供給される前記制御電圧により
ターンオンされるスイッチ手段とを具備することを特徴
とする。
【００１４】また、請求項２の半導体集積回路チップ
は、前記電圧リミッタは、ゲートがドレーンに連なるＭ
ＯＳトランジスタのダイオード構成の複数個と、抵抗を
直列連結して、前記抵抗両端に分圧される電圧を前記ス
イッチ手段に供給する制御電圧を発生することを特徴と
する。
【００１５】さらに、請求項３の半導体集積回路チップ
は、前記オプション手段は複数個のヒューズを含み、該
各複数個のヒューズと直列接続された複数個のＭＯＳト
ランジスタを含み、該ＭＯＳトランジスタはそのゲート
に印加される制御電圧によってターンオンされ、前記チ
ップの識別情報は前記ヒューズの溶断個数により決定さ
れることを特徴とする。
【００１６】このような請求項１から３に記載の本発明
による半導体集積回路チップによれば、ウエハ製造工程
で簡単な回路連結有無を選択することによって、チップ
識別情報を書き込めるし、通常の組立工程のテスト段階
でこの識別情報を判読することによって、同種のチップ
を識別することができる。
【００１７】これにより、本発明は別途の診断ピンのよ
うなピンの追加なしにチップの識別回路を採用すること
ができる。
【００１８】
【発明の実施の形態】以下、図面を参照して本発明の望
ましい実施の形態を説明する。
【００１９】図１は本発明による一実施の形態の識別回
路を備えた半導体集積回路チップの構成図である。
【００２０】図１で通常の集積回路チップ１は内部回路
１０、入力保護回路ＰＣ1 〜ＰＣn、出力バッファＢ1
〜Ｂn 、入力端子ＩＮ1 〜ＩＮn 、出力端子ＯＵＴ1 〜
ＯＵＴn 、電源供給端子Ｖdd、Ｖssを含む。集積回路チ
ップ１は図示していない動作電源から、たとえば、５Ｖ
の電圧が電源供給端子Ｖddに加わるように連結され、電
源供給端子Ｖssにはグラウンド電位が加わるように連な
り動作電源を受け入れる。内部回路１０は前記電源供給
端子Ｖdd、Ｖssから動作電圧の供給を受け、入力端子Ｉ
Ｎ1 〜ＩＮn に加わる入力信号を受けて与えられた機能
を行って出力端子ＯＵＴ1 〜ＯＵＴn に所定の出力信号
を発生する。前記入力端子ＩＮ1 〜ＩＮn は端子に加わ
るサージ等のノイズ電圧から内部回路１０の破損を防止
するための入力保護回路ＰＣ1 〜ＰＣn を通じて内部回
路１０とそれぞれ連結されている。出力端子ＯＵＴ1 〜
ＯＵＴn は出力バッファＢ1 〜Ｂn を通じて内部回路１
０とそれぞれ連結されている。
【００２１】このような集積回路チップ１のいずれか１
つの入力端子ＩＮ1 と電源供給端子Ｖssとの間に本発明
による識別回路２０が設けられている。この識別回路２
０は電圧リミッタ２２とオプション手段２４を備える。
【００２２】電圧リミッタ２２は、入力端子ＩＮ1 と電
源供給端子Ｖssとの間に加わる入力信号を内部回路１０
で受け入れるあらかじめ決定されたロジックレベルにレ
ベルリミッティングさせるためのものであり、ドレーン
にゲートがつながったＭＯＳトランジスタＭ1 〜Ｍn の
ダイオード構成を複数個直列に連結して構成されてい
る。これは各ＭＯＳトランジスタＭ1 〜Ｍn の臨界電圧
(ThresholdVoltage)の和に前記あらかじめ決定されたロ
ジックレベルを設定することができる。例えば、入力端
子にＴＴＬレベルが加わる場合はおよそ２．５Ｖ以上、
ＣＭＯＳレベルが加わる場合はおよそ＋３Ｖ以上に設定
されるのであろう。ここではＭＯＳトランジスタのダイ
オード連結構成を使用したが、ＰＮ接合ダイオードもし
くはツェナダイオード(Zener Diode) などの一方向電流
導通素子である臨界電圧をもつ素子ならば同様にして適
用することができる。
【００２３】オプション手段２４は前記電圧リミッタ２
２を通じて流れる電流の流れをウエハ製造工程中に決定
するためのもので、電圧リミッタ２２に直列に接続され
ている。オプション手段２４を備えるため、ウエハ製造
工程でよく使われるヒューズＦＵもしくは金属配線マス
クを通じた配線形成の有無などの簡単なオプション処理
技術が採用される。本実施の形態ではヒューズＦＵを形
成してこのヒューズＦＵをそのまま連結状態におくか、
それともレーザージャッピング(laser zapping) 工程を
通じて切るかのオプション処理によって同種のチップ識
別情報を記入することになる。例えば、ＤＲＡＭの製造
工程で前記ヒューズＦＵをそのまま連結状態に維持した
状態のチップを高速ページモード動作用ＤＲＡＭと規定
すれば、ニブルモード動作用ＤＲＡＭの場合、前記ヒュ
ーズを溶解させて断線処理することによって、２つのモ
ードのＤＲＡＭの分類・識別ができる。すなわち、この
ように識別処理されたチップを組立工程のテスト段階
で、前記入力端子ＩＮ1 には所定の高電圧源２、例えば
＋１５Ｖ位の電圧源を連結し、電源供給端子Ｖssには電
流計３を連結してこれを通じて電流の流れの有無をチェ
ックすることによって、電流が流れると高速ページモー
ド動作用ＤＲＡＭであり、電流が流れないとニブルモー
ド動作用ＤＲＡＭであることを識別することができる。
【００２４】ここで、ニブルモードの場合、ヒューズが
溶断されるので、チップの正常の動作時には識別回路２
０の有無に関係なく入力信号が内部回路１０に伝達され
るが、高速ページモードの場合、もし電圧リミッタ２２
がなければ入力端子ＩＮ1 にはヒューズＦＵを通じてい
つも論理“０”の状態となろう。このような状況を電圧
リミッタ２２により防止できる。すなわち、入力端子Ｉ
Ｎ1 に論理“０”が加わるときには、内部回路１０に識
別回路２０の連結の有無に関係なく論理“０”が入力さ
れるが、論理“１”が加わるときは、識別回路２０を通
じて電流が流れるので電圧リミッタ２２で所定電位差を
発生させて、内部回路１０に論理“１”状態が入力され
る。
【００２５】前記識別回路２０は入力保護回路ＰＣ1 を
通じて入力端子ＩＮ1 と連結されるのが望ましい。これ
は外部サージなどから識別回路２０を保護してくれる。
【００２６】図２は図１の他の実施の形態で、これは図
１に図示された実施の形態とは異なる電源供給端子Ｖdd
と入力端子ＩＮ1 との間に識別回路２０を連結したもの
で、その他の構成は図１と同一である。識別テスト時に
入力端子ＩＮ1 に加わる。＋１５Ｖが供給電圧Ｖddから
供給される供給電圧＋５Ｖよりも高い電圧値を有するの
でその動作原理においても図１と同一である。
【００２７】図３は二種類以上のチップを識別するため
にオプション手段２４を変形させたものである。図３に
おいて、オプション手段２４Ａはゲートがドレーンに連
結されたＭＯＳトランジスタＭＡ1 〜ＭＡn と、各ＭＯ
ＳトランジスタＭＡ1 〜ＭＡn に直列にそれぞれ連結さ
れたヒューズＦＵ1 〜ＦＵn を組合わせたものを互いに
並列連結して構成されている。
【００２８】前記のような回路構成によるチップ識別の
ためには、オプション手段２４Ａを通過した電流量の大
小で、識別情報を下記の表１のように付与することがで
きる。
【００２９】
【表１】
【００３０】図４は二種類以上のチップを識別するため
の変形された識別回路の実施の形態を示す。図４におい
て識別回路３０には電源供給端子Ｖssと３つの入力端子
ＩＮ1 〜ＩＮ3 が連結される。この識別回路３０は電圧
リミッタ３２、オプション手段３４およびスイッチ手段
３６を具備する。
【００３１】電圧リミッタ３２は入力端子ＩＮ3 と電源
供給端子Ｖssとの間に加わる入力電位差をＭＯＳトラン
ジスタＭＢ1 〜ＭＢn 群と抵抗Ｒとによって分圧し、一
方のＭＯＳトランジスタ群によって内部回路１０で受け
入れるロジックレベルでリミッティングさせ、他方の抵
抗Ｒによって所定の制御電圧ＶＲを生ずるように構成す
る。この電圧リミッタ３２はゲートをドレーンに連結し
たＭＯＳトランジスタＭＢ1 〜ＭＢn のダイオード構成
を複数個直列に連結したものと、抵抗Ｒを入力端子ＩＮ
3 と電源供給端子Ｖssとの間に直列に連結して形成され
ている。前記抵抗Ｒの両端に分配される電圧はスイッチ
手段３６に制御電圧ＶＲとして供給される。
【００３２】スイッチ手段３６は、入力端子ＩＮ3 と入
力端子ＩＮ2 との間に連結されるオプション手段３４に
直列に連結され、電流の流れをスイッチングするための
ものであって、前述した電圧リミッタ３２の制御電圧Ｖ
Ｒによってターンオンされるよう連結されている。この
スイッチ手段３６は、ドレーンが入力端子ＩＮ1 に連結
され、ゲートに制御電圧ＶＲが加わりソースが、下記す
るオプション手段３４の各対応するヒューズＦＵＡ1 〜
ＦＵＡn に連結されたＭＯＳトランジスタＭＣ1 〜ＭＣ
n により構成されている。
【００３３】本実施の形態ではオプション手段３４を複
数個のヒューズＦＵＡ1 〜ＦＵＡnによって構成してい
る。これらの各ヒューズＦＵＡ1 〜ＦＵＡn はスイッチ
手段３６の各ＭＯＳトランジスタＭＣ1 〜ＭＣn にそれ
ぞれ連結されている。これらの各ヒューズＦＵＡ1 〜Ｆ
ＵＡn とＭＯＳトランジスタＭＣ1 〜ＭＣn との直列接
続を、入力端子ＩＮ1 と入力端子ＩＮ2 との間に並列接
続している。ここで、オプション手段３４の各ヒューズ
ＦＵＡ1 〜ＦＵＡn は、ウエハ製造工程段階で溶断有無
を選択することによって所望の識別情報を提供する。
【００３４】前述した実施の形態の識別回路を具備した
チップ を識別するため、入力端子ＩＮ1 には、例えば
＋５Ｖの所定の電圧源Ｖを連結し、入力端子 ＩＮ2 に
は電流計Ａを連結し、入力端子ＩＮ3 と電源供給端子Ｖ
との間に、例えば１５Ｖの高電圧源ＨＶを連結する。こ
のような電源印加時に、電圧リミッタ３２を通じて電流
が流れるようになり、抵抗Ｒでは所定電圧が分配され制
御電圧ＶＲが発生される。この制御電圧ＶＲによりスイ
ッチング手段３６の各ＭＯＳトランジスタＭＣ1 〜ＭＣ
n がターンオンされる。
【００３５】一方、入力端子ＩＮ1 と入力端子ＩＮ2 と
の間の電流の流れが電流計Ａに表れる。この時ヒューズ
ＦＵＡ1 〜ＦＵＡn の溶断処理によって下記の表２のよ
うな電流値が得られる。
【００３６】
【表２】
【００３７】したがって、前記電流値によって４つの互
いに異なる特性を有する集積回路チップを識別できる識
別情報を、集積回路チップ上に記入することができる。
チップ識別テストを行なわない場合は、前記スイッチン
グ手段３６の各ＭＯＳトランジスタＭＣ1 〜ＭＣn に抵
抗Ｒを通じてグラウンド電位がゲートに印加されるので
正常動作が維持される。
【００３８】本発明は前記実施の形態に限定されるもの
ではなく、必要に応じて変更することができる。
【００３９】すなわち、本発明はＭＯＳ集積回路に有用
であることを実施の形態を通じてわかり、特定用途によ
っていろいろの形態に適用できるということを留意すべ
きである。したがって、本発明は特許請求の範囲に示さ
れる本発明の技術的思想および範囲内でいろいろの変形
が可能となる。
【００４０】
【発明の効果】以上説明したように本発明の半導体集積
回路チップは、ウエハ製造工程で簡単な回路連結有無の
オプション処理工程を通じてチップ識別情報を記入し、
この記入された識別情報を通常の組立工程のテスト段階
で判読することによって同様の集積回路チップを識別し
分離処理することができる。
【００４１】同種の集積回路チップを識別するための従
来の方式とは異なって、本発明による集積回路チップに
おいては、既存の入出力端子および電源供給端子を通じ
て識別をテストするので、既存半導体集積回路チップの
製造システムの変形がほとんどなく最大に活用できて経
済的である。また、別途の診断ピンのようなピンの追加
が要らないし、高価なレーザー装備を設置する必要もな
い。
【図面の簡単な説明】
【図１】 本発明の識別回路を具備した半導体集積回路
チップの一実施の形態を示す構成図
【図２】 本発明の実施の形態を示す構成図
【図３】 図１および図２のオプション手段の他の実施
の形態を示す回路図
【図４】 本発明の更に他の実施の形態を示す構成図
【符号の説明】
１ 半導体集積回路チップ ２ 高電圧源 ３ 電流計 １０ 内部回路 ２０ 識別回路 ２２，３２ 電圧リミッタ ２４，２４Ａ，３４ オプション手段 ＰＣ1 〜ＰＣn 入力保護回路 ＩＮ1 〜ＩＮn 入力端子 Ｖdd、Ｖss 電源供給端子 ＦＵ ヒューズ Ｍ ＭＯＳトランジスタ Ｒ 抵抗

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 １対の電源供給端子と少なくとも３つの
    入力端子を有する半導体集積回路チップにおいて、 前記いずれか１つの電源供給端子と前記少なくとも３つ
    の入力端子のうち３つの入力端子がそれぞれ連結された
    識別回路を具備し、 この識別回路は、 前記電源供給端子と前記３つの入力端子のうちいずれか
    ひとつの入力端子との間の電位差を分圧して所定レベル
    の制御電圧を発生するための電圧リミッタと、 前記３つの入力端子のうち残りの２つの入力端子の間の
    電流の流れをチップ製造工程段階で決定するためのオプ
    ション手段と、 前記オプション手段に直列に連結され前記電圧リミッタ
    から供給される前記制御電圧によりターンオンされるス
    イッチ手段とを具備することを特徴とする半導体集積回
    路チップ。
  2. 【請求項２】 前記電圧リミッタは、ゲートがドレーン
    に連なるＭＯＳトランジスタのダイオード構成の複数個
    と、抵抗を直列連結して、前記抵抗両端に分圧される電
    圧を前記スイッチ手段に供給する制御電圧を発生するこ
    とを特徴とする請求項１に記載の半導体集積回路チッ
    プ。
  3. 【請求項３】 前記オプション手段は複数個のヒューズ
    を含み、該各複数個のヒューズと直列接続された複数個
    のＭＯＳトランジスタを含み、該ＭＯＳトランジスタは
    そのゲートに印加される制御電圧によってターンオンさ
    れ、前記チップの識別情報は前記ヒューズの溶断個数に
    より決定されることを特徴とする請求項１に記載の半導
    体集積回路チップ。
JP2000272748A 1990-05-23 2000-09-08 半導体集積回路チップ Expired - Lifetime JP3343345B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019900007481A KR920007535B1 (ko) 1990-05-23 1990-05-23 식별회로를 구비한 반도체 집적회로 칩
KR7481 1990-05-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2219871A Division JPH079753B2 (ja) 1990-05-23 1990-08-20 半導体集積回路チップ

Publications (2)

Publication Number Publication Date
JP2001135796A true JP2001135796A (ja) 2001-05-18
JP3343345B2 JP3343345B2 (ja) 2002-11-11

Family

ID=19299365

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2219871A Expired - Lifetime JPH079753B2 (ja) 1990-05-23 1990-08-20 半導体集積回路チップ
JP2000272748A Expired - Lifetime JP3343345B2 (ja) 1990-05-23 2000-09-08 半導体集積回路チップ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2219871A Expired - Lifetime JPH079753B2 (ja) 1990-05-23 1990-08-20 半導体集積回路チップ

Country Status (12)

Country Link
US (1) US5103166A (ja)
JP (2) JPH079753B2 (ja)
KR (1) KR920007535B1 (ja)
CN (1) CN1025261C (ja)
DE (1) DE4026326C2 (ja)
FR (1) FR2662505B1 (ja)
GB (1) GB2244339B (ja)
HK (1) HK21896A (ja)
IT (1) IT1242519B (ja)
NL (1) NL194814C (ja)
RU (1) RU2034306C1 (ja)
SE (1) SE508000C2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015068810A (ja) * 2013-10-01 2015-04-13 三菱電機株式会社 半導体装置

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332973A (en) * 1992-05-01 1994-07-26 The University Of Manitoba Built-in fault testing of integrated circuits
US5363134A (en) * 1992-05-20 1994-11-08 Hewlett-Packard Corporation Integrated circuit printhead for an ink jet printer including an integrated identification circuit
US5787174A (en) * 1992-06-17 1998-07-28 Micron Technology, Inc. Remote identification of integrated circuit
JP3659981B2 (ja) * 1992-07-09 2005-06-15 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置
US7158031B2 (en) 1992-08-12 2007-01-02 Micron Technology, Inc. Thin, flexible, RFID label and system for use
US5426375A (en) * 1993-02-26 1995-06-20 Hitachi Micro Systems, Inc. Method and apparatus for optimizing high speed performance and hot carrier lifetime in a MOS integrated circuit
US5440230A (en) * 1993-04-02 1995-08-08 Heflinger; Bruce L. Combinatorial signature for component identification
US5686759A (en) * 1995-09-29 1997-11-11 Intel Corporation Integrated circuit package with permanent identification of device characteristics and method for adding the same
US5818251A (en) * 1996-06-11 1998-10-06 National Semiconductor Corporation Apparatus and method for testing the connections between an integrated circuit and a printed circuit board
US5867505A (en) * 1996-08-07 1999-02-02 Micron Technology, Inc. Method and apparatus for testing an integrated circuit including the step/means for storing an associated test identifier in association with integrated circuit identifier for each test to be performed on the integrated circuit
US6100486A (en) * 1998-08-13 2000-08-08 Micron Technology, Inc. Method for sorting integrated circuit devices
US5927512A (en) * 1997-01-17 1999-07-27 Micron Technology, Inc. Method for sorting integrated circuit devices
US6072574A (en) * 1997-01-30 2000-06-06 Micron Technology, Inc. Integrated circuit defect review and classification process
US5844803A (en) 1997-02-17 1998-12-01 Micron Technology, Inc. Method of sorting a group of integrated circuit devices for those devices requiring special testing
US5915231A (en) * 1997-02-26 1999-06-22 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US5856923A (en) 1997-03-24 1999-01-05 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
US5959912A (en) * 1997-04-30 1999-09-28 Texas Instruments Incorporated ROM embedded mask release number for built-in self-test
US5984190A (en) * 1997-05-15 1999-11-16 Micron Technology, Inc. Method and apparatus for identifying integrated circuits
US5907492A (en) 1997-06-06 1999-05-25 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
US7120513B1 (en) * 1997-06-06 2006-10-10 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs
US6339385B1 (en) 1997-08-20 2002-01-15 Micron Technology, Inc. Electronic communication devices, methods of forming electrical communication devices, and communication methods
US6049624A (en) * 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
KR100261223B1 (ko) 1998-05-04 2000-07-01 윤종용 식별 회로를 구비하는 반도체장치 및 그 기능 식별방법
US6265232B1 (en) * 1998-08-21 2001-07-24 Micron Technology, Inc. Yield based, in-line defect sampling method
US6268228B1 (en) * 1999-01-27 2001-07-31 International Business Machines Corporation Electrical mask identification of memory modules
US6351116B1 (en) * 1999-09-30 2002-02-26 Rockwell Automation Technologies, Inc. System and method for on-line hall sensor programming
US6791157B1 (en) * 2000-01-18 2004-09-14 Advanced Micro Devices, Inc. Integrated circuit package incorporating programmable elements
US6430016B1 (en) 2000-02-11 2002-08-06 Micron Technology, Inc. Setpoint silicon controlled rectifier (SCR) electrostatic discharge (ESD) core clamp
US6772356B1 (en) 2000-04-05 2004-08-03 Advanced Micro Devices, Inc. System for specifying core voltage for a microprocessor by selectively outputting one of a first, fixed and a second, variable voltage control settings from the microprocessor
DE10018356B4 (de) * 2000-04-13 2005-05-04 Siemens Ag Verfahren zum Identifizieren eines elektronischen Steuergeräts und dafür geeignetes Steuergerät
JPWO2002050910A1 (ja) * 2000-12-01 2004-04-22 株式会社日立製作所 半導体集積回路装置の識別方法と半導体集積回路装置の製造方法及び半導体集積回路装置
GB2374426B (en) * 2001-02-07 2003-10-29 Samsung Electronics Co Ltd Apparatus for recognizing chip identification and semiconductor device comprising the apparatus
KR100393214B1 (ko) 2001-02-07 2003-07-31 삼성전자주식회사 패드의 수를 최소화하기 위한 칩 식별 부호 인식 장치 및이를 내장한 반도체 장치
US7188261B1 (en) 2001-05-01 2007-03-06 Advanced Micro Devices, Inc. Processor operational range indicator
JP3941620B2 (ja) * 2001-08-31 2007-07-04 株式会社デンソーウェーブ Ｉｄタグ内蔵電子機器
US7573159B1 (en) 2001-10-22 2009-08-11 Apple Inc. Power adapters for powering and/or charging peripheral devices
DE10241141B4 (de) * 2002-09-05 2015-07-16 Infineon Technologies Ag Halbleiter-Bauelement-Test-Verfahren für ein Halbleiter-Bauelement-Test-System mit reduzierter Anzahl an Test-Kanälen
US7319935B2 (en) * 2003-02-12 2008-01-15 Micron Technology, Inc. System and method for analyzing electrical failure data
JP4272968B2 (ja) * 2003-10-16 2009-06-03 エルピーダメモリ株式会社 半導体装置および半導体チップ制御方法
KR100688518B1 (ko) * 2005-01-12 2007-03-02 삼성전자주식회사 개별 칩들의 디바이스 정보를 직접 판독할 수 있는시그너처 식별 장치를 갖는 멀티 칩 패키지
GB0617697D0 (en) * 2006-09-08 2006-10-18 Algotronix Ltd Method of actively tagging electronic designs and intellectual property cores
KR101161966B1 (ko) * 2010-07-09 2012-07-04 에스케이하이닉스 주식회사 칩 어드레스 회로를 포함하는 멀티 칩 패키지 장치
US10155698B2 (en) 2010-12-02 2018-12-18 Frosty Cold, Llc Cooling agent for cold packs and food and beverage containers
US9879897B2 (en) 2010-12-02 2018-01-30 Frosty Cold, Llc Cooling agent for cold packs and food and beverage containers
CN104228347B (zh) * 2013-06-18 2016-08-17 研能科技股份有限公司 喷墨头芯片
US20160065334A1 (en) * 2014-08-29 2016-03-03 R&D Circuits, Inc Structure and Implementation Method for implementing an embedded serial data test loopback, residing directly under the device within a printed circuit board
JP7305934B2 (ja) * 2018-08-02 2023-07-11 富士電機株式会社 差動増幅回路を備える装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE756139A (fr) * 1969-09-15 1971-02-15 Rca Corp Circuit intermediaire integre pour le couplage d'un circuit de commandea impedance de sortie faible a une charge a impedance d'entree elevee
US4020365A (en) * 1976-03-22 1977-04-26 Intersil Incorporated Integrated field-effect transistor switch
US4055802A (en) * 1976-08-12 1977-10-25 Bell Telephone Laboratories, Incorporated Electrical identification of multiply configurable circuit array
US4150331A (en) * 1977-07-29 1979-04-17 Burroughs Corporation Signature encoding for integrated circuits
US4301403A (en) * 1978-12-21 1981-11-17 Measurement Technology Ltd. Electrical circuit testing
DE3002894C2 (de) * 1980-01-28 1982-03-18 Siemens AG, 1000 Berlin und 8000 München Monolithisch integrierte Halbleiterschaltung mit Transistoren
JPS57191896A (en) * 1981-05-21 1982-11-25 Mitsubishi Electric Corp Semiconductor integrated circuit
US4480199A (en) * 1982-03-19 1984-10-30 Fairchild Camera & Instrument Corp. Identification of repaired integrated circuits
US4465973A (en) * 1982-05-17 1984-08-14 Motorola, Inc. Pad for accelerated memory test
JPS59112499A (ja) * 1982-12-18 1984-06-28 Mitsubishi Electric Corp 半導体メモリ装置
JPS59129999A (ja) * 1983-01-17 1984-07-26 Mitsubishi Electric Corp 半導体メモリ装置
JPS59157900A (ja) * 1983-02-25 1984-09-07 Nec Corp 冗長ビツト使用の検出回路を有するメモリ装置
US4510673A (en) * 1983-06-23 1985-04-16 International Business Machines Corporation Laser written chip identification method
US4595875A (en) * 1983-12-22 1986-06-17 Monolithic Memories, Incorporated Short detector for PROMS
GB8428405D0 (en) * 1984-11-09 1984-12-19 Membrain Ltd Automatic test equipment
US4719418A (en) * 1985-02-19 1988-01-12 International Business Machines Corporation Defect leakage screen system
JPH0782746B2 (ja) * 1985-03-25 1995-09-06 株式会社日立製作所 ダイナミツク型ｒａｍ
JPS61265829A (ja) * 1985-05-20 1986-11-25 Fujitsu Ltd 半導体集積回路
DE3526485A1 (de) * 1985-07-24 1987-02-05 Heinz Krug Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
US4698589A (en) * 1986-03-21 1987-10-06 Harris Corporation Test circuitry for testing fuse link programmable memory devices
US4970454A (en) * 1986-12-09 1990-11-13 Texas Instruments Incorporated Packaged semiconductor device with test circuits for determining fabrication parameters
US4779043A (en) * 1987-08-26 1988-10-18 Hewlett-Packard Company Reversed IC test device and method
US4853628A (en) * 1987-09-10 1989-08-01 Gazelle Microcircuits, Inc. Apparatus for measuring circuit parameters of a packaged semiconductor device
JPH0175400U (ja) * 1987-11-09 1989-05-22
GB2220272B (en) * 1988-06-29 1992-09-30 Texas Instruments Ltd Improvements in or relating to integrated circuits
JPH0291898A (ja) * 1988-09-27 1990-03-30 Nec Corp 半導体記憶装置
JP2705142B2 (ja) * 1988-10-13 1998-01-26 日本電気株式会社 半導体集積回路装置
US4942358A (en) * 1988-11-02 1990-07-17 Motorola, Inc. Integrated circuit option identification circuit and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015068810A (ja) * 2013-10-01 2015-04-13 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US5103166A (en) 1992-04-07
DE4026326C2 (de) 1995-07-27
KR920007535B1 (ko) 1992-09-05
NL194814C (nl) 2003-03-04
SE9002701L (sv) 1991-11-24
GB2244339B (en) 1994-04-27
NL194814B (nl) 2002-11-01
DE4026326A1 (de) 1991-11-28
IT9021274A0 (it) 1990-08-14
RU2034306C1 (ru) 1995-04-30
CN1025261C (zh) 1994-06-29
FR2662505A1 (fr) 1991-11-29
HK21896A (en) 1996-02-09
JPH0428088A (ja) 1992-01-30
JPH079753B2 (ja) 1995-02-01
CN1056770A (zh) 1991-12-04
IT1242519B (it) 1994-05-16
GB9017779D0 (en) 1990-09-26
KR910020883A (ko) 1991-12-20
FR2662505B1 (fr) 1994-09-09
GB2244339A (en) 1991-11-27
IT9021274A1 (it) 1991-11-24
SE508000C2 (sv) 1998-08-10
SE9002701D0 (sv) 1990-08-20
NL9001837A (nl) 1991-12-16
JP3343345B2 (ja) 2002-11-11

Similar Documents

Publication Publication Date Title
JP3343345B2 (ja) 半導体集積回路チップ
JP2776247B2 (ja) 半導体集積回路及びその製造方法
US6600686B2 (en) Apparatus for recognizing chip identification and semiconductor device comprising the apparatus
KR19990060760A (ko) 반도체 장치의 레이 아웃 구조
US4480199A (en) Identification of repaired integrated circuits
US6442009B1 (en) Semiconductor device having protective and test circuits
JP2006196159A (ja) 個別チップのデバイス情報を直接読み取り可能なシグネチャー識別装置を有するマルチチップパッケージ
US5974577A (en) Integrated circuit with voltage over-stress indicating circuit
US7183827B2 (en) Mixing prevention circuit for preventing mixing of semiconductor chips and semiconductor chip discrimination method
JPH0576184B2 (ja)
US20030065994A1 (en) Semiconductor device with malfunction control circuit and controlling method thereof
JP2743457B2 (ja) 半導体装置
US20220254406A1 (en) Non-volatile memory circuit, semiconductor device, and method of reading non-volatile memory
US6492706B1 (en) Programmable pin flag
JP2848441B2 (ja) Ｃｍｏｓ半導体装置
JPS6117299A (ja) 半導体記憶装置
JPH06242191A (ja) 半導体集積回路
JPH0554694A (ja) 半導体記憶装置
JPH0749366A (ja) 半導体集積回路
JPH0193141A (ja) 半導体集積回路の製造方法
JPH0567683A (ja) 識別回路
JPH10209384A (ja) 半導体集積回路、およびその識別方法
JPH046868A (ja) 半導体集積回路
JPH0714924A (ja) 救済回路
JPH11145824A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100823

Year of fee payment: 8

EXPY Cancellation because of completion of term