JPH0193141A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH0193141A JPH0193141A JP25050387A JP25050387A JPH0193141A JP H0193141 A JPH0193141 A JP H0193141A JP 25050387 A JP25050387 A JP 25050387A JP 25050387 A JP25050387 A JP 25050387A JP H0193141 A JPH0193141 A JP H0193141A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- bus bar
- chip
- terminal
- assumed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000007664 blowing Methods 0.000 claims description 2
- 239000000523 sample Substances 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000005484 gravity Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Wire Bonding (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路の製造方法に関し、特にウェー
ハ状態での良品チップ選別テスト時に自動的にチップの
品種を読み取る技術に関する。
ハ状態での良品チップ選別テスト時に自動的にチップの
品種を読み取る技術に関する。
従来この種の技術は、チップ上に品種信号を出力する端
子を特別に追加し、その出力信号で読み取って品種の判
別を行なっていた。品種の判別に磨要な品種信号のビッ
ト数だけの外部配線端子を設けるわけである。
子を特別に追加し、その出力信号で読み取って品種の判
別を行なっていた。品種の判別に磨要な品種信号のビッ
ト数だけの外部配線端子を設けるわけである。
近年において特に電子装置部品はASIC(アプリケー
ション・スペシフィックIC)−特定用途向けIC−化
が進み、品種数は非常な勢いで増えている。このような
状況において、上述した従来の技術では非常に多くの端
子を特別に追加することになり、一般にチップ上で端子
エリアの占める割合は大きいなめ、チップ面積が非常に
大きくなってしまうという欠点があった。
ション・スペシフィックIC)−特定用途向けIC−化
が進み、品種数は非常な勢いで増えている。このような
状況において、上述した従来の技術では非常に多くの端
子を特別に追加することになり、一般にチップ上で端子
エリアの占める割合は大きいなめ、チップ面積が非常に
大きくなってしまうという欠点があった。
本発明の半導体集積回路の製造方法は、半導体ウェーハ
のチップの周辺部又はスクライブ線上に所定寸法の導電
膜からなる母線を敷設する工程と、前記母線に沿って配
置された複数の外部端子を選択して前記母線に短絡する
ヒユーズを設ける工程と、前記外部端子と前記母線間の
導通をチェックして得られる品種信号によりチップの品
種を判別する工程と、前記ヒユーズを溶断する工程とを
含むというものである。
のチップの周辺部又はスクライブ線上に所定寸法の導電
膜からなる母線を敷設する工程と、前記母線に沿って配
置された複数の外部端子を選択して前記母線に短絡する
ヒユーズを設ける工程と、前記外部端子と前記母線間の
導通をチェックして得られる品種信号によりチップの品
種を判別する工程と、前記ヒユーズを溶断する工程とを
含むというものである。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の第1の実施例を説明するためのチップ
の平面模式図である。
の平面模式図である。
チップ1上には集積回路が形成されており、辺にそって
外部端子として信号端子2.4及び特別の追加電源端子
3が配置されている。このチップの下辺部に母線6を敷
設する。信号端子4(図中ハツチング線入りの端子)は
10本あって、2辺コードとなっており、1024種類
の品種を特定できる。本実施例では、図中左により1,
2゜4.7,8.10番目の端子4からヒユーズ5で母
線6に接続し、2進コード1101001101が得ら
れる。母線6は全体が電気抵抗が低くなるように幅の広
い配線で形成し、追加電源端子3をその一端に有してい
る。
外部端子として信号端子2.4及び特別の追加電源端子
3が配置されている。このチップの下辺部に母線6を敷
設する。信号端子4(図中ハツチング線入りの端子)は
10本あって、2辺コードとなっており、1024種類
の品種を特定できる。本実施例では、図中左により1,
2゜4.7,8.10番目の端子4からヒユーズ5で母
線6に接続し、2進コード1101001101が得ら
れる。母線6は全体が電気抵抗が低くなるように幅の広
い配線で形成し、追加電源端子3をその一端に有してい
る。
次に、品種を判別するため、テスターに接続されたプロ
ーブ針で各端子に接触し、追加電源端子3に微弱電流(
数μA程度)を流し、10本の信号端子4で各々電流を
検知する。前述のように母線6と接続されている信号端
子4では電流が検知されるので、“1”′と判定しその
他の信号端子4では検知されないので“0”と判定する
。
ーブ針で各端子に接触し、追加電源端子3に微弱電流(
数μA程度)を流し、10本の信号端子4で各々電流を
検知する。前述のように母線6と接続されている信号端
子4では電流が検知されるので、“1”′と判定しその
他の信号端子4では検知されないので“0”と判定する
。
その結果、2進コード1101001101を得、本実
施例の品種を判別することができる。品種の判別が終る
と、IC本来の機能動作の障害となるヒユーズ5を溶断
するため、追加電源端子3をOボルトにし、前述で°“
1″と判定された信号端子4から所定の定電流(本実施
例は一般的なCMOS回路であるとし、出力バッファの
許容電流値と等しい20mAとする)を流し込む。この
とき付加電圧限界をIV(一般の0M08回路では5v
程度まで問題ない)としておけばヒユーズ5が溶断すれ
ば、該信号端子4の電圧値が1vに上昇し、溶断が確認
される。そしてこの時の付加電流及び電圧では信号端子
4に接続されている本来の機能回路に障害を与えること
はない。通常の0M08回路ではアルミニウムで配線が
行われており、ヒユーズを厚み1μm2幅1μm、長さ
e(μm)のアルミニウム配線で形成する。アルミニウ
ム配線抵抗を27mΩ/口とすると、 Q=0.24RI2 、T=Q÷M−にこで、Q:発熱
量(カロリー7秒)、R:抵抗(Ω)、■=電流(A)
、T:温度上昇(”C/秒)9M:質量(g)、C:比
熱(カロリー/g・℃)。
施例の品種を判別することができる。品種の判別が終る
と、IC本来の機能動作の障害となるヒユーズ5を溶断
するため、追加電源端子3をOボルトにし、前述で°“
1″と判定された信号端子4から所定の定電流(本実施
例は一般的なCMOS回路であるとし、出力バッファの
許容電流値と等しい20mAとする)を流し込む。この
とき付加電圧限界をIV(一般の0M08回路では5v
程度まで問題ない)としておけばヒユーズ5が溶断すれ
ば、該信号端子4の電圧値が1vに上昇し、溶断が確認
される。そしてこの時の付加電流及び電圧では信号端子
4に接続されている本来の機能回路に障害を与えること
はない。通常の0M08回路ではアルミニウムで配線が
行われており、ヒユーズを厚み1μm2幅1μm、長さ
e(μm)のアルミニウム配線で形成する。アルミニウ
ム配線抵抗を27mΩ/口とすると、 Q=0.24RI2 、T=Q÷M−にこで、Q:発熱
量(カロリー7秒)、R:抵抗(Ω)、■=電流(A)
、T:温度上昇(”C/秒)9M:質量(g)、C:比
熱(カロリー/g・℃)。
の関係式から、アルミニウムではC=0.23(カロリ
ー/g、’c)、比重=0.27.融点=660℃であ
ることにより、ヒユーズ5での温度上昇を計算すると、 以下金目 T=Q÷M−C=0.24RI2 ÷M−CO,24
X(27Xl0−3 ×i> X(20Xl0−3
)22.7 X(10−4Xl0−4 X ff Xl
0−4)Xo、23=4.2 Xl06°C/秒 となる。アルミニウム融点は約660℃であるので、1
ミリ秒足らずで溶断してしまう。このとき母線6は十分
広い幅(例えば10μm)を持っているので、先にヒユ
ーズ5が溶断し、母線6はほとんど影響を受けない。
ー/g、’c)、比重=0.27.融点=660℃であ
ることにより、ヒユーズ5での温度上昇を計算すると、 以下金目 T=Q÷M−C=0.24RI2 ÷M−CO,24
X(27Xl0−3 ×i> X(20Xl0−3
)22.7 X(10−4Xl0−4 X ff Xl
0−4)Xo、23=4.2 Xl06°C/秒 となる。アルミニウム融点は約660℃であるので、1
ミリ秒足らずで溶断してしまう。このとき母線6は十分
広い幅(例えば10μm)を持っているので、先にヒユ
ーズ5が溶断し、母線6はほとんど影響を受けない。
最終的には追加電源端子3のみが余分な外部端子として
残るのみであるからチップ面積の増大は殆どないといえ
る。
残るのみであるからチップ面積の増大は殆どないといえ
る。
第2図は本発明の第2の実施例を説明するための半導体
ウェーハの平面模式図である。本実施例では母線6をチ
ップとチップ間のスクライブ線8上に設けること及び第
1の実施例の追加電源端子3の代りに母線6の一部に電
源端子部7を設けることに特色がある。その他について
は第1の実施例の同じであるので詳細説明を省略する。
ウェーハの平面模式図である。本実施例では母線6をチ
ップとチップ間のスクライブ線8上に設けること及び第
1の実施例の追加電源端子3の代りに母線6の一部に電
源端子部7を設けることに特色がある。その他について
は第1の実施例の同じであるので詳細説明を省略する。
この実施例は、チップ面積は品種信号を利用しない場合
と同じになる利点がある。
と同じになる利点がある。
以上説明したように本発明はチップ上の通常の信号端子
を利用して、品種に対応して所定の信号端子をヒユーズ
で母線に接続することにより、2進コ一ド信号として読
み取ることができ、品種判別ができると共に判別後に本
来の機能動作に障害となるヒユーズを容易に取り除くこ
とができ、最終的には、品種判別のために必要となる特
別の端子はゼロないし1本のみであるので、多数の端子
を用いることが可能であり、チップ面積の増大を殆んど
ともなわずに多くの一品種判別が可能となるという効果
がある。
を利用して、品種に対応して所定の信号端子をヒユーズ
で母線に接続することにより、2進コ一ド信号として読
み取ることができ、品種判別ができると共に判別後に本
来の機能動作に障害となるヒユーズを容易に取り除くこ
とができ、最終的には、品種判別のために必要となる特
別の端子はゼロないし1本のみであるので、多数の端子
を用いることが可能であり、チップ面積の増大を殆んど
ともなわずに多くの一品種判別が可能となるという効果
がある。
第1図及び第2図はそれぞれ本発明の第1及び第2の実
施例を説明するための平面模式図である。 1・・・チップ、2,4・・・信号端子、3・・・追加
電源端子、5・・・ヒユーズ、6・・・母線、7・・・
電源端子部、8・・・スクライブ線。
施例を説明するための平面模式図である。 1・・・チップ、2,4・・・信号端子、3・・・追加
電源端子、5・・・ヒユーズ、6・・・母線、7・・・
電源端子部、8・・・スクライブ線。
Claims (1)
- 半導体ウェーハのチップの周辺部又はスクライブ線上
に所定寸法の導電膜からなる母線を敷設する工程と、前
記母線に沿って配置された複数の外部端子を選択して前
記母線に短絡するヒューズを設ける工程と、前記外部端
子と前記母線間の導通をチェックして得られる品種信号
によりチップの品種を判別する工程と、前記ヒューズを
溶断する工程とを含むことを特徴とする半導体集積回路
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25050387A JPH0193141A (ja) | 1987-10-02 | 1987-10-02 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25050387A JPH0193141A (ja) | 1987-10-02 | 1987-10-02 | 半導体集積回路の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0193141A true JPH0193141A (ja) | 1989-04-12 |
Family
ID=17208850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25050387A Pending JPH0193141A (ja) | 1987-10-02 | 1987-10-02 | 半導体集積回路の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0193141A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7183623B2 (en) * | 2001-10-02 | 2007-02-27 | Agere Systems Inc. | Trimmed integrated circuits with fuse circuits |
US7181841B2 (en) | 2000-11-15 | 2007-02-27 | Autonetworks Technologies, Ltd. | Method of confirming connection of a terminal connecting portion |
-
1987
- 1987-10-02 JP JP25050387A patent/JPH0193141A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7181841B2 (en) | 2000-11-15 | 2007-02-27 | Autonetworks Technologies, Ltd. | Method of confirming connection of a terminal connecting portion |
US7183623B2 (en) * | 2001-10-02 | 2007-02-27 | Agere Systems Inc. | Trimmed integrated circuits with fuse circuits |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5391892A (en) | Semiconductor wafers having test circuitry for individual dies | |
KR920007535B1 (ko) | 식별회로를 구비한 반도체 집적회로 칩 | |
JP2991440B2 (ja) | 集積回路の電源線試験方法 | |
US6972614B2 (en) | Circuits associated with fusible elements for establishing and detecting of the states of those elements | |
JP3112955B2 (ja) | 回路ダイス上で識別情報をエンコードするための回路 | |
US5343431A (en) | Semiconductor memory apparatus, test apparatus therefor and method for relieving semiconductor memory apparatus from short circuit | |
JPH0193141A (ja) | 半導体集積回路の製造方法 | |
JPH07146327A (ja) | 集積されたパワー・デバイスを試験する方法及び装置 | |
US5998853A (en) | Methods and apparatus for electrical marking of integrated circuits to record manufacturing test results | |
US9859177B2 (en) | Test method and structure for integrated circuits before complete metalization | |
JP2925287B2 (ja) | 半導体装置 | |
JP2743457B2 (ja) | 半導体装置 | |
JPS6130044A (ja) | 半導体チツプの検査方法 | |
JPH10274668A (ja) | チップ上に集積化されたコイルの巻線の短絡を検出する測定方法及びその測定方法を採用した集積回路構造 | |
JPH0354841A (ja) | BiCMOS半導体装置 | |
JP3098499B2 (ja) | 半導体装置および半導体装置への製造情報記録方法 | |
JPH0567683A (ja) | 識別回路 | |
US7084696B2 (en) | Circuits associated with fusible elements for establishing and detecting of the states of those elements | |
JPH0658989A (ja) | 配線基板のショート検出試験方法 | |
JPH04162677A (ja) | 半導体装置 | |
US6492706B1 (en) | Programmable pin flag | |
JPH02134840A (ja) | 半導体装置 | |
JPS6255944A (ja) | Epromの製造方法 | |
JPS61263116A (ja) | 半導体装置 | |
JP2884780B2 (ja) | Tab型半導体装置 |