JPH02134840A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02134840A
JPH02134840A JP28944588A JP28944588A JPH02134840A JP H02134840 A JPH02134840 A JP H02134840A JP 28944588 A JP28944588 A JP 28944588A JP 28944588 A JP28944588 A JP 28944588A JP H02134840 A JPH02134840 A JP H02134840A
Authority
JP
Japan
Prior art keywords
pads
wiring
semiconductor chip
defective
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28944588A
Other languages
English (en)
Inventor
Seiji Ichikawa
市川 清治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28944588A priority Critical patent/JPH02134840A/ja
Publication of JPH02134840A publication Critical patent/JPH02134840A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関する。
〔従来の技術〕
従来、半導体チップの電気的特性試験をする場合には、
ウェーハ状態のときに、ウェーハをウェーハプローバー
に置いて電気的検査を行ない、不良と判定されたチップ
に対してはウェーハプローバーにに連動したマーカーで
不良品に打点していた。
〔発明が解決しようとする課題〕
上述した従来の半導体装置の電気的特性試験の良品・不
良品判定結果は、不良品にマーカーで打点することによ
って識別するようになっているので、マーカー屑が発生
し、後工程の歩留を低下させるという欠点がある。
〔課題を解決するための手段〕
本発明の半導体装置は、半導体チップに設けられた本来
のボンディング・パッド以外に設けられかつ内部回路に
接続しない少くとも二つの金属製パッドと、前記少くと
も二つのパッドを直列に接続する溶断可能な導体パッド
とを有する。
〔実施例〕
第1図は本発明の第1の実施例の平面図である。
半導体チップ1には本来のパッド2の他に、本発明によ
る付加パッド3と、二つの付加パッド3を結ぶ配線4と
が設けられる。
ウニ−ハブローバーにて試験結果、不良と判定された半
導体チップに対しては二つの付加パッド間に電流を流し
て配線4を溶断する。良品の場合は電流は流さない。
第2図は溶断された配線状態を示す平面図である。
このように配線4が溶断されているか、いないかによっ
て不良品か良品かを識別することができる。
この実施例とは逆に、良品の場合に配線4を溶断し、不
良品の場合は溶断しないというようにしても良い。
付加パッド3とこれに接続する配線4は、試験結果を半
導体チップ上に識別マークとて付加するものであり、チ
ップ内の内部回路には接続しておらず、内部回路には全
く影響を与えない。
第3図は本発明の第2の実施例の平面図、第4図は第3
図に示した付加パッドと配線の溶断例を示す平面図であ
る。
この実施例は、付加パッドを3個設け、配線4で直列に
接続したものである。
第4図(a)〜(c)に示すように、配線4は3種類の
切断をすることができる。これにより、3種の項目A、
B、Cに区分することができ、どの項目で不良であった
かを識別することができる利点がある。
〔発明の効果〕
以上説明したように、本発明は、半導体チップに少くと
も二つの付加のパッドとこの付加パッドを接続する配線
とを設け、チップの良、不良に対して配線を溶断または
不溶断で区別するようにしたので、マーカー屑による後
工程での歩留の低下を防ぐことができ、また不良項目識
別も可能となるという効果を有する。
【図面の簡単な説明】
第1図は本発明の第1の実施例の平面図、第2図は第1
図の付加パッドと配線の溶断状態を示す平面図、第3図
は本発明の第2の実施例の平面図、第4図は第3図に示
した付加パッドと配線の溶断例を示す平面図である。 1・・・半導体チップ、2・・・パッド、3・・・付加
パッド、4・・・配線。

Claims (1)

    【特許請求の範囲】
  1.  半導体チップに設けられた本来のボンディング・パッ
    ド以外に設けられかつ内部回路に接続しない少くとも二
    つの金属製パッドと、前記少くとも二つのパッドを直列
    に接続する溶断可能な導体パッドとを有することを特徴
    とする半導体装置。
JP28944588A 1988-11-15 1988-11-15 半導体装置 Pending JPH02134840A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28944588A JPH02134840A (ja) 1988-11-15 1988-11-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28944588A JPH02134840A (ja) 1988-11-15 1988-11-15 半導体装置

Publications (1)

Publication Number Publication Date
JPH02134840A true JPH02134840A (ja) 1990-05-23

Family

ID=17743355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28944588A Pending JPH02134840A (ja) 1988-11-15 1988-11-15 半導体装置

Country Status (1)

Country Link
JP (1) JPH02134840A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680213B2 (en) 2001-04-02 2004-01-20 Micron Technology, Inc. Method and system for fabricating contacts on semiconductor components

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680213B2 (en) 2001-04-02 2004-01-20 Micron Technology, Inc. Method and system for fabricating contacts on semiconductor components

Similar Documents

Publication Publication Date Title
JPS58170034A (ja) 修復した集積回路の識別
JPH0265149A (ja) 半導体装置
US6992499B2 (en) Test method and test apparatus for semiconductor device
JPH02134840A (ja) 半導体装置
US5998853A (en) Methods and apparatus for electrical marking of integrated circuits to record manufacturing test results
JP2000124279A (ja) ウエハバーンインに対応する半導体装置
JPS6130044A (ja) 半導体チツプの検査方法
JPH02216475A (ja) 半導体装置の検査方法
JPH0628291B2 (ja) 冗長回路付半導体装置
US6184569B1 (en) Semiconductor chip inspection structures
JPH0193141A (ja) 半導体集積回路の製造方法
JPS61278127A (ja) 半導体装置
JP2000124280A (ja) ウエハバーンインに対応する半導体装置
JPS6164137A (ja) 半導体装置
JPS59175739A (ja) 半導体素子の選別方法
JPH04162677A (ja) 半導体装置
JPS61263116A (ja) 半導体装置
JP2765467B2 (ja) 半導体集積回路装置
Richards et al. Is the incoming physical inspection of microelectronic components really necessary?
JPS615539A (ja) 半導体装置
JPS61290734A (ja) 半導体装置およびその製造方法
JP3496970B2 (ja) 半導体装置
JPH0325948A (ja) 半導体集積回路
JPH01238134A (ja) エレクトロマイグレーションの評価方法
JP2972473B2 (ja) 半導体装置