FR2600453A1 - Dispositif de memoire a semi-conducteurs - Google Patents

Dispositif de memoire a semi-conducteurs Download PDF

Info

Publication number
FR2600453A1
FR2600453A1 FR8708731A FR8708731A FR2600453A1 FR 2600453 A1 FR2600453 A1 FR 2600453A1 FR 8708731 A FR8708731 A FR 8708731A FR 8708731 A FR8708731 A FR 8708731A FR 2600453 A1 FR2600453 A1 FR 2600453A1
Authority
FR
France
Prior art keywords
semiconductor memory
fuse element
fuse
mode
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8708731A
Other languages
English (en)
Other versions
FR2600453B1 (fr
Inventor
Kazutoshi Hirayama
Hideyuki Ozaki
Kazuyasu Fujishima
Hideto Hidaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2600453A1 publication Critical patent/FR2600453A1/fr
Application granted granted Critical
Publication of FR2600453B1 publication Critical patent/FR2600453B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
    • G11C7/1033—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers using data registers of which only one stage is addressed for sequentially outputting data from a predetermined number of stages, e.g. nibble read-write mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

L'INVENTION CONCERNE LA TECHNOLOGIE DES MEMOIRES A SEMI-CONDUCTEURS. UN DISPOSITIF DE MEMOIRE A SEMI-CONDUCTEURS COMPREND UN ENSEMBLE DE CIRCUITS DE COMMANDE DE MODE DE FONCTIONNEMENT PERMETTANT DE METTRE EN OEUVRE RESPECTIVEMENT UN ENSEMBLE CORRESPONDANT DE MODES DE FONCTIONNEMENT D'ECRITURELECTURE, ET UN ENSEMBLE DE CIRCUITS DE SELECTION DE MODE DE FONCTIONNEMENT 41 FORMES SUR LA PUCE DE MEMOIRE. CHAQUE CIRCUIT DE SELECTION DE MODE DE FONCTIONNEMENT COMPORTE UN ELEMENT FUSIBLE 18 QUI PERMET DE SELECTIONNER L'UN QUELCONQUE DES CIRCUITS DE COMMANDE DE MODE DE FONCTIONNEMENT PAR LA COUPURE DE L'ELEMENT FUSIBLE, DE FACON A POUVOIR ACCOMPLIR SELECTIVEMENT DIVERSES FONCTIONS AVEC LA MEME PUCE. APPLICATIONS AUX MEMOIRES VIVES DYNAMIQUES.

Description

La présente invention concerne un dispositif de mémoire à semiconducteurs,
et elle porte en particulier sur une mémoire vive dynamique (encore appelée DRAM) qui procure, sur sa puce, plus de deux modes de fonctionnement d'écriture/lec5 ture, comprenant un mode de colonne statique, un mode de page rapide, un mode de segment de mot, etc, en plus d'un mode de fonctionnement d'écriture/lecture normal, qui est ce qu'on
appelle un mode de page normal, de façon à pouvoir mettre en oeuvre sélectivement diverses fonctions sur la même puce, en 10 sélectionnant l'un quelconque des divers modes de fonctionnement.
Les mémoires vives dynamiques qui ont été commercialisées au cours des dernières années procurent des modes de fonctionnement d'écriture/lecture rapides, comme un mode de page rapide, un mode de segment de mot, un mode de colonne statique, etc, en plus d'un mode de page normal. Pour réaliser de telles mémoires vives dynamiques, les fabricants de semiconducteurs ont généralement conçu un tel circuit de façon qu'il soit capable de procurer plusieurs modes de fonc20 tionnement sur la même puce de mémoire, et ils ont ensuite sélectionné un mode de fonctionnement parmi ceux-ci. Il ont ainsi évité les problèmes liés au rendement au niveau de la conception ou au niveau de la fabrication en grande quantité,
qui apparaissent lorsque ces mémoires vives sont réalisées 25. sur des puces différentes.
En fait, les modes de fonctionnement prévus ont essentiellement été sélectionnés par le changement du masque employé dans une opération de définition d'interconnexions en aluminium, ou a n a1l o g u e, ou en établis30 sant une interconnexion pour un plot particulier dans un processus d'assemblage, permettant ainsi de fournir de façon correspondante différentes puces pour les divers modes de fonctionnement. Des problèmes sont cependant apparus du fait que le procédé de l'art antérieur pour sélectionner des modes de fonctionnement au coups du processus de fabrication du dispositif de mémoire à semiconducteurs, peut exiger de changer les masques chaque fois. que le mode de fonctionnement varie, et ce changement des masques utilisés dans le processus de fabrication peut empêcher le fabricant de satisfaire rapidement les exigences de ses clients, et peut également conduire à des stocks accrus de puces ayant des modes de fonctionnement particuliers, à cause de changements rapides de la demande du marché. On notera tout particulièrement qu'en ce qui 10 concerne les dispositifs de mémoire à semiconducteurs récents ils est nécessaire de changer la disposition des plots du
fait de la diversification des boîtiers, tandis que, d'autre part, le changement de masques dans le processus d'interconnexion entraîne une augmentation considérable du nombre de 15 masques nécessaires en combinaison avec les divers boitiers.
Il faut également noter que les changements effectués dans le processus d'interconnexion permettent de satisfaire rapidement les tendances du marché, mais ce procédé exige fondamentalement de prévoir un grand nombre de plots de 20 soudage sur une puce et entraîne une augmentation de l'aire de la puce en relation avec la configuration de celle-ci
adaptée au nombre accru de modes de fonctionnement.
L'invention permet d'éliminer les inconvénients et les problèmes décrits ci-dessus. Un but de l'invention est 25 donc de procurer un dispositif de mémoire à semiconducteurs perfectionné dans lequel on puisse sélectionner un mode de fonctionnement désiré, de façon simple et rapide, parmi un ensemble de modes de fonctionnement d'écriture/lecture sur la même puce, sans augmenter de façon excessive le nombre de 30 masques nécessaires dans le processus d'interconnexion, ou
l'aire de la puce.
Un autre but de l'invention est de procurer un dispositif de mémoire à semiconducteurs caractérisé en ce quail t comporte un ensemble de circuits de commande de mode de fonc35 tionnement formés sur une puce de mémoire du dispositif, pour mettre en oeuvre respectivement un ensemble correspondant de modes de fonctionnement d'écriture/lecture, comprenant au moins un mode de colonne statique, un mode de page rapide et un mode de segment de mot, et uh ensemble de circuits de sé5 lection de mode de fonctionnement formés sur la puce de mémoire, chacun des circuits de sélection de mode de fonctionnement comportant un élément fusible destiné à sélectionner l'un quelconque des circuits de l'ensemble de circuits de
commande de mode de fonctionnement, lorsque l'élément fusible 10 est coupé.
Dans le dispositif de mémoire à semiconducteurs de l'invention, il est possible de sélectionner les modes de fonctionnement sur la puce par la rupture d'éléments fusibles au moyen d'un faisceau laser provenant d'un appareil d'ajus15 tement a laser externe, 'ou d'un courant électrique provenant d'une alimentation externe, en plus de la possibilité
de changer les interconnexions des plots.
Conformément à l'invention, du fait qu'on peut sélectionner les modes de fonctionnement en coupant les élé20 ments fusibles sur la puce, on peut préparer aisément et rapidement les divers types de puces ou de dispositifs de mémoire correspondant aux modes de fonctionnement désirés, sans augmenter inutilement le nombre de masques employés dans le
processus d'interconnexion, ni l'aire nécessaire aux plots de 25 soudage.
Conformément à l'invention, il existe deux manières de procéder possibles pour sélectionner l'un quelconque des divers modes de fonctionnement, à savoir: (1) couper un fusible, ce qui minimise l'aire occupée par une puce, et (2) réaliser les interconnexions de la manière appropriée, ce qui permet de réagir rapidement aux demandes du marché. Il en résulte qu'il n'est pas nécessaire de prévoir autant de plots de soudage qu'il y a de modes de fonctionnement pour procurer
une puce permettant la sélection de l'un quelconque des di35 vers modes de fonctionnement, et il demeure néanmoins possi-
ble de disposer d'un moyen de sélection des modes de fonctionnement qui ne sacrifie pas la-possibilité de réagir rapidement
au marché.
L'invention sera mieux comprise à la lecture de la
description détaillée qui va suivre de modes de réalisation et en se référant aux dessins annexés sur lesquels:
La figure 1 est un schéma de circuit montrant un circuit de sélection de mode de fonctionnement dans un dispositif de mémoire à semiconducteurs conforme à un mode de réa10 lisation de l'invention; La figure 2 est un schéma de circuit montrant un circuit de sélection de mode de fonctionnement dans un dispositif de mémoire à semiconducteurs conforme à un autre mode de réalisation de l'invention; La figure 3, formée des figures 3A et 3B, est un
schéma synoptique d'un dispositif de mémoire à semiconduc-..
teurs comprenant le circuit de sélection à semiconducteurs représenté sur la figure 1 ou la figure 2 Les-figures 4(a) - 4(c) représentent des diagrammes 20 séquentiels qui montrent -les modes de fonctionnement du dispositif de mémoire à semiconducteurs représenté sur la figure 3, et la figure 4(a) est un diagramme montrant un mode de page, la figure 4(b) est un diagramme montrant un mode de colonne statique, et la figure 4(c) est un diagramme montrant 25 un mode de segment de mot; et
La figure 5 est une représentation schématique montrant un exemple d'interconnexion.
La figure 1 est un schéma de circuit logique montrant un circuit de sélection de mode de fonctionnement 41 dans un dispositif de mémoire à semiconducteurs conforme a un
mode de réalisation de l'invention. Sur la figure 1, la référence 11 désigne un plot de soudage portant une interconnexion, la référence 12 désigne une résistance connectée à la tension d'alimentation positive, destinée à fixer un poten35 tiel lorsque le plot de soudage n'est pas connecté, les réfé-
rences 13 et 14 désignent des circuits inverseurs constitués par des transistors et des éléments similaires, la référence désigne une borne connectée à une source d'énergie électrique (non representée), la référence 16 désigne un noeud sur lequel un signal de niveau haut ou bas sélectionne l'un quelconque des circuits de commande de mode de fonctionnement 37 à 40 qu'on expliquera ci-après, la référence 17 désigne un circuit logique NON-OU constitué par des transistors et deséléments similaires, la référence 18 désigne un élément fusi10 ble qui est prévu pour être coupé par un faisceau laser provenant d'un appareil d'ajustement a laser externe (non représenté), et la référence 19 désigne une porte de transfert. La figure 2 représente un autre mode de réalisation de l'invention, qui permet de sélectionner les modes de fonc15 tionnement, soit par un fusible électrique, soit par un changement des interconnexions. Sur la figure 2, la référence 20 désigne un fusible électrique prévu pour être coupé par un courant électrique provenant d'une alimentation externe (non
représentée), et la référence 22 désigne une résistance.
La figure 3 est un schéma synoptique d'un dispositif de mémoire à semiconducteurs, dans lequel une seule puce permet de disposer de plusieurs modes de fonctionnement. Sur la figure 3, la référence 30 désigne un ensemble de réseaux de cellules de mémoire comprenant des réseaux de cellules de 25 mémoire 30a à 30h divisés en huit sections, des amplificateurs de lecture 30i et 30j, un décodeur de ligne 30k et un décodeur de colonne 301. En outre, la référence 31 désigne un amplificateur-séparateur R--S, la référence 33 désigne un amplificateurséparateur ZCAS, la référence 32 désigne un am30 plificateur-séparateur d'adresse, la référence 34 désigne un préamplificateur, la référence 35 désigne un amplificateurséparateur d'entrée de données et la référence 36 désigne un
amplificateur principal.
De plus, les références 37, 38, 39 et 40 désignent 35 respectivement un circuit de commande de mode de segment de mot, un circuit de commande de mode de colonne statique, un circuit de commande de mode de page normal et un circuit de commande de mode de page rapide. Ces circuits de commande de mode de fonctionnement procurent les modes de fonctionnement représentés sur les figures 4(a), 4(b) et 4(c). On notera cependant que le mode de page rapide est omis dans l'illustration. La référence 41 désigne le circuit de sélection de mode de fonctionnement qui comprend quatre circuits du type représenté sur la figure 1. Les références 42 à 45 désignent 10 respectivement des portes de transfert qui peuvent être placées à L.'état passant par le signal de sortie du circuit de
sélection de mode de fonctionnement 41.
La figure 5 représente une manière de réaliser les interconnexions des plots de soudage. Sur la figure 5, la ré15 férence 50 désigne un boîtier dans lequel est logée une puce 51 du dispositif de mémoire à semiconducteurs représenté sur la figure 3, la référence 52 désigne un plot de soudage pour la puce 51, la référence 53 désigne un groupe de broches, la référence 54 désigne un groupe de bornes qui sont connectées 20 aux broches respectives 53, et la référence 55 désigne un fil. On va maintenant expliquer le fonctionnement du mode de réalisation en se référant à la figure 1. Conformément à ce mode de réalisation, on peut obtenir un mode de fonc25 tionnement particulier en connectant le plot de soudage 11 au niveau de la masse, ou en coupant le fusible 18 au moyen d'un laser, du fait que le noeud de sortie 16 du circuit logique NON-OU 17 est maintenu au niveau de la masse, ce qui
fait qu'un circuit de commande de mode de fonctionnement ou 30 circuit de commande interne, connecté au noeud 16, est maintenu au niveau de la masse.
En d'autres termes, lorsque la connexion n'est paseffectuée ou lorsque le fusible n'est pas coupé, du fait que l'entrée de l'inverseur 13 est maintenue au niveau de tension 35 de la borne 15, connectée à la source d'énergie électrique par l'intermédiaire de la résistance de connexion à la tension positive, 12, et que l'entrée de l'inverseur 14 est également maintenue au niveau de tension de la borne 15, les deux entrées du circuit NON-OU 17 sont à un niveau logique bas et, par conséquent, le noeud 16 est à un niveau logique haut. Ensuite, si le plot de soudage 11 est connecté au niveau de la masse, l'entrée de l'inverseur 13 est à un niveau logique bas et l'une des entrées du circuit NON-OU 17 est à un
niveau logique haut, ce qui fait que le noeud 16 est à un ni10 veau logique bas.
Le noeud 16 peut également être placé à un niveau logique bas en coupant le fusible 18 au moyen d'un faisceau laser, au lieu de connecter le plot de soudage. En effet, l'entrée de l'inverseur qui était à un niveau logique haut avant que le fusible 18 soit coupé peut être placée à un niveau logique bas par la coupure du fusible 18. Du fait que ceci fait passer l'autre entrée du circuit NON-OU 17 à un niveau logique haut, le noeud 16 est alors à un niveau logique bas. De cette manière, du fait que le noeud 16 connecté à l'une des portes de transfert 42 à 45 peut être placé à un niveau logique bas en connectant le plot 11 au niveau de la masse ou en coupant le fusible 18 avec le faisceau laser, on peut obtenir quatre sortes différentes de mémoires vives dy25 namiques au moyen d'une seule puce, d'une manière telle que la seule porte de transfert placée à l'état passant soit la porte de transfert exigée, c'est-à-dire celle qui correspond au circuit de commande de mode de segment de mot 37, ou au circuit de commande de mode de colonne statique 38, ou au circuit de commande de mode de page normal 39, ou au circuit de commande de mode de page rapide 40. Il faut également noter
que du fait qu'on peut obtenir des puces différentes non seulement par coupure par laser, mais également par une interconnexion, on peut réduire l'aire occupée par le plot en compa35 raison avec des structures de l'art antérieur, et il est pos-
sible de réagir rapidement aux demandes du marché. On notera en outre qu'alors que le fusible 18 est coupé par un faisceau laser dans le mode de réalisation décrit ci-dessus, dans le mode de réalisation représenté sur la figure 2 le fusible électrique 20 peut être coupé par l'application d'un potentiel de niveau haut à la borne de grille 24 du transistor 23, et on peut obtenir exactement le même effet que dans le
mode de réalisation décrit ci-dessus.
- Il faut en outre noter que bien qu'on ait donné une 10 explication concernant le mode de segment de mot, le mode de colonne statique, le mode de page normal et le mode de page rapide, en relation avec le mode de réalisation décrit cidessus, en ce qui concerne les quatre modes de fonctionnement, on peut évidemment employer également des modes de fonction15 nement autres que ceux indiqués ci-dessus, y compris de nouveaux modes de fonctionnement qui pourront être utilisés dans
le futur. Il faut également noter que les modes de fonctionnement auxquels l'invention est applicable ne sont pas limités aux quatre modes mentionnés ci-dessus, et que l'invention peut 20 être appliquée à un ensemble de modes quelconque.
On notera en outre que la structure despuces de semiconducteurs auxquelles l'invention peut être appliquée n'est pas nécessairement limitée à celle indiquée dans le mode de réalisation décrit ci-dessus, et qu'on peut employer n'im25 porte quelle structure à condition qu'elle contienne un circuit périphérique capable d'offrir plus de deux modes de
fonctionnement avec une seule puce.
Bien que dans le mode de réalisation décrit cidessus, quatre des circuits de sélection de mode de fonction30 nement représentés sur la figure 1 soient incorporés en correspondance avec les modes de fonctionnement disponibles, il est également acceptable d'utiliser seulement deux au moins de ces circuits. Dans ce cas, on peut décoder les signaux.de sortie des deux circuits de sélection de mode de fonctionne35 ment. L'invention est applicable de façon générale à condition qu'au moins n circuits de sélection de mode de fonctionnement
soient incorpores en correspondance avec 2n modes de fonctionnement (n étant un nombre entier positif).
Bien que dans le mode de réalisation ci-dessus, tous les modes de fonctionnement puissent être sélectionnés soit par coupure du fusible, soit par réalisation de la connexion, il n'est absolument pas nécessaire de prévoir ces
deux possibilités pour tous les modes de fonctionnement, et on peut évidemment sélectionner les modes de fonctionnement 10 simplement par coupure du fusible.
I1 va de soi que de nombreuses autres modifications peuvent être apportées au dispositif décrit et représenté,
sans sortir du cadre de l'invention.

Claims (6)

REVENDICATIONS
1. Dispositif de mémoire à semiconducteurscaractérisé par un ensemble de circuits de commande de mode de fonctionnement (37-40) formés sur une puce de mémoire-de ce dispositif, 5 pour mettre en oeuvre respectivement un ensemble correspondant de modes de fonctionnement d'écriture/lecture, comprenant au moins un mode de colonne statique, un mode de page rapide et un mode de segment de mot, et un ensemble de circuits de sélection de mode de fonctionnement (41), formés sur la puce de 10 mémoire, chaque circuit de l'ensemble de circuits de sélection
de mode de fonctionnement (41) comportant un élément fusible (18, 20) qui permet de sélectionner l'un quelconque des circuits de l'ensemble de circuits de commande de mode de fonctionnement (37-40) lorsque l'élément fusible est coupé.
2. Dispositif de mémoire à semiconducteurs selon la revendication 1, caractérisé en ce que l'élément fusible est un fusible à coupure par laser (18) qui peut être coupé par
un faisceau laser provenant d'un appareil d'ajustement a laser externe.
3. Dispositif de mémoire à semiconducteurs selon la revendication 1, caractérisé en ce que l'élément fusible est un fusible électrique (20) qui peut être coupé par un courant
électrique provenant d'une source d'énergie externe.
4. Dispositif de mémoire à semiconducteurs caracté25 risé par un ensemble de circuits de commande de mode de fonctionnement (37-40) formés sur une puce de mémoire de ce dispositif, pour mettre en-oeuvre respectivement un ensemble correspondant de modes de fonctionnement d'écriture/lecture, comprenant au moins un mode de colonne statique, un mode de page rapideet un mode de segment de mot, et un ensemble de circuits de sélection de mode de fonctionnement (41) formés sur la puce de mémoire,-chaque circuit de l'ensemble de circuits de sélection de mode de fonctionnement (41) comportant un élément fusible (18, 20) qui permet la sélection de l'un quelconque des 35 circuits de l'ensemble de circuits de commande de mode de fonctionnement (37-40) lorsque l'élément fusible est coupé, et comportant un plot de soudage (11) permettant de sélectionner un circuit quelconque parmi l'ensemble de circuits de commande de mode de fonctionnement (37-40) lorsque le plot de soudage (11) est connecté.
5. Dispositif de mémoire à semiconducteurs selon la revendication 4, caractérisé en ce que l'élément fusible est
un fusible à coupure par laser (18) qui peut être coupé par un faisceau laser provenant d'un appareil d'ajustement j laser 10 externe.
6. Dispositif de mémoire à semiconducteurs selon la revendication 4, caractérisé en ce que l'élément fusible est un fusible électrique (20) qui peut être coupé par un courant
électrique provenant d'une source d'énergie externe.
FR8708731A 1986-06-23 1987-06-22 Dispositif de memoire a semi-conducteurs Expired - Lifetime FR2600453B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61146687A JPS634492A (ja) 1986-06-23 1986-06-23 半導体記憶装置

Publications (2)

Publication Number Publication Date
FR2600453A1 true FR2600453A1 (fr) 1987-12-24
FR2600453B1 FR2600453B1 (fr) 1993-12-03

Family

ID=15413306

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8708731A Expired - Lifetime FR2600453B1 (fr) 1986-06-23 1987-06-22 Dispositif de memoire a semi-conducteurs

Country Status (5)

Country Link
US (1) US4833650A (fr)
JP (1) JPS634492A (fr)
KR (1) KR920006011B1 (fr)
DE (1) DE3716518A1 (fr)
FR (1) FR2600453B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0584739A2 (fr) * 1992-08-21 1994-03-02 Kabushiki Kaisha Toshiba Circuit intégré à semiconducteur fonctionnant dans différents modes
EP0646926A2 (fr) * 1993-09-30 1995-04-05 STMicroelectronics, Inc. Circuit de désactivation utilisant la détection de transition de flanc pour changer des caractéristiques d'opération d'un dispositif de mémoire

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960003526B1 (ko) 1992-10-02 1996-03-14 삼성전자주식회사 반도체 메모리장치
US5528551A (en) * 1987-05-21 1996-06-18 Texas Instruments Inc Read/write memory with plural memory cell write capability at a selected row address
JP2623460B2 (ja) * 1987-09-16 1997-06-25 株式会社日立製作所 半導体記憶装置
KR900008554B1 (ko) * 1988-04-23 1990-11-24 삼성전자 주식회사 메모리 동작모드 선택회로
JPH0281619A (ja) * 1988-09-19 1990-03-22 Toray Ind Inc 熱可塑性樹脂フィルムのキャスト方法
US4987325A (en) * 1988-07-13 1991-01-22 Samsung Electronics Co., Ltd. Mode selecting circuit for semiconductor memory device
US5083293A (en) * 1989-01-12 1992-01-21 General Instrument Corporation Prevention of alteration of data stored in secure integrated circuit chip memory
JPH0611804B2 (ja) * 1989-03-01 1994-02-16 東レ株式会社 熱可塑性フィルムの表面処理方法
JPH078529B2 (ja) * 1989-03-13 1995-02-01 東レ株式会社 磁気記録媒体用二軸配向ポリエステルフィルムの製造方法
US5217917A (en) * 1990-03-20 1993-06-08 Hitachi, Ltd. Semiconductor memory device with improved substrate arrangement to permit forming a plurality of different types of random access memory, and a testing method therefor
US5113511A (en) * 1989-06-02 1992-05-12 Atari Corporation System for dynamically providing predicted high/slow speed accessing memory to a processing unit based on instructions
DE58908287D1 (de) * 1989-06-30 1994-10-06 Siemens Ag Integrierte Schaltungsanordnung.
US4970418A (en) * 1989-09-26 1990-11-13 Apple Computer, Inc. Programmable memory state machine for providing variable clocking to a multimode memory
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5780918A (en) * 1990-05-22 1998-07-14 Seiko Epson Corporation Semiconductor integrated circuit device having a programmable adjusting element in the form of a fuse mounted on a margin of the device and a method of manufacturing the same
EP1050820A3 (fr) * 1990-12-25 2001-06-06 Mitsubishi Denki Kabushiki Kaisha Dispositif de mémoire semi-conductrice avec une mémoire à grande capacité et une mémoire à grande vitesse
US5587964A (en) * 1991-06-28 1996-12-24 Digital Equipment Corporation Page mode and nibble mode DRAM
US6279116B1 (en) 1992-10-02 2001-08-21 Samsung Electronics Co., Ltd. Synchronous dynamic random access memory devices that utilize clock masking signals to control internal clock signal generation
US5355344A (en) * 1992-11-13 1994-10-11 Sgs-Thomson Microelectronics, Inc. Structure for using a portion of an integrated circuit die
JP2888081B2 (ja) * 1993-03-04 1999-05-10 日本電気株式会社 半導体記憶装置
JP3344494B2 (ja) * 1993-03-23 2002-11-11 インターナショナル・ビジネス・マシーンズ・コーポレーション ページモードを有するシングルクロックメモリ
US5457659A (en) * 1994-07-19 1995-10-10 Micron Technology, Inc. Programmable dynamic random access memory (DRAM)
JP3526100B2 (ja) * 1995-03-06 2004-05-10 株式会社ルネサステクノロジ モード設定回路
JPH08321173A (ja) * 1995-05-23 1996-12-03 Mitsubishi Electric Corp 半導体メモリ
US5657293A (en) * 1995-08-23 1997-08-12 Micron Technology, Inc. Integrated circuit memory with back end mode disable
JP2786152B2 (ja) * 1996-04-25 1998-08-13 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
US6608792B2 (en) * 2000-11-09 2003-08-19 Texas Instruments Incorporated Method and apparatus for storing data in an integrated circuit
DE10056590A1 (de) * 2000-11-15 2002-05-23 Philips Corp Intellectual Pty Schaltungsanordnung
US7299327B2 (en) * 2005-02-18 2007-11-20 International Business Machines Corporation Content-on-demand memory key with positive access evidence feature
JP2019134693A (ja) * 2018-02-05 2019-08-15 株式会社マキタ ヘッジトリマ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2067836A (en) * 1979-12-14 1981-07-30 Nippon Telegraph & Telephone Control signal generating circuit and a semiconductor integrated circuit including such a circuit
US4394753A (en) * 1979-11-29 1983-07-19 Siemens Aktiengesellschaft Integrated memory module having selectable operating functions
EP0129054A1 (fr) * 1983-05-18 1984-12-27 Siemens Aktiengesellschaft Circuit comprenant une mémoire de données et une mémoire de commande pour la lecture, l'écriture et l'effacement de la mémoire de données
US4575825A (en) * 1983-01-24 1986-03-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4446534A (en) * 1980-12-08 1984-05-01 National Semiconductor Corporation Programmable fuse circuit
JPS5956284A (ja) * 1982-09-24 1984-03-31 Hitachi Micro Comput Eng Ltd 半導体記憶装置
US4586167A (en) * 1983-01-24 1986-04-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
US4590388A (en) * 1984-04-23 1986-05-20 At&T Bell Laboratories CMOS spare decoder circuit
US4685084A (en) * 1985-06-07 1987-08-04 Intel Corporation Apparatus for selecting alternate addressing mode and read-only memory
JPS62139198A (ja) * 1985-12-11 1987-06-22 Mitsubishi Electric Corp 半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394753A (en) * 1979-11-29 1983-07-19 Siemens Aktiengesellschaft Integrated memory module having selectable operating functions
GB2067836A (en) * 1979-12-14 1981-07-30 Nippon Telegraph & Telephone Control signal generating circuit and a semiconductor integrated circuit including such a circuit
US4575825A (en) * 1983-01-24 1986-03-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
EP0129054A1 (fr) * 1983-05-18 1984-12-27 Siemens Aktiengesellschaft Circuit comprenant une mémoire de données et une mémoire de commande pour la lecture, l'écriture et l'effacement de la mémoire de données

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE JOURNAL OF SOLID-STATE CIRCUITS. vol. 19, no. 5, Août 1984, NEW YORK US pages 591 - 596; MASHIKO E.A.: 'A 70 NS 256K DRAM WITH BIT-LINE SHIELD' *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0584739A2 (fr) * 1992-08-21 1994-03-02 Kabushiki Kaisha Toshiba Circuit intégré à semiconducteur fonctionnant dans différents modes
EP0584739A3 (fr) * 1992-08-21 1994-05-04 Toshiba Kk
US5402018A (en) * 1992-08-21 1995-03-28 Kabushiki Kaisha Toshiba Semiconductor integrated circuit
EP0646926A2 (fr) * 1993-09-30 1995-04-05 STMicroelectronics, Inc. Circuit de désactivation utilisant la détection de transition de flanc pour changer des caractéristiques d'opération d'un dispositif de mémoire
EP0646926A3 (fr) * 1993-09-30 1995-11-15 Sgs Thomson Microelectronics Circuit de désactivation utilisant la détection de transition de flanc pour changer des caractéristiques d'opération d'un dispositif de mémoire.

Also Published As

Publication number Publication date
KR880000965A (ko) 1988-03-30
KR920006011B1 (ko) 1992-07-25
FR2600453B1 (fr) 1993-12-03
US4833650A (en) 1989-05-23
DE3716518C2 (fr) 1991-07-04
JPS634492A (ja) 1988-01-09
DE3716518A1 (de) 1988-01-14

Similar Documents

Publication Publication Date Title
FR2600453A1 (fr) Dispositif de memoire a semi-conducteurs
EP0318363B1 (fr) Procédé de test de cellules de mémoire électriquement programmable et circuit intégré correspondant
EP0143039A1 (fr) Procédé de fabrication d'une matrice de composants électroniques
FR2787922A1 (fr) Cellule memoire a programmation unique en technologie cmos
FR2472270A1 (fr) Circuit integre semi-conducteur ayant des circuits generateurs de signaux de commande
FR2688328A1 (fr) Circuit a redondance de rangees pour dispositif a memoire a semi-conducteurs pour reparer ou remplacer une cellule defectueuse d'un reseau de cellules a memoire.
FR2688952A1 (fr) Dispositif de generation de tension de reference.
EP1727147B1 (fr) Amplificateur de lecture pour mémoire dynamique
KR100266520B1 (ko) Rom 셀의 어레이를 구비한 단일-칩 기억 장치
JPH0335760B2 (fr)
FR2494887A1 (fr) Memoire morte programmable
GB2207550A (en) Programmable memory array
FR2736175A1 (fr) Circuit de reparation de cellules de memoire en panne dans une memoire a semi-conducteurs
EP0987713B1 (fr) Architecture de circuit mémoire
EP1744324A1 (fr) Mémoire à lecture seule
EP1187142B1 (fr) Cellule cache à masquage avec un nombre égal de transistors à canal N et de transistors à canal P
EP0675441B1 (fr) Dispositif matriciel de fusibles de redondance pour mémoire intégrée et procédé de mise en oeuvre
EP2977988B1 (fr) Mémoire non volatile à résistance programmable
FR2793064A1 (fr) Memoire a courant de fuite reduit
EP1347515A1 (fr) Différenciation de puces au niveau d'un réticule
US5771208A (en) Memory for storing multi-data
EP0437387A1 (fr) Circuit intégré à microprocesseur fonctionnant en mode ROM interne et EPROM externe
EP1085518B1 (fr) Architecture d'une mémoire non volatile électriquement programmable et effacable
EP0170777A1 (fr) Cellule élémentaire de mémoire vive, et mémoire vive réalisée par association de telles cellules élémentaires
EP1267358B1 (fr) Mémoire MOS à lecture seulement

Legal Events

Date Code Title Description
D6 Patent endorsed licences of rights
D6 Patent endorsed licences of rights