DE10056590A1 - Schaltungsanordnung - Google Patents

Schaltungsanordnung

Info

Publication number
DE10056590A1
DE10056590A1 DE10056590A DE10056590A DE10056590A1 DE 10056590 A1 DE10056590 A1 DE 10056590A1 DE 10056590 A DE10056590 A DE 10056590A DE 10056590 A DE10056590 A DE 10056590A DE 10056590 A1 DE10056590 A1 DE 10056590A1
Authority
DE
Germany
Prior art keywords
programmable
fuse
circuit arrangement
fuses
called
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10056590A
Other languages
English (en)
Inventor
Detlef Mueller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Original Assignee
Philips Corporate Intellectual Property GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Corporate Intellectual Property GmbH filed Critical Philips Corporate Intellectual Property GmbH
Priority to DE10056590A priority Critical patent/DE10056590A1/de
Priority to EP01996862A priority patent/EP1338013B1/de
Priority to US10/169,925 priority patent/US6973629B2/en
Priority to JP2002543445A priority patent/JP4092199B2/ja
Priority to PCT/EP2001/013267 priority patent/WO2002041323A2/en
Publication of DE10056590A1 publication Critical patent/DE10056590A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture

Abstract

Eine Schaltungsanordnung, insbesondere zur elektronischen Verarbeitung und/oder Speicherung digitaler Signale, enthält wenigstens eine programmierbare Schalteinrichtung (sogenannte "Fuse") zum dauerhaften Abschalten vorgegebener Teile der Schaltungsanordnung, wobei wenigstens eine der programmierbaren Schalteinrichtungen mehrstufig aufgebaut ist. DOLLAR A Dadurch wird eine Maßnahme geschaffen, die sowohl eine vielseitig verwendbare und abwandelbare Prototypgestaltung als auch eine möglichst einfache und sichere Produktion der entsprechenden Derivate erlaubt.

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung. Die Erfindung bezieht sich insbesondere auf eine Schaltungsanordnung zur elektronischen Verarbeitung und/oder Speicherung digitaler Signale.
Um beim Entwerfen und Fertigen einer Schaltungsanordnung zur elektronischen Verarbeitung und/oder Speicherung digitaler Signale mit einer einzigen Schaltungs­ auslegung eine Grundlage für möglichst viele daraus abzuleitende Varianten, die eine sogenannte Produktfamilie bilden, zu erhalten und diese Varianten mit möglichst geringem Aufwand und damit kurzfristig herstellen zu können, wird als einzige Schaltungsauslegung der obengenannten Art zunächst eine sogenannte Maximalkonfiguration dieser neuen Produktfamilie entworfen, aus der sich dann mittels programmierbarer Schalt­ einrichtungen (sogenannter "Fuses") verschiedene spezielle Produkte als Mitglieder oder Untergruppen dieser Produktfamilie als sogenannte Derivate ableiten lassen, indem für das spezielle Produkt nicht benötigte Bauteile oder Baugruppen der Maximalkonfiguration dauerhaft unwirksam geschaltet werden. Hierbei ist sowohl eine vielseitig verwendbare sowie leicht und vielseitig abwandelbare Prototypgestaltung als auch eine möglichst einfache und sichere Produktion der entsprechenden Derivate anzustreben.
Die Erfindung hat die Aufgabe, eine Maßnahme zu schaffen, die sowohl eine vielseitig verwendbare und abwandelbare Prototypgestaltung als auch eine möglichst einfache und sichere Produktion der entsprechenden Derivate erlaubt.
Erfindungsgemäß wird diese Aufgabe gelöst durch eine Schaltungsanordnung, insbe­ sondere zur elektronischen Verarbeitung und/oder Speicherung digitaler Signale, mit wenigstens einer programmierbaren Schalteinrichtung (sogenannten "Fuse") zum dauer­ haften Abschalten vorgegebener Teile der Schaltungsanordnung, wobei wenigstens eine der programmierbaren Schalteinrichtungen mehrstufig aufgebaut ist.
Ein Grundgedanke der Erfindung liegt darin, die für die Konfigurierung der genannten Derivate erforderlichen programmierbaren Schalteinrichtungen ("Fuses") mehrstufig aufzubauen. Das Ergebnis der Verknüpfung mehrerer solcher programmierbarer Schalteinrichtungen in einander nachgeschalteten Stufen ergibt sich aus der Art der jeweiligen Kombination dieser programmierbaren Schalteinrichtungen ("Fuses"). Die flexibelste programmierbare Schalteinrichtung ("Fuse") hat dabei die geringste Priorität. Ihre Wirkung kann von der nächst flexibleren programmierbaren Schalteinrichtung aufgehoben ("overruled") werden.
An dieser Stelle sei erwähnt, daß in sogenannten "Smart-Card-Controllern" zur Absiche­ rung bestimmter Funktionen programmierbare Schalteinrichtungen ("Fuses") benutzt werden, um Schaltungsteile zu verriegeln. Hierbei wird unterschieden zwischen zeitweise benötigten Funktionen, z. B. in der Fertigungskontrolle, und solchen Funktionen, die permanent abgeschaltet werden sollen, z. B. zur Konfiguration eines Derivates aus einer Produktfamilie. Als solche programmierbaren Schalteinrichtungen werden entweder sogenannte "NV-Fuses", die z. B. mit EEPROM-Speichereinrichtungen gebildet werden, oder sogenannte "Hardwired Fuses" verwendet, die durch spezielle Ausbildung der "Verdrahtung" der Schaltungsanordnung (vorzugsweise auf dem Halbleiterkristall einer integrierten Schaltung) oder durch gesonderte ROM-Speicherzellen hergestellt werden.
Die sogenannten "NV-"Fuses" haben den Vorteil hoher Flexibilität in der Konfiguration und schneller Prototypgestaltung verschiedener Derivate. Ein Nachteil ist der verhältnis­ mäßig hohe Aufwand, der für die Konfiguration bei der Fertigungskontrolle in der Massenproduktion erbracht werden muß.
Die sogenannten "Hardwired Fuses" haben den Vorteil, daß sie keinen Konfigurations­ aufwand bei der Massenproduktion verursachen. Ihr Nachteil liegt allerdings darin, daß pro Derivat eine gesonderte Maske erforderlich wird. Damit sind diese sogenannten "Hardwired Fuses" sehr unflexibel, eine schnelle Prototypgestaltung verschiedener Derivate ist damit nicht möglich.
Ein Ausführungsbeispiel für die Erfindung ist in der einzigen Figur der Zeichnung dargestellt und wird im Nachfolgenden beschrieben.
Als Beispiel soll hier eine Funktion durch eine dreistufige programmierbare Schalteinrichtung ("Fuse") aus programmierbarer FlipFlop-Zelle, EEPROM-Zelle und ROM-Zelle beschrieben werden.
Die flexibelste Variante der Konfiguration ist die programmierbare FlipFlop-Zelle ("FlipFlop-fuse" oder "FF-fuse"). Der Zustand der FlipFlop-Zelle entscheidet über das Ein- oder Ausschalten der zu verriegelnden Funktion, sofern sowohl die EEPROM-Zelle ("EEPROM-fuse") als auch die ROM-Zelle ("ROM-fuse") die Funktion freigeben. Hiermit läßt sich eine Konfiguration durch Anwendersoftware herstellen, was diese programmierbare FlipFlop-Zelle als flexibelste aller "Fuse"-Varianten darstellt. Diese Variante kann z. B. benutzt werden, um einen Anwender bzw. Betreiber einer erfindungs­ gemäß ausgebildeten Schaltungsanordnung selbst die optimale Konfiguration eines von ihm erwünschten Derivates der Produktfamilie, welches er beispielsweise anschließend als neu zu entwerfende Anordnung aufbauen kann, herausfinden zu lassen.
Die EEPROM-Zelle ("EEPROM-fuse") bestimmt über das Ein- oder Ausschalten der zu verknüpfenden bzw. zu verriegelnden Funktion, wenn die ROM-Zelle ("ROM-fuse") die Funktion freigibt. Der Schaltzustand der FlipFlop-Zelle ("Flip-Flop fuse") ist bei aktivierter EEPROM-Zelle ("EEPROM fuse") irrelevant. Hiermit läßt sich vom Hersteller z. B. beim Endmessen mittels Testprogramm im Rahmen der Fertigungskontrolle ein bestimmtes Derivat durch eine spezielle Programmierung der EEPROM-Zelle bzw. einer Reihe von EEPROM-Zellen oder aller in dieser Art eingesetzten EEPROM-Zellen erzeugen, welches der Endkunde nicht mehr verändern kann. Dennoch ist der Hersteller in der Lage, aus ein und demselben Halbleiterprodukt, wie es als Ergebnis der mecha­ nischen und chemischen Fertigungsschritte bei der Fertigung von Halbleiterschaltungen entsteht, mittels eines Testprogramms verschiedene Derivate zu erzeugen. Ein Nachteil könnte allenfalls darin zu sehen sein, daß erhöhter Aufwand sowie hohe Aufmerksamkeit beim Testen erforderlich ist, um das richtige Derivat zu erzeugen.
Wenn ein Kunde für ein bestimmtes Derivat einen eigenen ROM-Code, d. h. eine speziell dem gewünschten Derivat angepaßte Programmierung der ROM-Zellen, bestellt, werden die entsprechenden ROM-Zellen ("ROM-Fuses") zusammen mit dem ROM-Code programmiert. Die ROM-Zellen ("ROM-Fuses") haben Priorität vor den EEPROM- Zellen ("EEPROM-Fuses") und den Flip-Flop-Zellen ("FF-Fuses"). Damit ist das Derivat eindeutig definiert. Die per ROM-Zellen ("ROM fuses") abgeschalteten Funktionen der Schaltungsanordnung können nicht mehr aktiviert werden.
Wenn die erfindungsgemäße Schaltungsanordnung zusätzlich eine übergeordnete progam­ mierbare Schalteinrichtung (hier als "Masterfuse" bezeichnet)aufweist, die bis auf die letzte Ebene der vorstehend beschriebenen Rangfolge der programmierbaren Schalteinrichtungen genauso wie die einzelnen Zellen dieser beschriebenen Schalteinrichtungen ("Fuses") auf­ gebaut ist, läßt sich damit das Derivat auch für die noch offenen programmierbaren Schalt­ einrichtungen ("Fuses") zusätzlich in einen definierten, nicht veränderbaren Schalt- und Betriebszustand versetzen (hier auch als "einfrieren" bezeichnet). Im vorstehend beschrie­ benen Beispiel bedeutet das, daß die übergeordnete progammierbare Schalteinrichtung ("Masterfuse") aus einem EEPROM-Zellen umfassenden Teil und einem ROM-Zellen umfassenden Teil besteht. Wenn die EEPROM-Zelle ("EEPROM-fuse") der übergeord­ neten progammierbaren Schalteinrichtung ("Masterfuse") gesetzt ist, dann lassen sich keine Flip-Flop-Zellen ("FF-Fuses") mehr programmieren, auch wenn die individuelle Flip-Flop- Zelle ("FF-Fuse") das zulassen würde. Wenn die ROM-Zelle ("ROM-fuse") der übergeordneten progammierbaren Schalteinrichtung ("Masterftise") gesetzt ist, lassen sich auch "offene" EEPROM-Zellen ("EPROM-Fuses") nicht mehr programmieren. Damit läßt sich sicherstellen, daß die Konfiguration der einzelnen Derivate sich auf jeder Ebene "einfrieren" läßt.
Dem geringen Nachteil eines etwas höheren Flächenbedarfs durch zusätzliche Logikbausteine in der erfindungsgemäßen Schaltungsanordnung stehen die eindeutig überwiegenden Vorteile der programmierbaren Schalteinrichtungen ("Fuses"), nämlich die hohe Flexibilität in Schaltungsauslegung und Betrieb, und der sogenannten "Hardwired Fuses", die keinen Konfigurationsaufwand verursachen, gegenüber. Diese Vorteile werden bei einer Schaltungsanordnung der erfindungsgemäßen Art mit einem Maskensatz kombiniert.

Claims (3)

1. Schaltungsanordnung, insbesondere zur elektronischen Verarbeitung und/oder Speicherung digitaler Signale, mit wenigstens einer programmierbaren Schalteinrichtung (sogenannten "Fuse") zum dauerhaften Abschalten vorgegebener Teile der Schaltungs­ anordnung, wobei wenigstens eine der programmierbaren Schalteinrichtungen mehrstufig aufgebaut ist.
2. Mikroprozessor, gekennzeichnet durch eine Schaltungsanordnung, insbesondere zur elektronischen Verarbeitung und/oder Speicherung digitaler Signale, mit wenigstens einer programmierbaren Schalteinrichtung (sogenannten "Fuse") zum dauerhaften Abschalten vorgegebener Teile der Schaltungsanordnung, wobei wenigstens eine der programmierbaren Schaltungeinrichtungen mehrstufig aufgebaut ist.
3. Mikroprozessor zum Einsatz in einer Chipkarte (sogenannter "Smart-Card- Controller"), gekennzeichnet durch eine Schaltungsanordnung, insbesondere zur elektronischen Verarbeitung und/oder Speicherung digitaler Signale, mit wenigstens einer programmierbaren Schalteinrichtung (sogenannten "Fuse") zum dauerhaften Abschalten vorgegebener Teile der Schaltungsanordnung, wobei wenigstens eine der programmierbaren Schaltungeinrichtungen mehrstufig aufgebaut ist.
DE10056590A 2000-11-15 2000-11-15 Schaltungsanordnung Withdrawn DE10056590A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10056590A DE10056590A1 (de) 2000-11-15 2000-11-15 Schaltungsanordnung
EP01996862A EP1338013B1 (de) 2000-11-15 2001-11-14 Schaltungsanordnung
US10/169,925 US6973629B2 (en) 2000-11-15 2001-11-14 Circuit arrangement
JP2002543445A JP4092199B2 (ja) 2000-11-15 2001-11-14 回路装置
PCT/EP2001/013267 WO2002041323A2 (en) 2000-11-15 2001-11-14 Circuit arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10056590A DE10056590A1 (de) 2000-11-15 2000-11-15 Schaltungsanordnung

Publications (1)

Publication Number Publication Date
DE10056590A1 true DE10056590A1 (de) 2002-05-23

Family

ID=7663379

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10056590A Withdrawn DE10056590A1 (de) 2000-11-15 2000-11-15 Schaltungsanordnung

Country Status (5)

Country Link
US (1) US6973629B2 (de)
EP (1) EP1338013B1 (de)
JP (1) JP4092199B2 (de)
DE (1) DE10056590A1 (de)
WO (1) WO2002041323A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10203129A1 (de) * 2002-01-25 2003-08-07 Infineon Technologies Ag Schaltungsanordnung
WO2008057257A3 (en) * 2006-10-27 2008-07-10 Xilinx Inc One-time-programmable logic bit with multiple logic elements

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7693596B2 (en) 2005-12-14 2010-04-06 Dell Products L.P. System and method for configuring information handling system integrated circuits
GB2445303B (en) * 2005-12-14 2008-08-20 Dell Products Lp System and method for configuring information handling system integrated circuits

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8612454D0 (en) * 1986-05-22 1986-07-02 Inmos Ltd Redundancy scheme for multi-stage apparatus
JPS634492A (ja) * 1986-06-23 1988-01-09 Mitsubishi Electric Corp 半導体記憶装置
US4736195A (en) * 1987-02-24 1988-04-05 Associates West, Inc. Method and apparatus for warning of disconnection of an appliance from a power source
US4985822A (en) * 1988-10-12 1991-01-15 Kabushiki Kaisha Sg Multistation switch system
US5307464A (en) * 1989-12-07 1994-04-26 Hitachi, Ltd. Microprocessor and method for setting up its peripheral functions
JP2991575B2 (ja) 1992-10-08 1999-12-20 沖電気工業株式会社 半導体集積回路
DE19601612A1 (de) * 1996-01-18 1997-07-24 Wickmann Werke Gmbh Verfahren zum Befestigen eines ersten Teils aus Metall oder Keramik an einem zweiten Teil aus Metall oder Keramik
US5821770A (en) * 1996-04-30 1998-10-13 Cypress Semiconductor Corporation Option decoding with on-chip electrical fuses
US5889679A (en) * 1997-07-15 1999-03-30 Integrated Device Technology, Inc. Fuse array control for smart function enable
US6037831A (en) * 1998-03-30 2000-03-14 Xerox Corporation Fusible link circuit including a preview feature
US6590418B1 (en) * 2001-12-19 2003-07-08 Intel Corporation Method and apparatus for a programmable output interface

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10203129A1 (de) * 2002-01-25 2003-08-07 Infineon Technologies Ag Schaltungsanordnung
WO2008057257A3 (en) * 2006-10-27 2008-07-10 Xilinx Inc One-time-programmable logic bit with multiple logic elements
US7567449B2 (en) 2006-10-27 2009-07-28 Xilinx, Inc. One-time-programmable logic bit with multiple logic elements

Also Published As

Publication number Publication date
JP4092199B2 (ja) 2008-05-28
US20030172359A1 (en) 2003-09-11
WO2002041323A2 (en) 2002-05-23
EP1338013A2 (de) 2003-08-27
EP1338013B1 (de) 2013-01-09
JP2004514361A (ja) 2004-05-13
WO2002041323A3 (en) 2002-08-29
US6973629B2 (en) 2005-12-06
WO2002041323A8 (en) 2006-05-18

Similar Documents

Publication Publication Date Title
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
EP0010173B1 (de) Halbleiterplättchen mit verbesserter Prüfbarkeit der monolithisch hochintegrierten Schaltungen
DE3130714C2 (de)
DE69834011T2 (de) Statische Direktzugriffspeicherschaltungen
DE3215671C2 (de) Programmierbare Logikanordnung
WO2005036750A1 (de) Konfigurierbare logikschaltungsanordnung
EP0722583A1 (de) Prozessor für zeichenketten variabler länge
DE10056590A1 (de) Schaltungsanordnung
DE10002204B4 (de) Verfahren zum Schutz eines Mikrorechners eines Steuergeräts gegen Manipulation eines Programmes und Vorrichtung zur Durchführung des Verfahrens
DE4240071A1 (de) Schaltungsanordnung zur elektrischen Sicherheitsüberwachung von Schalteinrichtungen
DE3639577A1 (de) Logikbaustein zur erzeugung von ungleich verteilten zufallsmustern fuer integrierte schaltungen
DE102004006769B3 (de) Auslesevorrichtung
DE10347975B4 (de) Einrichtung der programmierbaren Logik
DE3511375C2 (de)
DE10238174A1 (de) Verfahren und Vorrichtung zur Datenverarbeitung
DD141956A1 (de) Pruefeinrichtung fuer eingabebaugruppen und ausgabebaugruppen einer programmierbaren steuerung
EP0757254A2 (de) Integrierte Schaltung
DE3718916A1 (de) Verbindungsnetzwerk zur einstellbaren verbindung von schaltungsanordnungen, insbesondere programmierbaren schaltungsanordnungen
EP1326082A1 (de) Integrierte Schaltung mit konfigurierbarem Abtastpfad
DE10001648C2 (de) Integrierte Schaltung mit mehreren Teilschaltungen
DE102004028632B4 (de) Halbleiter-Chip
EP0392636B1 (de) Integrierte Schaltungsanordnung
DE2060050C3 (de) Verfahren und Schaltungsanordnung zum Steuern des Werkstückflusses eines Systems von Werkzeugmaschinen
WO1988009996A1 (en) Programmable circuits
DE1762388C (de) Tastbare bistabile Schaltung

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: PHILIPS INTELLECTUAL PROPERTY & STANDARDS GMBH, 20

8139 Disposal/non-payment of the annual fee