FR2509547A1

FR2509547A1 - Circuit de filtre

Info

Publication number: FR2509547A1
Application number: FR8212308A
Authority: FR
Inventors: Yutaka Tanaka; Takashi Okada
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1981-07-13
Filing date: 1982-07-13
Publication date: 1983-01-14
Also published as: GB2104341B; NL192175B; CA1178347A; FR2509547B1; DE3226038C2; NL8202833A; JPS5810913A; NL192175C; DE3226038C3; JPH0799804B2; GB2104341A; US4524382A; DE3226038A1

Abstract

A.CIRCUIT DE FILTRE. B.CIRCUIT DE FILTRE CARACTERISE EN CE QU'IL COMPREND EN OUTRE DES MOYENS DE TRAITEMENT LOGIQUE 4 PERMETTANT D'OBTENIR UN SIGNAL DE SORTIE FILTRE, DE FORME D'ONDE VOULUE, EN TRAITANT LES DIFFERENTS SIGNAUX DETECTES SUR LA BASE D'UNE FORMULE LOGIQUE PREDETERMINEE. C.L'INVENTION S'APPLIQUE NOTAMMENT AU FILTRAGE DE SIGNAUX DE TELEVISION COULEUR.

Description

Circuit de filtre ".

L'invention concerne un circuit de filtre et

plus précisément un circuit de filtre basé sur un prin-

cipe nouveau permettant d'éliminer seulement le bruit sans détériorer le signal initial ou de ne filtrer que

le signal voulu parmi plusieurs signaux mélangés ou com-

posés, ce filtrage s'effectuant sans distorsion.

Pour filtre le signal initial d'un signal conte-

nant par exemple des bruits N 1 à N 3, comme indiqué sur

la figure 1, on a proposé jusqu'ici d'utiliser un fil-

tre passe-bas pour éliminer ces bruits N 1 à N 3 Cepen-

dant, dans ce procédé selon l'art antérieur, le signal initial ainsi filtré se trouve "émoussé" sur ses flancs

* 15 de montée, comme indiqué sur la figure 1 B, ce qui corres-

pond à une détérioration du signal.

D'autre part, pour réaliser un filtre destiné à

séparer le signal de luminance Y du signal de chrominan-

ce C d'un signal de télévision couleur de standard NTSC (National Télévision Systems Comnittee), on a proposé

d'utiliser un filtre du type filtre en peigne, en profi-

tant du fait que la corrélation verticale d'un écran d'image et la phase d'une sous-porteuse du signal de chrominance s'inversent à chaque période de balayage

horizontal La figure 2 représente un circuit correspon-

dant à ce filtre dans lequel un signal vidéo composé Y + C arrivant à une borne d'entrée 101, est appliqué à un circuit sommateur 102 et à un circuit de soustraction 103, ce signal d'entrée de la borne 101 étant d'autre

part appliqué aux circuits 102 et 103 par l'intermédiai-

re d'un circuit 104 apportant un retard d'une période de balayage horizontal ( 1 H) Les signaux 2 Y et 2 C issus

des circuits d'addition 102 et de soustraction 103 ci-

dessus, étant respectivement appliqués aux bornes de sortie 107 et 108 par l'intermédiaire d'atténuateurs correspondants 105 et 106 divisant par deux le signal

reçu.

On décrira maintenant le fonctionnement du fil-

tre en peigne selon l'art antérieur de la figure 2 en supposant que, comme indiqué sur la figure 3, la borne d'entrée 101 reçoit un signal contenant par exemple les

éléments de cinq lignes de balayage successives, les si-

gnaux i et j ne représentant que le signal de luminance

Y à niveau constant et les troisième, quatrième et cin-

quième signaux k, 1, m constituant le signal composé ou signal de mélange de la luminance Y avec la chrominance C, ces deux derniers signaux étant à niveau constant On

suppose également dans ce qui précède que le signal pré-

cédant la première ligne de balayage est égal au signal

i de cette première ligne de balayage.

Quand la borne d'entrée 101 reçoit le signal désigné par la lettre i sur la figure 3 A, il apparait à la sortie du circuit de retard 104 un signal de même forme d'onde que le signal i antérieur d'une période de

balayage horizontal ( 1 H) Par suite, le signal de sor-

tie du circuit d'addition 102 devient un signal d'ampli-

tude double de celle du signal i Ce signal est atténué

à la moitié de sa valeur par l'atténuateur 105, de ma-

nière à donner à la borne de sortie 107 un signal tel que celui représenté par la lettre i' de la figure 3 B, ce signal étant le même que le signal i de la première ligne de balayage de la figure 3 A. De plus, le signal de sortie du circuit de soustraction 103 s'annule, de sorte qu'on obtient à la

borne de sortie 108 un signal dont la composante de lu-

minance est supprimée, comme indiqué par la lettre i" de la figure 3 C Ensuite, quand la borne d'entrée 101 reçoit le signal j de la figure 3 A, on obtient, de la même façon

que ci-dessus, à la borne de sortie 107, le signal de lu-

minance j' de la figure 3 B tandis qu'on obtient à la bor-

ne de sortie 108, le signal j" de la figure 3 C ne conte-

nant pas de signal de luminance Y. Quand la borne d'entrée 101 reçoit le signal k

de la figure 3 A, le circuit 104 de retard 1 H donne le si-

gnal j de la figure 3 A Par suite, à la sortie du circuit d'addition 102, le niveau du signal de luminance Y devient

le double du niveau initial, tandis que le niveau du si-

gnal de chrominance C reste le même que celui du signal k.

Par suite, on obtient à la borne de sortie 107 un signal

k' (figure 3 B) dans lequel le niveau du signal de lumi-

nance Y est le même que celui du signal d'entrée k de la

figure 3 A,et dans lequel le niveau du signal de chromi-

nance C est la moitié de celui du signal d'entrée k On obtient en outre à la borne de sortie 108 un signal k" (figure 3 C) dans lequel le signal de chrominance est au niveau moitié et dans lequel le signal de luminance est

supprimé.

Ensuite, quand la borne clentrée 101 reçoit le signal 1 de la figure 3 A, le circuit 104 de retard 1 H donne le signal k En comparant le signal k au signal 1, on constate que les signaux de luminance Y ont la même

phase et le même niveau tandis que les signaux de chro-

minance C ont des phases opposées mais le même niveau, de sorte qu'on obtient simplement à la borne de sortie 107 un signal de luminance Y de meme niveau que celui du signal d'entrée, comme indiqué par la lettre 1 ' de la figure 3 B, tandis qu'à la borne de sortie 108, on obtient simplement un signal de chrominance C de même niveau que celui du signal d'entrée, comme indiqué par la lettre 1 " de la figure 3 C. Ensuite, quand la borne d'entrée 101 reçoit le signal m de la figure 3 A, de la même façon que dans le cas du signal 1, on obtient simplement à la borne de sortie 107, le signal de luminance Y, comme indiqué en m' sur la figure 3 B, tandis qu'on obtient simplement à

la borne de sortie 108, le signal de chrominance C indi-

qué en m" sur la figure 3 C.

Plus précisément, dans le filtre en peigne se-

lon l'art antérieur représenté sur la figure 2, lorsque les signaux de lignes de balayage adjacentes présentent une corrélation verticale, il est possible de séparer

parfaitement le signal de luminance Y du signal de chro-

minance C Cependant dans le cas o cette corrélation verticale-n'existe pas, c'est-à-dire par exemple lorsque le signal j de la seconde ligne de balayage se change en

signal k de la troisième ligne de balayage, comme indi-

qué par le signal k' de la figure 3 B, le signal dechromi-

nance C se mélange à la borne de sortie 107 pour donner

le signal de luminance Y, de manière à produire une in-

terférence ponctuelle De plus, comme indiqué par le si-

gnal k" de la figure 3 C, le niveau du signal de chromi-

nance C est atténué à la moitié de son niveau initial, de

sorte que la résolution verticale se trouve détériorée.

L'invention a pour but de pallier les inconvé-

nients ci-dessus de l'art antérieur en créant un nouveau circuit de filtre ne donnant pas de détériorations du

signal.

L'invention permet également de créer un circuit de filtre capable de mettre en forme le signal d'entrée, de manière à obtenir une forme d'onde prédéterminée De plus, le circuit de filtre selon l'invention permet d'éliminer le bruit d'un signal sans distordre la forme

d'onde du signal voulu.

L'invention a également pour but de créer un

circuit de filtre permettant de ne jamais produire d'in-

terférence ponctuelle et de ne jamais détériorer la réso-

lution verticale dans un filtre en peigne destiné à sé- parer le signal de luminance du signal de chrominance d'un signal composé, m 9 me lorsque ce signal de luminance

et ce signal de chrominance ne présentent pas de corréla-

tion entre eux.

L'invention permet enfin de créer un circuit de

filtre capable de mettre en forme un signal d'entrée sui-

vant une forme d'onde prédéterminée pour pouvoir ainsi

réaliser une correction d'ouverture.

A cet effet, l'invention concerne un circuit de filtre comprenant une borne d'entrée recevant un signal

d'entrée à filtrer et des moyens d'échantillonnage per-

mettant de détecter le niveau du signal d'entrée en

différents points prédéterminés séparés les uns des au-

tres, pour produire un certain nombre de signaux détec-

tés, circuit de filtre caractérisé en ce qu'il comprend en outre des moyens de traitement logique permettant d'obtenir un signal de sortie filtré, de forme d'onde voulue, en traitant les différents signaux détectés sur

la base d'une formule logique prédéterminée.

L'invention sera décrite en détail au moyen des dessins ci-joints dans lesquels: les figures l A et 1 B représentent des formes d'onde destinées à décrire un circuit de filtre selon l'art antérieur:

la figure 2 est un schéma par blocs représen-

tant un exemple de circuit de filtre en peigne selon l'art antérieur; les figures 3 A à 3 C sont des schémas destinés à décrire un circuit de filtre selon l'art antérieur; les figures 4 à 9 sont des schémas destinés à décrire l'invention; la figure 10 est un schéma par blocs d'une

forme de réalisation d'un circuit de filtre selon l'in-

vention; les figures 11 et 12 sont des schémas électri- ques d'un exemple pratique de circuit de filtre selon l'invention; les figures 13 et 14 sont des schémas destinés à décrire une autre forme de réalisation de l'invention;

la figure 15 est un schéma par blocs d'un cir-

cuit de filtre correspondant à cette seconde forme de réalisation de l'invention; les figures 16 A à 16 E et les figures 17 A et 17 B sont des schémas destinés à décrire le circuit de filtre

correspondant à la seconde forme de réalisation de l'in-

vention; le figure 18 est un schéma par blocs du circuit

de filtre selon la seconde forme de réalisation de l'in-

vention;

les figures 19 A à 19 G sont des schémas desti-

nés à décrire la forme de réalisation de la figure 18; la figure 20 est un schéma électrique d'un exemple pratique de circuit logique (circuit analogique ET) de la forme de réalisation de la figure 18; et la figure 21 est un schéma électrique d'un exemple pratique de circuit logique (circuit analogique

OU) de la forme de réalisation de la figure 18.

On décrira tout d'abord une représentation dans l'espace du fonctionnement de l'invention en supposant, à titre d'exemple, que le signal de télévision d'une trame est constitué de m éléments d'image dans le sens

horizontal et N éléments d'image dans le sens vertical.

On peut représenter l'amplitude de chacun de ces éléments d'image sous la forme f (z, J) avec

1 e i C m et 1 <,, j < n.

Le signal de télévision ci-dessus peut alors être considéré comme la somme de m x N = k éléments

f (a 7 i, J) disposés séquentiellement.

Par exemple, si le signal ci-dessus s'exprime par f = (f 1 l f 2, * fk) avec f 1 = f ("X 1, j 1) fk f ( OL m I Vm le signal de télévision d'une trame peut être considéré

comme un vecteur F à k dimensions.

L'espace à plusieurs dimensions obtenu en expri-

mant les niveaux de signal à plusieurs instants pour cha-

que dimension, dans la représentation vectorielle décri-

te ci-dessus, s'appelle généralement une représentation spatiale. De la même façon, en utilisant les niveaux f

ft, ft 1 (avec 2 \ t < k 1), il est possible de cons-

truire une représentation dans l'espace à trois dimen-

sions. La figure 4 est un schéma en perspective de cette représentation spatiale à trois dimensions dans laquelle les différents vecteurs s'expriment en des points donnés à l'intérieur de l'espace défini par les

niveaux maximum du signal.

Dans cette représentation à trois dimensions, une ligne reliant l'origine O à un point P correspondant

à un vecteur de valeur maximum, s'exprime par les équa-

tions suivantes: ft-l ft ft+l

D'autre part le plan de la figure 5 A correspond aux con-

ditions suivantes ft-1 =ft je ft+ 1

et le plan de la figure 5 B correspond aux conditions sui-

vantes: et-1 e t = ft+l

Cela représente le fait que le signal varie par échelons.

Au contraire le plan de la figure 5 C correspon-

dant aux conditions ft-1 = ft+l $ et

indique que le signal varie brutalement.

En considérant cette représentation spatiale à trois dimensions dans une position partant de la ligne 0-P, on obtient la représentation de la figure 6 dans laquelle les signaux des différentes plages varient, sur le pourtour extérieur de la ligne 0-P, comme indiqué sur

la figure 6 Sur cette figure 6, la ligne 0-P de la fi-

gure 4 est représentée par le point central, le plan de la figure 5 A est représenté par l'axe A, le plan de la figure 5 B est représenté par l'axe B, et le plan de la figure 5 C est représenté par l'axe C.

Dans ce cas, comme la corrélation entre les si-

gnaux adjacents du signal initial est très forte, les signaux des plages respectives sont concentrés dans une plage comprise entre les lignes A-A' et C-C', tandis que ces signaux n'existent pas au voisinage de la ligne BB', comme indiqué par les hachures de la figure 6 et les points de la figure 7 A Au contraire, comme les bruits

et autres n'ont aucune corrélation avec les signaux ad-

jacents, ces bruits sont distribués uniformément comme indiqué sur la figure 7 B. Dans le cas d'un signal tel que par exemple celui de la figure 8, la transformation de ce signal

dans la représentation spatiale ci-dessus donne la re-

présentation de la figure 9 Sur la figure 8, les cer-

cles O désignent les positions du signal.

Dans ce cas, si les positions des signaux hots des plages hachurées de la figure 9 se déplacent par exemple dans la direction de la grosse flèche droite, on

peut éliminer les bruits N 1 à N 3.

Ce mouvement peut se représenter par exemple par les expressions logiques suivantes: f't = MAX úMIN (ft-l' ft)' MIN (ft' ft+l)' MIN (ft-l' ft+l)' ( 1) = MIN ^MAX (ft-l' ft) MAX (ft' ft+l)' MAX (ft-l' ft+l A ( 2) Dans cette expression, les lettres MAX indiquent qu'on choisit la valeur maximum de la parenthèse qui suit,

tandis que les lettres MIN indiquent qu'on choisit la va-

leur minimum de la parenthèse qui suit.

En d'autres termes, MAX représente une opération OU et MIN représente une opération ET, ces deux opérations

étant effectuées de manière analogique dans le calcul lo-

gique. Si l'on effectue le calcul logique ci-dessus, la partie de bruit Ni de la figure 8 par exemple devient la suivante: f' = MAX MIN (f 7, f 8) , MIN (f 8 ' f 9), MIN (f, f 9)j = MAX (f 8 ' f 8 ' f 7) = f 7

De plus, la partie de bruit N 2 devient la sui-

vante: fll' =MAX (MIN (f 10, fl), MIN (fll' f 12), MIN (flo'f 12 = MAX (flog f 12 ' flo) f 12

250954-7

On élimine ainsi les bruits N 1 et N 2 Le bruit N 3 peut également s'éliminer de la même façon que le

bruit N 1.

Au contraire, pour le signal f 5 par exemple, on obtient: f 5 ' =MAX lMIN (f 4, f 5), MIN (f 5, f 6), MIN (f 4 ' f 6 = MAX (f 4, f 5 ' f 4) = f 5 On obtient de la m 9 me façon, pour le signal f 6: f' = MAX IN( 5 6), MIN (f 6, f 7), MIN (f 5, f 7)} = MAX (f 5 ' f 6 ' f 5) f 6 Ainsi, les signaux initiaux sont transmis en

sortie sans être modifiés.

Comme indiqué ci-dessus, le circuit de filtre

selon l'invention permet déliminer le bruit sans dété-

riorer le signal initial.

Les figures 10 A 12 représentent un circuit pra-

tique permettant d'obtenir ce résultat.

Tout d'abord, le schéma de la figure 10 représen-

te la disposition d'ensemble de l'invention dans laquelle un signal appliqué A la borne d'entrée 1 est transmis a un circuit série constitué des circuits de retard 2 et 3 présentant chacun un temps de retard équivalent à une période de la fréquence maximum du signal initial De plus, le signal appliqué A la borne d'entrée 1 et les signaux de sortie des circuits de retard 2 et 3, sont

tous appliqués à un circuit logique 4 destiné à effec-

tuer les opérations logiques correspondant aux formules logiques ( 1) ou ( 2) Le signal traité par le circuit 4 apparait à la borne de sortie 5 Ce circuit logique 4

est réalisé comme indiqué ci-après.

La figure 11 est un schéma électrique pratique

du circuit logique 4, correspondant à l'expression lo-

gique ( 1) ci-dessus Sur cette figure, on utilise trois ensembles de circuits constitués chacun d'une paire de transistors pnp 51 a, 52 a; 51 b, 52 b; et 51 c, 52 c Tous les oellecteurs de ces transistors sont reliés à la masse et les émetteurs des transistors de chaque paire sont

reliés l'un à l'autre Les points de liaison des émet-

teurs sont sous reliés à une borne 54 de tension d'ali-

mentation par l'intermédiaire des résistances 53 a, 53 b, 53 c De plus, les signaux ft-l' ft et ft+l sont appliqués

respectivement à des bornes 55 a, 55 b et 55 c.

La borne 55 a est branchée aux bases des transis-

tors 51 a et 52 c, la borne 55 b est branchée aux bases des transistors 52 a et 51 b, et la borne 55 c est branchée aux bases des transistors 52 b et 51 c De plus, les points de liaison ci-dessus des émetteurs des transistors 51 a à

52 c sont branchés respectivement aux bases des transis-

tors npn 56 a, 56 b et 56 c, chaque collecteur de ces tran-

sistors 56 a à 56 c, étant branché à la borne d'alimenta-

tion de tension 54 De plus, les émetteurs de ces tran-

sistors sont reliés ensemble et leur point commun est

relié à la masse par l'intermédiaire de la résistance 57.

Le point de liaison commun de ces émetteurs des transis-

tors 56 a à 56 c est d'autre part relié à une borne de sor-

tie 58.

Dans le circuit de la figure 11 ainsi constitué, la première paire de transistors 51 a et 52 a choisit le plus petit des signaux appliqués aux bornes 55 a et 55 b, la seconde paire de transistors 51 b et 52 b choisit le plus petit des signaux appliqués aux bornes 55 b et 55 c, et la troisième paire de transistors 51 c et 52 c choisit le plus petit des signaux appliqués aux bornes 55 c et a En d'autres termes, le circuit de la figure 11

permet d'obtenir une sortie ET à la manière analogique.

De plus, le signal maximum des signaux fournis par les transistors 51 a à 52 c est choisi par les transistors 56 a

à 56 c, puis appliqué à la borne de sortie 58 En d'au-

tres termes, ce circuit permet d'obtenir une sortie OU-à la manière analogique. La figure 12 est un schéma électrique pratique

du circuit logique 4, correspondant à l'expression logi-

que ( 2) ci-dessus Dans cet exemple, les transistors

pnp 51 a à 52 c de la figure 11 sont remplacés respective-

ment par les transistors npn 51 a' à 52 c', les transistors npn 56 a à 56 c sont remplacés respectivement par les

transistors pnp 56 a' à 56 c', et la borne 54 d'alimenta-

tion de tension remplace la masse et inversement Dans ce circuit de la figure 12, les transistors 51 a' à 52 c' choisissent les plus grands des signaux qui leurs sont

appliqués, tandis que les transistors 56 a' à 56 c& choi-

sissent les plus petits des signaux qui leur sont appli-

ques. Comme cela apparaît clairement sur les figures ci-dessus, le circuit de filtre selon l'invention peut

se réaliser au moyen d'éléments très simples.

On décrira ci-après d'autres formes de réalisa-

tion de l'invention s'appliquant à un filtre destiné à séparer le signal de luminance du signal de chrominance

dans un signal vidéo de standard de télévision NTSC -

Dans le signal vidéo couleur du standard NTSC, la phase de la sousporteuse du signal de chrominance s'inverse à chaque période de balayage horizontal Par suite, au lieu des signaux ci-dessus ft 1 ft et ft+l on utilise un signal ft, un signal ft-H de la période

horizontale (H) précédente et un signal ft+H de la pé-

riode horizontale suivante, pour obtenir une représen-

tation spatiale analogue à celle décrite ci-dessus.

Dans ce cas, comme indiqué sur les figures 13

et 14, les éléments du signal de luminance sont distri-

bués entre les axes A et C tandis que les éléments du si-

gnal de chrominance sont distribués au voisinage de l'axe B, les éléments du signal de luminance et les éléments du signal de chrominance étant représentés respectivement par O et X Par suite, quand on veut tirer le signal de

chrominance des signaux ci-dessus, il suffit de se dé-

placer dans la direction de l'axe B de la représentation spatiale. La figure 15 est un schéma par blocs d'un circuit permettant de tirer le signal de chrominance des signaux

vidéo décrits ci-dessus Sur cette figure, un signal arri-

vant à la borne d'entrée 10, est appliqué à un filtre passe-bande 11 permettant de séparer les éléments de chrominance et les éléments haute fréquence des signaux

de luminance.

Les signaux ainsi obtenus sont appliqués à un circuit série constitué des circuits de retard 12 et 13 présentant chacun un temps de retard équivalent à une période de balayage horizontal De plus, le signal séparé

par le filtre passe-bande 11 est appliqué, par leinter-

médiaire d'un inverseur 14 ' et d'un circuit d'addition 15,

à un circuit logique 16 -

D'autre part, le signal fourni par le circuit de

retard 12 est appliqué au circuit logique 16 par l'inter-

médiaire d'un circuit d'addition 17, et le signal fourni

par le circuit de retard 13 est appliqué au circuit lo-

gique 16 par l'intermédiaire d'un inverseur 18 et d'un

circuit d'addition 19.

De plus, une tension continue fournie par une

source de tension positive 20, est appliquée aux cir-

cuits d'addition 15, 17 et 19 pour les polariser de fa-

çon que tous les signaux appliqués au circuit logique

16 deviennent des signaux positifs.

Pour réaliser le circuit logique 16, on utilise le même type de circuit que le circuit logique 4 de la

figure 10.

Par suite, quand on applique à la borne d'entrée les signaix i, j, k, 1, m des différentes lignes de balayage, comme indiqué sur la figure 16 A, les signaux i, j, k de la figure 16 B sont appliqués au circuit logi- que 16 à linstant o le signal de chrominance j de la seconde ligne de balayage est produit D'autre part, les

signaux j, k, 1 de la figure 16 C sont appliqués au cir-

cuit logique 16 à l'instant o le signal de chrominance k de la troisième ligne de balayage est produit Enfin, les signaux k, 1, m de la figure 16 D sont appliqués au

circuit logique 16 à l'instant o le signal de chromi-

nance 1 de la quatrième ligne de balayage est produit.

Comme ces signaux sont appliqués au circuit logi-

que 16, ce dernier fournit les signaux j', k', 1 ' comme

indiqué sur la figure 16 E -

En revenant à la figure 15, les signaux j', k',

* 1 ' sont appliqués à un circuit de soustraction 21 desti-

né à en soustraire la tension de polarisation positive

de l'alimentation 20.

Ces signaux j', k', 1 ' sont appliqués à un cir-

cuit d'addition 22 et les signaux initiaux j, k, 1 pro-

venant du circuit de retard 12 sont également appliqués au circuit d'addition 22, de manière à en éliminer la composante de signal de luminance haute fréquence YH pour donner les signaux j U, k", 1 " de la figure 17 A Le signal

de chrominance C dont on a supprimé la composante de lu-

minance, est appliqué à un atténuateur 23 atténuant son niveau à la moitié de sa valeur, de façon que ce signal présente le même niveau que celui du signal initial Ce

signal apparatt à la borne de sortie 24.

Les signaux j', k', 1 ' du circuit de soustraction 21 sont appliqués à un circuit de soustraction 25 et les signaux initiaux j, k, 1 provenant du circuit de retard 12, sont également appliqués au circuit de soustraction

pour en éliminer la composante de chrominance et don-

ner les signaux j"', k"', 1 "' de la figure 17 B La com-

posante haute fréquence du signal de luminance Y dont

on a supprimé la composante de chrominance, est appli-

quée à un atténuateur 26 qui l'atténue à la moitié de sa valeur, de manière à obtenir le même niveau que celui du

signal initial.

De plus le signal arrivant à la borne d'entrée est appliqué a un filtre passe-bas 27 permettant d'obtenir un signal de luminance basse fréquence YL stoppé par le filtre passe-bande 11 ci-dessus Ce signal de luminance Y est appliqué, par l'intermédiaire d'un L circuit de retard 28 apportant un retard égal à une période de balayage horizontal, à un circuit d'addition 29 recevant également le signal de l'atténuateur 26 On

obtient ainsi, à la borne de sortie 30, le signal de lu-

minance Y dans lequel s'ajoutent les-composantes haute

fréquence et basse fréquence.

Par suite, grâce à ce circuit de la figure 15, on peut séparer le signal de luminance Y du signal de chrominance C sans risques d'interférence ponctuelle ou de détérioration de la-résolution verticale, lorsqu'il n'existe pas de corrélation verticale entre les signaux de lignes de balayage adjacentes, comme cela apparait à 1 ' évidence sur les figures 17 A et 17 B.

On décrira maintenant une autre forme de réali-

sation de l'invention dans laquelle le filtre selon l'in-

vention est appliqué à un circuit de correction d'ouver-

ture verticale du signal vidéo.

La figure 18 est un schéma par blocs de cette dernière forme de réalisation dans laquelle un signal

arrivant à la borne d'entrée 40 est appliqué à un cir-

cuit série constitué des circuits de retard 41 et 42 apportant chacun un retard équivalent à une période de balayage horizontal Le signal appliqué à la borne

d'entrée 40 et les signaux de sortie des circuits de re-

tard 41 et 42 sont appliqués respectivement aux circuits

logiques 43 et 44.

Le circuit 43 effectue l'opération logique sui-

vante: ft MIN (ft-H' ft' ft+H) tandis que le circuit 44 effectue l'opération logique suivante: 0 t MM (ft-Ht ft' ft+H)

Le signal issu du circuit de retard 41 est appli-

qué aux circuits de soustraction 45, 46, et les signaux

issus des circuits logiques 43, 44 sont également appli-

qués aux circuits de soustraction 45, 46, de sorte que ces derniers signaux sont soustraits du signal de sortie du circuit de retard 41 Les signaux issus des circuits de soustraction 45, 46 sont additionnés par un circuit d'addition 47 et le signal ainsi obtenu est appliqué, par l'intermédiaire d'un atténuateur 48, à un circuit d'addition 49, tandis que le signal issu du circuit de

retard 41 est appliqué au circuit d'addition 49, de fa-

çon que le signal issu de ce circuit d'addition 49 appa-

raisse à la borne de sortie 50.

Par suite, dans le circuit de la figure 18, lors-

que le signal de chaque période de balayage horizontal,

c'est-à-dire le signal correspondant à l'observation ver-

ticale de l'écran, est modifié comme indiqué sur la figure 19 A, le circuit logique 43 donne un signal tel que celui de la figure 19 B Ce signal est soustrait du signal initial par le circuit de soustraction 45 (figure 18) pour donner un signal tel que celui de la figure 19 C. De plus, le circuit logique 44 produit un signal, tel que celui de la figure19 D, qui se trouve soustrait du signal initial par le circuit de soustraction 46 (figure 18), de manière à donner un signal tel que celui de la figure 19 E Les signaux des figures 19 C et 19 E sont additionnés par le circuit d'addition 47 pour donner un

signal tel que celui de la figure 19 F Ce signal est ad-

ditionné, avec le bon niveau, au signal initial, par le circuit d'addition 49 donnant le signal d'ouverture ver- ticale corrigé de la figure 19 G.

Le circuit logique 43 de la sortie MIN (ET analo-

fique) est constitué de trois transistors pnp 61 a, 61 b,

61 c, comme indiqué par exemple sur la figure 20 Le cir-

cuit logique 44 de la sortie MAX (OU analogique) est constitué de trois transistors npn 62 a, 62 b, 62 c comme

indiqué par exemple sur la figure 21.

Comme indiqué ci-dessus, le circuit de filtre selon l'invention permet de filtrer différents signaux

suivant les buts recherchés.

Bien que, dans la forme de réalisation décrite ci-dessus, les signaux soient tous traités dans la plage

positive, on peut obtenir un filtrage analogue des si-

gnaux en les traitant dans la plage négative.

Il est également possible d'utiliser un circuit de filtre selon l'art antérieur pour effectuer divers traitements préalables souhaités du signal, avant

d'effectuer le filtrage de ce signal suivant l'invention.

De plus, le circuit de filtre selon l'invention

peut effectuer son filtrage dans une représentation spa-

tiale à dimensions multiples, y compris dans un espace

à deux dimensions.

Enfin, le circuit de filtre selon l'invention

peut aussi bien s'appliquer au traitement de signaux ana-

logiques qu'au traitement de signaux numériques.

Claims

R E V E N D I C A T I O N S

) Circuit de filtre comprenant une borne d'en-

trée ( 1) recevant un signal d'entrée à filtrer et des moyens d'échantillonnage ( 2, 3) permettant de détecter le niveau du signal d'entrée en différents points pré- déterminés séparés les uns des autres, pour produire un certain nombre de signaux détectés, circuit de filtre caractérisé en ce qu'il comprend en outre des moyens de traitement logique ( 4) permettant d'obtenir un signal de sortie filtré, de forme d'onde voulue, en traitant les différents signaux détectés sur la base d'une formule

logique prédéterminée.
2 ) Circuit de filtre selon la revendication 1, caractérisé en ce que les moyens d'échantillonnage ( 2,3) détectent le niveau du signal d'entrée en trois points au moins, et en ce que les moyens de traitement logique ( 4) comportent au moins trois bornes d'entrée recevant

chacune trois signaux détectés par les moyens d'échan-

tillonnage. 30) Circuit de filtre selon lîune quelconque des

revendications 1 et 2, caractérisé en ce que les moyens

d'échantillonnage comprennent au moins un premier cir-

cuit de retard ( 2) destiné a retarder le signal d'entrée pour produire un premier signal retardé, et un second

circuit de retard ( 3) destiné à retarder le premier si-

gnal retardé pour donner un second signal retardé, le signal d'entrée, le premier signal retardé et le second

signal retardé étant tous appliqués aux moyens de traite-

ment logique ( 4) comme les signaux détectés adjacents.

40) Circuit de filtre selon l'une quelconque des

revendications 1 à 3, caractérisé en ce que les moyens

de traitement logique ( 4) comprennent au moins deux cir-

cuits analogiques ET (ou OU) recevant chacun les signaux détectés adjacents, et au moins un circuit analogique OU (ou ET) recevant le signaux de sortie des deux circuits analogiques ET (ou OU), de façon que ces circuits OU (ou ET) donnent un signal de sortie dont le bruit a été éliminé. ) Circuit de filtre selon l'une quelconque des

revendications 1 à 4, caractérisé en ce que chacun des

circuits analogiques ET (ou OU) comprend un premier et

un second transistors ( 51 a, 52 a etc) dont les élec-

trodes de base reçoivent les signaux détectés adjacents (ft-il ft etc), dont les électrodes d'émetteur sont branchées à une première source de tension ( 54) par une résistance commune ( 53 a etc) et dont les électrodes de collecteur sont branchées à une seconde source de tension, de façon qu'on obtienne un signal de sortie sur

les électrodes d'émetteur de ces premier et second tran-

sistors.