JPH0385986A - Ｙ／ｃ分離回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はカラーテレビジョン受像機等の７７０分１１１
回路に関する。

（従来の技術） 第１３図はくし形フィルタを採用した従来のＹ／Ｃ分離
回路を示すブロック図である。入力端子１を介して入力
する複合映像信号は１０遅延回路２によりＩＨ（口は水
平期間）遅延される。ＩＨ遅延回路２の出力を加算回路
３及び減算回路４に与える。加算回路３は遅延前の信号
と１Ｈ遅延回路２からの遅延信号とを加算し、減算回路
４は両者を減算する。色副搬送波の周波数が水平周波数
の１７２の奇数倍であることがら、色副搬送波の位相は
１０毎に反転している。したがって、クロマ信号の位相
も１０毎に反転しており、加算回路３で１０前後の複合
映像信号を加算することによりクロマ信号は相殺され、
加算回路３からは輝度信号が出力端子５に出力される。

また、減算回路４からはクロマ信号が出力端子６に出力
される。

このように、第１３図の回路では、輝度信号の高域成分
を除去することなく、輝度信号とクロマ信号とを分離す
ることができる。

上述したＹ／Ｃ分離は、ＮＴＳＣ方式の映像信号の輝度
信号が垂直に強い相関性を有し、クロマ信号の位相がＩ
Ｈ＠に反転しているという性質を利用している。例えば
、縦縞等のように、垂直方向で完全に相関を有する場合
には、上述した回路によって確実なＹ／Ｃ分岨が可能で
ある。しかし、垂直方向で変化がある場合には、＜シ形
フィルタを用いた方法では偽信号を生じる。すなわち、
色信号が急に変化すると、輝度信号側にその変化が漏れ
てドツト妨害となり、輝度信号が急に変化すると、色信
号側にその変化分が漏れてクロスカラーとなる。

すなわち、１個の１０遅延回路を用いたくし形フィルタ
では、隣接する走査線間の信号が相関性を有するか否か
の判別は可能であるが、垂直方向に相ｍ性を有しない場
合の確実なＹ／Ｃ分離は不可能である。そこで、２個の
遅延回路を用いて、相関性の有無に拘らず、確実なＹ／
Ｃ分離を可能にした従来のＹ／Ｃ分離回路が特開昭５８
−１０９１３号公報にて提案されている。

第１４図はこの提案に基づ〈従来のＹ／Ｃ分離回路を示
すブロック図である。

複合映像信号を入力端子７を介して最小値回路１０、最
大値回路１１及び１Ｈ遅延回路８に与える。

１０遅延回路８からのＩＨ遅延信号は１ＨＭ延回路９に
よって更に１Ｈ遅延する。最小値回路１ｏ及び最大値回
路１１には、入力端子７及び１０遅延回路８．９から複
合映像信号とこの複合映像信号の１０前後の複合映像信
号とを入力する。最小値回路１０はこれらの信号の最小
値を求めて減算回路１２に出力し、最大値回路１１はこ
れらの信号の最大値を求めて減算回路１３に出力する。

減算回路１２は、１０遅延回路８からの複合映像信号と
最小値回路１０の出力信号との減算を行う。また減算回
路１３は、１０遅延回路８からの複合映像信号と最大値
回路１１の出力信号との減算を行う。減算回路１２．１
３の出力は加算回路１４において合成されてアッテネー
タ１５に出力される。アッテネータ１５は入力した信号
に所定の利得を付与して減算回路１６に出力する。

アッテネータ１５からは垂直非相関成分、すなわち、映
像信号のクロマ信号成分が出力される。減算回路１Ｇは
１０遅延回路８からの複合映像信号も入力しており、減
算回路１Ｇからはｎ度信弓が出力端子１７に出力される
。

このように、２個の１０遅延回路を用いることで、隣接
するｔｆＪ後のラインの信号との関係を調べて、信号の
性質を判別する能力を向上させている。

これにより、垂直方向の非相関成分についても輝度信号
とクロマ信号とを確実に分離して、ドツト妨冑及びクロ
スカラーを低減している。なお、この回路では検出の時
間遅れも発生しない。

第１５図は他の従来例を示すブロック図であり、特公昭
６３−５９５９４号公報に示されたものである。

入力端子１８を介して入力する複合映像信号を、くし形
フィルタを構成づ６１０１０遅延１９及び減算回路２０
に与える。更に、１Ｈｆｆ延回路１９の出力をくし形フ
ィルタを構成する１０遅延回路２１及び減算回路２２に
与える。減算回路２０の出力を相関回路２４に出力し、
減算回路２２の出力をインバータ２３で反転した後相関
回路２４に出力する。相関回路２４は、２入力がＩｉ１
極性であれば２入力のうちのいずれか小さい振幅レベル
の信号を出力し、２入力が逆相であれば出力信号レベル
は零である。相関回路２４の出力はクロマ信号として出
力端子２５に出力されると共に、減算回路２６にも出力
される。減算回路２６は１０遅延回路１９からの信号も
入力しており、減算回路２６からは輝度信号が出力端子
２７に出力される。

第１６図は他の従来例を示すブロック図であり、特開昭
６３−４６０８８号公報に記載されているものである。

入力端子２８からの複合映像信号はＩＨｉｌ！延回路２
９、加算回路３０及び減算回路３１に入力する。加算回
路３０は１０遅延回路２９の入出力を加算して帯域フィ
ルタ３５に出力づる。減算回路３１は１０遅延回路２９
の入出力を減算して可変抵抗３７に出力する。

１０遅延回路２９の出力をＩＨ７！延回路３２、加算回
路３３、減算回路３４及び遅延回路４４に入力する。

加算回路３３は１Ｈｆｆ延回路３２の入出力を加算して
帯域フィルタ３８に出力する。減算回路３４は１０遅延
回路３２の入出力を減算して可変抵抗４０に出力する。

帯域フィルタ３５．３８はクロマ信号帯域を通過帯域と
している。帯域フィルタ３５．３８の出力を検波回路３
６．３９に夫々供給する。検波回路３６には、例えば、
ｎ−１乃至ｎ＋１ラインのうち、ｎラインとｎ＋１ライ
ン間の相関が高くなるに連れてレベルが低くなる信号が
入力される。また、検波回路３９には、ｎラインとｎ−
１ライン間の相関が高（なるに連れてレベルが低くなる
信号が入力される。検波回路３６．３９はこれらの信号
を検波して検波出力を可変抵抗３７．４０に夫々与えて
、可変抵抗３７、４０の抵抗値を変化させている。可変
抵抗３７゜４０は減算回路３１．３４の出力を減衰させ
てバッファアンプ４１に出力する。こうして、ｎライン
とｎ　−１ライン間の相関が高いときには、減算回路３
１の出力クロマ信号の割合が高い信号がバッファアンプ
４１から出力し、ｎラインとｎ＋１ライン間の相関が高
いときには、減算回路３４の出力クロマ信号の割合が高
い信号がバッファアンプ４１から出力する。これにより
、帯域フィルタ４２からは輝度信号成分を確実に除去し
たクロマ信号が出力端子４３及び減算回路４５に与えら
れる。

一方、１０遅延回路２９からの信号は遅延回路４４を介
して減算回路４５に与えており、減算回路４５は１ＨＭ
延回路２９からの信号とクロマ信号との減算を行うこと
により、輝度信号を出力端子４６に出力する。

このように、２個の１Ｈ遅延回路を用いた従来のＹ／Ｃ
分離回路は、クロスカラー及びドツト妨害を確実に低減
することができ、特に、ドツト妨害に関しては第１３図
のくし形フィルタに比して極めて良好な特性を有する。

しかしながら、これらの従来のＹ／Ｃ分離回路は、ドツ
ト妨害等を著しく改善づることかできるが、コスト高、
Ｓ／Ｎ比劣化及び水平解像度劣化という問題があった。

例えば、第１４図の回路では、１０遅延回路８の出力と
７ツテネータ１５の出力との減粋を行うことにより、輝
度信号成分を取出している。また、第１５図の回路では
、１０遅延回１９の出力と相関回路２４の出力との減算
によって輝度信号成分を取出している。また、第１６図
の回跋においては、１０遅延回路２９の出力と帯域フィ
ルタ４２の出力との減算によって輝度信号成分を取出し
ている。すなわち、輝度信号成分はこれらの１０遅延回
路を通過する必要がある。このため、１Ｈ遅延回路とし
ては広帯域で、且つ、高いＳ／Ｎ比を有するものでなく
てはならない。この理由から、ＩＨ遅延回路としてＣＣ
Ｄ素子を採用する。ところが、ＣＣＤ素子のＳ／Ｎ比は
約５５ｄＢであり、上述した方式では、輝度信号のＳ／
Ｎ比を５５ｄＢ以上確保することはできない。最近のテ
レビジョン受像機及びＶＴＲにおける高画質化を考慮す
ると、このＳ／Ｎ比では十分ではない。

また、広帯域のＣＣＤ素子のクロック周波数は１４ＭＨ
ｚである。このため、通過信号帯域は５乃至６ＭＨｚに
制限されてしまう。ディジタルメモリを使用した場合で
も同様である。通過信号帯域の５乃至６ＭＨｚは、水平
解像度に換算づると、４００乃至４８０本である。最近
の大画面テレビジョン受像機においてはビデオ入力時の
水平解像度は６００本以上に設定されており、上述した
従来のＹ／Ｃ分離回路ではこの水平解像度を達成するこ
とはできない。

更に、広帯域のＣＣＤ素子は高価であり、第１３図のよ
うに、クロマ信号のみが１０遅延回路を通過するくし形
フィルタを採用した場合に比してコストが極めて高くな
るという問題点があった。

また、第１４図乃至第１６図の回路では、入力端子及び
１Ｈ１延回路からの隣接した３ラインの映像信号を演算
して色信号を得ているが、１Ｈｉｌ！延回路の出力に含
まれる低域輝度信号によって、誤動作が発生する虞があ
る。そこで、クロマ信号の帯域（ＮＴＳＧ信号の場合３
乃至４ＭＨ２）のみについて演算を行うために、実際に
は、図示しない帯域フィルタを設けて帯域制限を行って
いる。

ところが、前述したように、輝度信号を１０遅延回路に
通過させる必要があることから、１０遅延回路の前段に
おいて帯域フィルタを設けることはできず、各ラインの
映像信号毎に帯域フィルタを設ける必要がある。このた
め、３個の帯域フィルタが必要であり、コストが高くな
ってしまうという問題もあった。

（発明が解決しようとする課題） このように、上述した従来のＹ／Ｃ分離回路においては
、クロスカラー及びドツト妨害を低減するために、２個
の１０遅延回路を用いた構成にすると、コストが極めて
高くなり、十分なＳ／Ｎ比を確保することができず、ま
た高い水平解像度を得ることができないという問題点が
あった。

本発明はかかる問題点に鑑みてなされたものであって、
安価な構成で、十分なＳ／Ｎ比と高い水平解Ｉｉ１度と
を得ることができるＹ／Ｃ分離回路を提供することを目
的とする。

［発明の構成］ （課題を解決するための手段） 本発明の請求項１に係るＹ／Ｃ分離回路は、水平走査周
波数の整数倍の遅延時間で動作し入力端子からの入力映
像信号を遅延させて第１の遅延信号を出力する第１の遅
延回路と、この第１の遅延回路の遅延時間と同一の遅延
時間で動作し前記第１の遅延信号を遅延させて第２の遅
延信号を出力する第２の遅延回路と、前記入力端子並び
に前記第１及び第２の遅延回路からの３ライン分の映像
信号を導入してクロマ信号を出力する色信号取出し回路
と、前記入力端子からの入力映像信号と前記色信号取出
し回路からのクロマ信号との減算を行って輝度信号を出
力する側御回路とを具備したことを特徴とするものであ
り、 本発明の請求項２に係るＹ／Ｃ分離回路は、前記色信号
取出し回路が、前記入力映像信号と第２の遅延信号の反
転信号とを加算する第１の加算回路と、前記入力映像信
号と前記第１の遅延信号の反転信号とを加算する第２の
加算回路と、前記第１の遅延信号の反転信号と前記第２
の遅延信号とを加算する第３の加算回路と、前記第１の
遅延信号と前記第２の遅延信号の反転信号との相関検出
を行う第１の相関回路と、この第１の相関回路の出力と
前記第１の加算回路の出力との相関検出を行う第２の相
関回路と、前記第２及び第３の加算回路の出力の相関検
出を行う第３の相ｇ！１回路と、この第３の相関回路の
出力と前記第２の相関回路の出力とを加算する第４の加
算回路と、前記入力映像信号並びに前記第２及び第４の
加算回路の出力の中間植を前記クロ、マ信号として出力
する第１の中間値回路とを具備したものであり、本発明
の請求項３に係るＹ／Ｃ分離回路は、前記色信号取出し
回路が、前記入力映像信号と第２の遅延信号の反転信号
とを加算する第１の加算回路と、前記入力映像信号と前
記第１の遅延信号の反転信号とを加算する第２の加算回
路と、前記第１の遅延信号の反転信号と前記第２の遅延
信号とを加算する第３の加算回路と、前記第１の遅延信
号と前記第２の遅延信号の反転信号との相関検出を行う
第１の相関回路と、この第１の相関回路の出力と前記第
１の加算回路の出力との相関検出を行う第２の相関回路
と、前記第２及び第３の加算回路の出力の相関検出を行
う第３の相関回路と、この第３の相関回路の出力と前記
第２の相関回路の出力とを加算する第４の加算回路と、
１宵記第２の加算回路の出力と前記第３の相関回路の出
力とを加算する釦５の加算回路と、前記入力映像信号並
びに前記第４及び第５の加算回路の出力の中間傭を前記
クロマ信号として出力する第２の中間値回路とを具備し
たものであり、 本発明の請求項４に係るＹ／Ｃ分離回路は、前記請求項
３に記載の色信号取出し回路が、前記第２の中＠１１回
路の出力を輝度信号分離用のクロマ信号とし、前記入力
映像信号並びに前記第２及び第４の加算回路、の出力の
中間位を出力クロマ信号として出力する第１の中間値回
路を右するものである。

（作用） 本発明において、色信号取出し回路は、例えば、連続し
た３水平走査線の映像信号を導入してりＯマ信号を生成
する。第２の加算回路並びに第１及び第２の中間値回路
は入力映像信号との演算処理を行っており、第１及び第
２の中間値回路からのクロマ信号は入力映像信号に遅延
することなく出力される。このため、従来と異なり、人
か映像信号を第１の遅延回路に通過させることなく加算
回路に与えて、輝度信号とクロマ信号とを分離すること
ができる。

（実施例） 以下、図面に基づいて本発明の実施例を詳細に説明する
。第１図は本発明に係るＹ／Ｃ分離回路の一実施例を示
すブロック図である。

入力端子４７には複合映像信号を入力づる。この複合映
像信号は１０遅延回路４８、色信号取出し回路５０及び
加算回路５１に与える。１０遅延回路４８は入力した複
合映像信号を１Ｈ″ｉ１延させて色信号取出し回路５０
及びＩＨｉｌ延回路４９に与える。１日遅延回路４９は
１Ｈ″Ｍ延回路４８の出力を１８遅延させて色信号取出
し回路５０に出力する。色信号取出し回路５０は、連続
した３ラインの映像信号からクロマ信号を取出して出力
端子５２に出力すると共に、インバータ５３を介して加
算回路５１に出力するようになっている。加算回路５１
はクロマ信号の反転信号と入力端子４７からの複合映像
信号とを加算して出力端子５４に輝度信号を出力するよ
うになっている。

第２図は第１図の色信号取出し回路の具体的な構成を示
すブロック図であり、破線にて囲った部分が第１図の色
信号取出し回路５０である。

入力端子４７からの複合映像信号（以下、ｎライン信号
という）は、１Ｈｉｌｉ延回路４８及び加算回路５１に
入力すると共に、色信号取出し回路５０の加算回路５５
．５６及び中間値回路６７、６８にも入力する。

１０遅延回路４８の出力（以下、（ｎ＋１）ライン信号
という〉は、１Ｈ′ｔ１延回路４９に入力すると共に、
色信号取出し回路５０のインバータ５８及び相関回路６
０にも入力する。ＩＨ遅延回路４９の出力（以下、（ｎ
＋２）ライン信号という〉は、色信号取出し回路５０の
インバータ５９及び加算回路５７に入力する。

インバータ５９の出力は相関回路６０及び加算回路５５
に入力し、相０！ｌ＠路６０は＜ｎ＋１）ライン信号と
（ｎ＋２）ライン信号の反転信号との相関を検出して検
出信号を相関回路６１に出力する。すなわち、相関回路
６０は、これらの２入力が同極性である場合には２入力
のうち振幅レベルが小さい成分を出力し、２入力が逆極
性である場合にはレベルＯの信号を出力するようになっ
ている。加算回路５５はｎライン信号と（ｎ＋２）ライ
ン信号の反転信号とを１／２のレベルにした後加算して
相関回路６１に出力する。相関回路６１は加算回路５５
の出力と相関回路６０の出力との相関を検出して検出信
号を加算回路６３に出力する。

加算回路５６はｎライン信号と（ｎ＋１）ライン信号の
反転信号とを１／２のレベルにした後加算して相関回路
６２、増幅回路６４及び中間値回路６８に出力する。増
幅回路６４は入力した信号レベルを２倍にして加算回路
６５に出力する。加算回路５７は（ｎ＋１）ライン信号
の反転信号と（ｎ＋２）ライン信号とを１／２のレベル
にした後加算して相関回路６２に出力する。相関回路６
２は加算回路５６゜５７の出力の相関を検出して検出信
号を加算回路６３及びインバータ６６に出力する。イン
バータ６６の出力は加算回路６５に与えられる。加算回
路６５は増幅回路６４の出力とインバータ６６の出力と
を加算して中間値回路６７に出力する。加算回路６３は
相関回路６１、６２の出力を加算して中間値回路６７、
６８に出力する。

中間値回路６７は、ｎライン信号及び加算回路６３゜６
５の出力を入力し、これらの信号の中間値を検出してイ
ンバータ５３を介して加算回路５１に出力する。

中間値回路６８は、ｎライン信号と加算回路５６．６３
の出力とを入力し、これらの信号の中間値を検出して出
力端子５２にクロマ信号を出力するようになっている。

加婢回路５１は、インバータ５３からクロマ信号の反転
信号を入力すると共に、入力端子４７からｎライン信号
を入力し、これらの信号を加算することにより、輝度信
号を出力端子５４に出力するようになっている。

第３図は第２図中の相関回路の具体的な構成を示すブロ
ック図である。

一方入力端子６９及び他方入力端子７０に入力される信
号はいずれも最大値回路（以下、ＭＡＸという）１１及
び最小値回路（以下、ＭＩＮという〉７２に入力される
。Ｍ　Ａ　Ｘ　７１は２入力の最大値を求めてＭＩＮ７
３に出力する。ＭＩＮ７２は２入力の最小値を求めてＭ
　Ａ　Ｘ　７４に出力する。ＭＩＮ７３には端子７５か
ら基準電圧が印加されており、ＭＩＮ７３はＭ　Ａ　Ｘ
　７１の出力と基準電圧との最小値を加算回路７７に出
力する。Ｍ　Ａ　Ｘ　７４には端子７６から基準電圧が
印加されており、Ｍ　Ａ　Ｘ　７４はＭＩＮ７２の出力
と基準電圧との最大値を加算回路７７に出力する。加算
回路７７はこれらの信号を加算して出力端子７８に出力
するようになっている。

いま、一方入力端子６９及び他方入力端子７０に入力さ
れる信号が逆極性であるものとする。この場合には、Ｍ
　Ａ　Ｘ　７１は正極性の信号を出力し、ＭＩＮ７２は
負極性の信号を出力する。ここで、基準電圧のレベルを
いずれもＯに設定すると、ＭＩＮ７３はレベルがＯの信
号をｉ１１力し、Ｍ　Ａ　Ｘ　７４もレベルがＯの信号
を出力する。したがって、加算回路７７からの出力信号
レベルはＯとなる。

一方、一方入力端子６９及び他方入力端子７０に入力さ
れる信号の極性が同一である場合には、正極性の信号に
対して、ＭＩＮ７３はレベルがＯの信号を出力し、Ｍ　
Ａ　Ｘ　７４は２入力のうちの低レベルの信号を出力す
る。また、負極性の信号に対して、ＭＩＮ７３は２入力
のうちの振幅レベルが小さい信号を出力し、Ｍ　Ａ　Ｘ
　７４はレベルがＯの信号を出力する。結局、加算回路
７７は２入力のうち振幅レベルが小さい信号を出力する
。

第４図は第２図中の中間値回路の具体的な構成を示すブ
ロック図である。

Ｍ　Ａ　Ｘ　８２には入力端子７９．８０を介して信号
を入カし、ＭＡＸ８３には入力端子７９．８１を介して
信号を入力し、ＭＡＸ８４には入力端子８０．８１を介
して信号を入力づる。ＭＡＸ８２．８３．８４はいずれ
も２入力の最大値を求めてＭＩＮ８５に出力するように
なっている。ＭＩＮ８５は３入力の最小値を求めて出力
端子８６に出力するようになっている。

ＭＡＸ８２．８３．８４によって、３入力のうちの２入
力づつのレベルが判定されて、各２入力のうちの最大値
がＭＩＮ８５に夫々出力される。したがって、３入力の
うちの中間レベルの信号がＭＩＮ８５に与えられる信号
の最小値となる。なお、３入力のうちの２入力が同一レ
ベルである場合には、この２入力の信号がＭｉＮ８５に
与えられる信号の最小値となる。こうして、ＭＩＮ８５
は３入力の中間のレベルの信号を出力するか又は２入力
以上が同一レベルである場合にはそのレベルの信号を出
力することになる。

第５図は第３図及び第４図中のＭＡＸの具体的な構成を
示す回路図である。

入力端子８７からの信号をＮＰＮトランジスタＱ１のベ
ースに供給し、入力端子８８からの信号をＮＰＮトラン
ジスタＱ２のベースに供給する。トランジスタＱ１　、
Ｑ２は差動対をなし、エミッタは共通接続して出力端子
８９に接続すると共に、電流源９Ｇを介して基準電位点
に接続する。。トランジスタＱ１　、Ｑ２のコレクタは
共通接続して電８９１に接続している。これにより、ト
ランジスタＱｌ。

Ｑ２のベースに供給される信号のうちのいずれか大レベ
ルの信号に基づいた出力が出力端子８９に現れる。

第６図は第３図中のＭＩＮの具体的な構成を示す回路図
である。

入力端子９２からの信号をＰＮＰトランジスタＱ３のベ
ースに供給し、入力端子９３からの信号をＰＮＰトラン
ジスタＱ４のベースに供給する。トランジスタＱ３　、
Ｑ４は差動対をなし、コレクタはいずれも基準電位点に
接続する。トランジスタＱ３　、Ｑ４のエミッタは共通
接続して出力端子９４に接続すると共に、電流源９５を
介して電源端子９６に接続する。これにより、トランジ
スタＱ３゜Ｑ４のベースに供給される信号のうちのいず
れか小レベルの信号に基づいた出力が出力端子９４に現
れる。

第７図は第４図中の３入力のＭＩＮの具体的な構成を示
す回路図である。

入力端子９７．９８．９９を介して入力される信号を夫
々ＰＮＰトランジスタＱ５　、Ｑ６　、Ｑ７のベースに
供給する。トランジスタＱ５乃至Ｑ７のコレクタは基準
電位点に接続し、エミッタは出力端子１００に接続する
と共に、電流ｍ１０１を介して電源端子１０２に接続す
る。これにより、トランジスタＱ５乃至Ｑ１のベースに
供給される信号のうちの最も小レベルの信号に基づいた
出力が出力端子１００に現れる。

次に、このように構成されたＹ／Ｃ分離回路の動作につ
いて第８図及び第９図のタイミノグチ１１−トを参照し
て説明する。

第８図は入力端子４７に輝度信号に相当する信号、寸な
わち、１０周期の相関が比較的高い信号を入力した場合
の各部波形を示しており、１８図（ａ）はｎライン信号
を示し、第８図（ｂ）は（ｎ＋１”）ライン信号を示し
、第８図（Ｃ）は（ｎ＋２）ライン信号を示し、第８図
（ｄ）は加算回路５６の出力を示し、第８図（ｅ）は加
算回路５７の出力を示し、第８図（ｆ）は加算回路５５
の出力を示し、第８図（ｌは相関回路６Ｇの出力を示し
、第８図（ｈ）は相関回路６１の出力を示し、第８図に
）は相関回路６２の出力を示し、第８図（ｊ）は加算回
路６３の出力を示し、第８図（ｋ）は増幅回路６４の出
力を示し、第８図（１）はインバータ６６の出力を示し
、第８図（ｍ）は加算回路６５の出力を示し、第８図（
ｎ）は中間値回路６８の出力を示し、第８図（０）はイ
ンバータ５３の出力を示し、第８＠ｌ　（ｐ）は加算回
路５１の出力を示している。

入力端子４７には第８図（ａ）に示すｎライン信号を入
力する。このｎライン信号は１０遅延回路４８、４９に
よりＩＨだけ遅延し、１０遅延回路４８゜４９からは第
８図（ｂ）、（Ｃ）に示す（ｎ＋１）ライン信号及び（
ｎ＋２）ライン信号が夫々出力される。加算回路５６は
ｎライン信号と（ｎ＋１）ライン信号の反転信号とを１
７２のレベルにした後加算することにより、第８図（ｄ
）に示す信号を出力する。この信号は１個の１Ｈ２！延
回路を採用したくし形フィルタ（第１３図の回路）によ
って得られるクロマ信号と同一である。

加算回路５７は（ｎ　＋　１　）ライン信号の反転信号
と（ｎ＋２）ライン信号とを１／２のレベルにした後加
算することにより、第８図（ｅ）に示す信号を出力する
。また、加算回路５５はｎライン信号と（ｎ＋２）ライ
ン信号の反転信号とを１／２のレベルにした後加算する
ことにより、第８図（ｆ）に示す信号を出力する。

相関回路６０は（ｎ＋１＞ライン信号と（ｎ＋２＞ライ
ン信号の反転信号との相関を検出してｌＩ′！８図（ｇ
）に示す検出信号を相関回路６１に出力する。

相関回路６１は第８図（ｆ）、（Ｑ）に示す信υを入力
し、これらの信号の相関を検出して第８図（ｈ）に示す
検出信号を加ｒｉ＠路６３に出力する。

相関回路６２は加算回路５６．５７から第８図（ｄ〉。

（ｅ）に示す信号を入力し、第８図（１〉に示す検出信
号を加算回路８３及びインバータ６６に出力する。

加算回路６３は、相関回路６１．６２から第８図（ｈ）
（＋＞に示す信号を入力しており、加算回路６３は第８
図（ｊ）に示す信号を中＠凪回路６７、６８に出力する
。増幅回路６４は第８図（ｄ）に示す加算回路５６の出
力レベルを２倍にして加算回路６５に出力する（第８図
（ｋ））、インバータ６６は相関回路６２の出力を反転
させて加算回路６５に与える。これにより、加算回路６
５は第８図（ｋ）、（＋）に示す信号を入力し、これら
の信号を加算して第８図（ｍ）に示す信号を中間値回路
６７に出力する。

中間値回路６７は、第８図（ａ）、（ｊ）、（ｍ）に示
すｎライン信号及び加算回路６３．６５からの信号を入
力し、これらの信号の中間値を求めてインバータ５３に
出力する。これにより、インバータ５３は第８図（０）
に示すクロマ信号の反転信号を加算回路５１に出力する
。中間値回路６８は第８図（ａ）（ｄ）、（ｊ）に示す
ｎライン信号及び加算回路５６．６３の出力を入力し、
これらの信号の中間値を求めて第８図（ｎ＞に示すクロ
マ信号を出力端子５２に出力する。加算回路５１は第８
ｒｊ！Ｊ（ａ）。

（０）に示すｎライン信号及びインバータ５３の出力を
入力し、第８図（ｐ）に示す信号を出力端子５４に出力
する。

前述したように、入力端子４７に入力される信号は、比
較的相関が高く輝度信号に類似した信号である。すなわ
ち、第１０乃至第３Ｈは同相であり、相関性が８い。し
かし、次の第４Ｈでは位相が反転し、その後比較的高い
相関を有する信号となる。

本実施例のＹ／Ｃ分離は、第１３図乃至第１６図の従来
例と同様に、Ｉ１１信号の相同が高く、りＯマ信号の相
関が低いことを利用して行っている。

第２０及び第３Ｈのように、相関性が高い場合には、中
間値回路６８が出力端子５２へ出力する信号のレベルは
Ｏである。但し、第１Ｈにおいては、無信号状態から急
に信号が現れているので、中間値回路６８はｎライン信
号の１／２のレベルの信号を出力する。第４Ｈにおいて
は、ｎライン信号の相関性が弱いので、中間Ｉｌｉ回路
６８はｎライン信号をクロマ信号に相当する信号である
と判断して出力端子５２に出力している。

第７０以降は比較的相関性が弱い。画面上では細かい画
像が表示される部分に相当する。このような場合には、
ライン相関を利用したものでは確実なＹ／Ｃ分離は不可
能であり、偽信号が発生する。しかし、画面上ではラン
ダムな絵柄が多いことから、本実施例のように入力信号
の約１／２のレベルの信号を出力した場合には、輝度信
号及びクロマ信号の漏れは目立たない。特に、第１２１
１以降では、入力信号が１ライン毎に変化しており、中
間値回路６８はｎライン信号の１／２のレベルの信号を
出力している。

第１３図のくし形フィルタと本実施例とが最も異なる点
は、無信号の部分での漏れの有無である・。

すなわち、加算回路５６の出力においては第７０の部分
で漏れが発生している。この漏れは色だれと呼ばれ、絵
柄がない部分であることから、画面上において極めて目
立つてしまう。本実施例では、中間値回路６８からは第
７Ｈの部分での漏れは発生しておらず、有効なＹ／Ｃ分
離が行われている。

次に、入力端子４７にりＯマ信号に相当する信号、すな
わち、比較的相関性が弱い信号を入力した場合について
説明する。第９図はこの場合の各部波形を示しており、
第９図（ａ）乃至（ｐ）は夫々第８図（ａ）乃至（ｐ）
に対応している。

入力端子４７に入力されるｎライン信号は２１５口周期
であり、垂直方向の相関性が弱く、第１０乃至第６０で
は位相が１ト１毎に反転している。第１０前は無信号状
態であり、中間値回路６８は第１０には約１７２レベル
の信号を出力している。第２乃至第６Ｈには、相関が弱
いことから、中間値回路６８は、ｎライン信号をクロマ
信号と判断して出力端子５２にそのまま出力する。一方
、インバータ５３は、第１Ｈにおいても、ｎライン信号
と同一レベルの出力を加算回路５１に出力して・いる。

第１３図のくし形フィルタにおいては、加算回路５６の
出力から明らかなように、入力信号の１／２のレベルの
信号を出力している。このため、ｌ！１！度信号成分に
クロマ信号が漏れてしまい、ドツト妨害が発生していた
。しかし、本実施例では、加算回路５１にはｎライン信
号のレベルと同一レベルのりＯマ信号が入力されること
から、輝度信号成分にクロマ信号成分が漏れてしまうこ
とはなく、この部分のドツト妨害を防止することができ
る。

第７Ｈ以降は不３！Ｉ！続なｎライン信号が入力されて
いる。画面上では細かい画像に相当する。この場合には
、前述したように、確実なＹ／Ｃ分離は不可能であるが
、入力信号の１７２のレベルの信号を中Ｆｌ！ｓ回路６
８が出力することにより、画面上での画像の劣化は目立
ちにくい。

また、第１３図のくし形フィルタでは、第４０において
信号が欠落してしまうが（第９図（ｄ）参照）、本実施
例では、欠落することはない。更に、第７Ｈにおける信
号の漏れも発生しない（第９図（ｎ）参照）。

このように、本実施例においては、第１４図乃至第１６
図の従来例と同様に、効果的なＹ／Ｃ分離が可能である
。更に、本実施例においては、映像信号は１Ｈ遅延回路
４８．４９を介することなく加算回路５１に与えられて
おり、輝度信号成分は１０遅延回路を経ることなく取出
されている。第１４図乃至８７１６図の回路では、出力
クロマ信号は入力映像信号に対して１０遅延していた。

本実施例においては、第２図及び第３図からも明らかな
ように、色信号取出し回路５０ではクロマ信号成分の遅
延は生じない。したがって、従来例と異なり、１ＨＭ延
回路の出力を利用して輝度信号を得る必要はない。

このように、本実施例においては、輝度信号成分は１０
遅延回路を通過しないので、１Ｈ遅延回路によるＳ／Ｎ
比の低下は発生しない。また、１０遅延回路の通過帯域
のυＩ限から水平解像度が制限されることもない。更に
、１０遅延回路ではクロマ信号帯域の信号のみを遅延さ
せればよく、１０遅延回路としては３乃至４ＭＨｚの通
過帯域を有していれば十分であり、ガラス遅延線等の安
価なものを利用することができる。

第１０図は本発明の他の実施例を示すブロック図である
。第１０図において第２図と同一物には同一符号を付し
て説明を省略する。

本実施例は第２図の増幅回路６４、加算回路６５、イン
バータ６６及び中間値回路６７を省略した点が第２図の
実施例と異なる。すなわち、加算回路５６の出力を中間
値回路６Ｂ及び相関回路ｆｙ２のみに出力し、相関［Ｍ
路６２の出力を加算回路６３のみに出力し、加算回路６
３の出力を中間値回路６８のみに出力するようになって
いる。

第２図のように、中間値回路６７を設けて輝度信号分離
用のクロマ信号を発生させることなく、中間値回路６８
から出力端子５２に出力するクロマ信号を利用して輝度
信号を分離している。その他の作用は第２図の実施例と
同様である。

本実施例では、第２図に比して、ドツト妨害特性は若干
劣化するが、簡単な回路構成でクロスカラーについては
確実に低減することができるという利点がある。

第１１図は本発明の他の実施例を示すブロック図である
。第１１図において第２図と同一物には同一符号を付し
て説明を省略する。

本実施例は第２図の中間値回路６８を省略した点が第２
図の実施例と異なる。すなわち、中間値回路６７の出力
をインバータ５３を介して加算回路５１に与えると共に
出力端子５２に出力するようになっている。

本実施例では、第２図の輝度信号分離用のクロマ信号を
Ｙ／Ｃ分離出力として出力端子５２に出力している。他
の作用は第２図の実施例と同様である。

このため、第２図に比して、クロスカラー特性は若干劣
化するが、簡単な回路構成でドツト妨害を確実に低減す
ることができるという利点を有する。

これらの第２図、第１０図及び第１１図で示した実施例
においては、輝度信号成分を１８′ｔ１延回路４８．４
９に通過させる必要がないので、色信号取出し回路にク
ロマ信号帯域成分のみを与えるための帯域フィルタを１
Ｈ遅延回路４８の前段に配置することができる。第１２
図は帯域フィルタの配置を示すブロック図である。

第１２図に示すように、入力端子４７からの信号は、帯
域フィルタ１０３を介して１ト１遅延回路４８及び色信
号取出し回路１０５に入力する。なお、色信号取出し回
路１０５は第２図、第１０図及び釦１１図の回路を示し
ている。また、入力端子４７からの信号は遅延回路１０
４を介して加算回路５１に与える。

遅延回路１０４は帯域フィルタ１０３との信号合わせの
ために挿入しており、約２００乃至３００ｎｓの遅延時
間で動作する。

このように、１個の帯域フィルタ１０３のみを設ければ
よい。また、１０遅延回路には複合映像信号の低域成分
が通過しないので、１ｌ−１ｉｄ延回路を通過する信号
の電圧範囲は相対的に小さく、且つ、クロマ信号電圧の
中心レベルの変動が小さい。このため、１０遅延回路と
してＣＯＤ素子を採用し゛た場合でも、クロマ信号のＤ
Ｇ、ＤＰ特性（微分利得特性、微分位相特性〉の劣化は
小さい。

［発明の効果］ 以上説明したように本発明によれば、入力映像信号を第
１の遅延回路を通過させることなく加算回路に与えて、
ｌｒｆ度信号成分を取出しているから、輝度信号成分が
第１の遅延回路による制限を受けることがないので、Ｓ
／Ｎ比及び水平解像度を向上させることができ、また、
安価な構成にすることができるという効果を有する。

【図面の簡単な説明】

第１図は本発明に係るＹ／Ｃ分離回路の一実施例を示す
ブロック図、第２図は第１図の具体的な構成を示すブロ
ック図、第３図は第２図中の相関回路の具体的な構成を
示すブロック図、第４図は第２図中の中間値回路の具体
的な構成を示すブロック図、第５図は第３図及び第４図
中の最大値回路の具体的な構成を示す回路図、第６図は
第３図中の最小値回路の具体的な構成を示す回路図、第
７図は第４図中の３入力の最小値回路を示す回路図、第
８図及び第９図は第２図の実施例を説明するためのタイ
ミングチャート、第１０図は本発明の他の実施例を示す
ブロック図、第１１図は本発明の他の実施例を示すブロ
ック図、第１２図は帯域フィルタの配置を示すブロック
図、第１３図はくし形フィルタを採用した従来のＹ／Ｃ
分離回路を示すブロック図、第１４図乃至第１６図は従
来のＹ／Ｃ分離回路を示すブロック図である。 ４７・・・入力端子、４８．４９・・・１０遅延回路、
５０・・・色信号取出し回路、５１・・・加算回路、５
２、５４・・・出力端子、５３・・・インバータ。 第５図 第６図 第７図 第１３図

Claims (4)

【特許請求の範囲】
1. （１）水平走査周波数の整数倍の遅延時間で動作し入力
   端子からの入力映像信号を遅延させて第１の遅延信号を
   出力する第１の遅延回路と、この第１の遅延回路の遅延
   時間と同一の遅延時間で動作し前記第１の遅延信号を遅
   延させて第２の遅延信号を出力する第２の遅延回路と、 前記入力端子並びに前記第１及び第２の遅延回路からの
   ３ライン分の映像信号を導入してクロマ信号を出力する
   色信号取出し回路と、 前記入力端子からの入力映像信号と前記色信号取出し回
   路からのクロマ信号との減算を行って輝度信号を出力す
   る加算回路とを具備したことを特徴とするＹ／Ｃ分離回
   路。
2. （２）前記色信号取出し回路は、前記入力映像信号と第
   ２の遅延信号の反転信号とを加算する第１の加算回路と
   、 前記入力映像信号と前記第１の遅延信号の反転信号とを
   加算する第２の加算回路と、 前記第１の遅延信号の反転信号と前記第２の遅延信号と
   を加算する第３の加算回路と、 前記第１の遅延信号と前記第２の遅延信号の反転信号と
   を導入し、これらの２入力が逆極性である場合にはレベ
   ルが０の信号を出力し同極性である場合には２入力のう
   ちの振幅レベルが低い成分を出力する相関検出を行う第
   １の相関回路と、この第１の相関回路の出力と前記第１
   の加算回路の出力との相関検出を行う第２の相関回路と
   、前記第２及び第３の加算回路の出力の相関検出を行う
   第３の相関回路と、 この第３の相関回路の出力と前記第２の相関回路の出力
   とを加算する第４の加算回路と、前記入力映像信号並び
   に前記第２及び第４の加算回路の出力の中間値を前記ク
   ロマ信号として出力する第１の中間値回路とを具備した
   ことを特徴とする請求項１に記載のＹ／Ｃ分離回路。
3. （３）前記色信号取出し回路は、前記入力映像信号と第
   ２の遅延信号の反転信号とを加算する第１の加算回路と
   、 前記入力映像信号と前記第１の遅延信号の反転信号とを
   加算する第２の加算回路と、 前記第１の遅延信号の反転信号と前記第２の遅延信号と
   を加算する第３の加算回路と、 前記第１の遅延信号と前記第２の遅延信号の反転信号と
   の相関検出を行う第１の相関回路と、この第１の相関回
   路の出力と前記第１の加算回路の出力との相関検出を行
   う第２の相関回路と、前記第２及び第３の加算回路の出
   力の相関検出を行う第３の相関回路と、 この第３の相関回路の出力と前記第２の相関回路の出力
   とを加算する第４の加算回路と、前記第２の加算回路の
   出力と前記第３の相関回路の出力とを加算する第５の加
   算回路と、前記入力映像信号並びに前記第４及び第５の
   加算回路の出力の中間値を前記クロマ信号として出力す
   る第２の中間値回路とを具備したことを特徴とする請求
   項１に記載のＹ／Ｃ分離回路。
4. （４）前記色信号取出し回路は、前記第２の中間値回路
   の出力を輝度信号分離用のクロマ信号とし、前記入力映
   像信号並びに前記第２及び第４の加算回路の出力の中間
   値を出力クロマ信号として出力する第１の中間値回路を
   具備したことを特徴とする請求項３に記載のＹ／Ｃ分離
   回路。