FR2462068A1 - Systeme de conversion de code et notamment pour le traitement de signaux video - Google Patents
Systeme de conversion de code et notamment pour le traitement de signaux video Download PDFInfo
- Publication number
- FR2462068A1 FR2462068A1 FR8016270A FR8016270A FR2462068A1 FR 2462068 A1 FR2462068 A1 FR 2462068A1 FR 8016270 A FR8016270 A FR 8016270A FR 8016270 A FR8016270 A FR 8016270A FR 2462068 A1 FR2462068 A1 FR 2462068A1
- Authority
- FR
- France
- Prior art keywords
- bit
- words
- group
- states
- groups
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/47—Error detection, forward error correction or error protection, not provided for in groups H03M13/01 - H03M13/37
- H03M13/51—Constant weight codes; n-out-of-m codes; Berger codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
Abstract
A.SYSTEME DE CONVERSION DE CODE POUR CONVERTIR UN CODE DE MOTS A N-BIT EN UN CODE DE MOT A M-BIT, POUR REDUIRE LES COMPOSANTES CONTINUES DU FLUX DE DONNEES. B.SYSTEME CARACTERISE EN CE QU'ON GROUPE LES COMBINAISONS POSSIBLES DE M-BITS PAR PONDERATION REPOSANT SUR LA DUREE DE PASSAGE DES DONNEES DE CHAQUE MOT A N-BITS, ON REPARTIT LES COMBINAISONS POSSIBLES DE N-BITS DANS L'ORDRE DE LA FREQUENCE DE GENERATION ET ON ASSOCIE CHACUNE DES COMBINAISONS DE N-BITS A CHACUNE DES COMBINAISONS DE M-BITS, POUR QUE LES MOTS A N-BITS DONT LA FREQUENCE DE GENERATION SOIT LA PLUS ELEVEE, SOIENT ASSOCIES AUX MOTS DE M-BITS DONT LA DUREE DE PASSAGE EST LA PLUS COURTE. C.L'INVENTION S'APPLIQUE NOTAMMENT AU TRAITEMENT DE SIGNAUX VIDEO NUMERIQUES.
Description
La présente invention concerne un système de conversion de code et
notamment pour le traitement de signaux
vidéo. Cette invention s'applique en particulier pour l'enre-
gistrement de signaux vidéo numériques à l'aide d'un magnétos-
cope ou analogue. De façon générale, il faut pour enregistrer un signal d'information, sous forme numérique, obtenu par modulation impulsionnelle codée (appelé en abrégé "signal PCM") en partant
d'un signal analogique, sur un support d'enregistrement magnéti-
que, que le signal codé soit enregistré pour qu'il ne présente qu'une faible composante continue et un spectre de fréquence aussi concentré que possible. Pour que le signal codé comporte moins de composantes continues, il faut que la courbe du signal présente beaucoup de variations entre les états logiques "1"
et "0". Ce traitement de signal consistant à introduire des va-
riations plus fréquentes entre les états "0" et "1" est nécessai-
re pour permettre d'extraire facilement, en synchronisme, le
signal à la réception (ou à la reproduction). Un tel fonc-
tionnement est difficile lorsque les impulsions "0" ou "1" ont une durée importante. En d'autres termes, pour extraire la cadence en synchronisme avec le signal reçu, il faut que l'état de bit du signal reçu change à chaque bit ou pour chaque groupe de bits. De plus, lorsqu'on enregistre ou reproduit un signal numérique sur une bande magnétique à l'aide de têtes magnétiques rotatives, le signal vidéo numérique des têtes magnétiques traverse un transformateur rotatif. Dans ces conditions, si le signal vidéo contient une composante continue, on ne peut
le transmettre complètement par le transformateur rotatif.
De plus, le spectre des fréquences du signal à enregistrer doit être concentré pour éviter ou pour réduire le phénomène de décalage des pics. Cette expression signifie que le premier signal de bit qui commence après une impulsion de durée relativement longue comme cela est indiqué par le
repère * à la figure 1, tend à être déplacé lors de la repro-
duction du pic. Ce phénomène de décalage entraîne une détection
erronée du signal codé puisque le signal de bit est décalé.
Ainsi, pour supprimer ce décalage des données codées, il faut avoir plus de variations entre les états "1" et "0" de même période, c'est-à-dire concentrer le spectre des fréquences
du signal enregistré sous forme numérique.
Comme indiqué ci-dessus, il faut que le codage
d'un signal à enregistrer magnétiquement présente une compo-
sante continue minimale, et son spectre de fréquence doit être aussi étroit que possible. Pour satisfaire à de telles conditions, on a déjà proposé divers systèmes de conversion de code, connus; l'un de ces systèmes est appelé "système de conversion de code 8 à 10, en utilisant un moyen pour convertir un signal numérique de 8 bits sur un échantillon
contenant par exemple 10 bits.
Le tableau de codage du système de conversion 8 à 10 est décrit ci-après en relation avec la figure 2. Le code numérique d'un mot à dix-bits donne 210 combinaisons possibles d'état logique "0" et "1". Les combinaisons possibles de mots à 10-bits ayant cinq zéros et cinq un sont C105 = 252. Comme le code numérique des mots à 8-bits avant conversion donne en tout 2 = 256, le nombre de codes de 10-bits dans ce cas, c'est-à-dire 252 est inférieur de quatre codes possibles à celui des codes à 8 bits. On complète cela en choisissant au moins quatre mots de 10 bits dans lesquels la différence entre les chiffres "1" et "0" est égale à 2, tel que par exemple (1010101011), (0101010100); ces combinaisons sont ajoutées au nombre des mots à 10 bits, c'est-à-dire 252 pour arriver à un total de 256, ce qui complète le tableau du
code.
Toutefois, dans ce système de conversion de 8 à 10, il y a également des codes de durée correspondant à de longues impulsions, par exemple (1111100000) et des codes de durée correspondant à de courtes impulsions, par exemple (1010101010); on peut ainsi enlever les composantes continues du signal enregistré mais on ne tient pas compte du degré de concentration du spectre de fréquence. C'est pourquoi ce système de conversion de 8 à 10 a l'inconvénient d'introduire une erreur dans les données reproduites, -lorsque se produit le décalage
du pic, mentionné ci-dessus.
La présente invention a pour but de créer un système de codage pour le codage numérique notamment pour des signaux d'enregistrement magnétique, permettant de supprimer les composantes continues, et de choisir une forme de code préférentielle, pour attribuer un code de mots à n-bit
pour des mots à m-bit (n m).
Dans le système de conversion de code, selon
l'invention, les mots à m-bit qui ont une meilleure carac-
téristique d'absence de composantes contigUes, sont attribués au signal analogique d'entrée dans l'ordre des fréquences élevées. On peut ainsi concentrer le spectre des fréquences à un train
de code numérique.
De plus, dans le système de conversion de code, selon l'invention, il est possible de diviser les combinaisons de mots à m-bit en deux groupes suivant leur contenu pour avoir deux tableaux de codage. L'un des tableaux peut comporter des mots à m-bit ayant plus d'état logique 1 que d'état logique "O" et l'autre tableau peut comporter des mots à n-bit ayant moins d'état logique "1" que d'état logique "O". Chacun des deux tableaux ainsi prévus comporte des combinaisons de mots à n-bit dont le nombre correspond au 2n combinaisons
possibles de mots à n-bit.
Ces tableaux seront appelés ci-après: "tableau 1" et "tableau 2". Le tableau 1 contient des mots à m-bit dont le nombre des états "1" est égal à celui des états "O" et d'autres mots à m-bit dont le nombre des états ml" est supérieur à celui des états "O". Le tableau "2" contient des mots à m-bit dont le nombre des états "1" est égal à celui des états "O" et d'autres mots à m-bit dans lesquels le nombre des états "1" est inférieur à celui des états "O". Dans ces conditions, les mots à m-bits ayant cinq zéros et cinq uns
sont identiques dans les deux tableaux.
On suppose que la conversion de code se fait d'abord suivant le tableau 1. Dès que les mots de m-bit dont le nombre d'état "1" est inférieur à celui des états "O" est choisi dans le tableau 1, on choisit le tableau 2 puis on effectue la conversion de code selon le tableau 2. Si l'un des mots à m-bit dont le nombre d6tat "1" est supérieur à celui d'état "O", est choisi dans le tableau 2 pendant la
conversion de code, on commute sur le tableau 1.
Selon l'invention, il est prévu un système de conversion de code pour convertir le code de mot à n-bit sur le code de mot à m-bit, choisi, afin de réduire les composantes continues contenues dans le flux de données, en groupant les combinaisons possibles de m-bit sur une base pondérée de la longueur de défilement des données de chaque mot à m-bit, on arrange les combinaisons possibles-de n-bits dans l'ordre de la fréquence d'émission et on attribue chacune des combinaisons de n bits à chacune des combinaisons de m bits pour faire correspondre aux mots à n-bit de fréquence de génération supérieure, les mots de m-bit ayant la plus courte
durée de passage.
La présente invention sera décrite plus en détail à l'aide des dessins annexés dans lesquels: - Les figures 1 et 2 sont des schémas servant à expliquer le fonctionnement d'un système de conversion de code, connu, La figure 3 est un schéma servant à expliquer le principe d'un mode de réalisation de l'invention, - Les figures 4 à 7 représentent des tableaux de la conversion de code, selon l'invention, - Les figures 8 et 9 sont des graphiques montrant respectivement le spectre des fréquences obtenues à l'aide du système de conversion de code connu et du système de conversion du code, selon l'invention, - La figure 10 est un schéma servant à expliquer l'utilisation des tableaux de la conversion de code, selon l'invention, - La figure il est un schéma d'un exemple de circuit caractéristique de l'invention, - La figure 12 est un schéma servant à expliquer le
fonctionnement du montage de la figure 11.
DESCRIPTION DE DIVERS MODES DE REALISATION PREFERENTIELS -
La description portera d'abord sur la
façon de choisir 256 combinaisons correspondant aux combinaisons possibles de mots à 8-bit parmi les combinaisons possibles de mots à 10- bit. Dans chacun des mots à 10-bit, le nombre de passages entre les états logiques "?O"1 *et "1", le nombre d'états logiques "1" et le poids du mot sont respectivement représentés par les références IDV, ISUM, - et IW. De plus, dans la référence IW, on utilise la référence
IW1 qui représente la pondération de deux bits de la réparti-
tion alternée des états "1" et "Olt et IW2 caractérise la pondération de Elfjet [oo) Ces paramètres sont respectivement
donnés pour chacun des 2 mots.
Pour des mots à 10-bit L[11001010J, on a par exemple les références IDV et ISUM égal à 5; il y a deux groupes Loo]
et trois passages entre l'état "1" et l'état "Ou".
Ainsi, si IW2 et IW1 sont respectivement pondérés par 2 et 1, on a IW = IWl + IW2 = 1 x 3 + 2 x 2 = 7. Pour un mot de dix-bits égal à É100010111], on obtient IDV = 4, ISUM = 6,
et IW = 1 x 2 + 2 x 1 = 4.
Partant des 2 mots qui représentent toutes les combinaisons possibles de dix-bits et pour lesquels les valeurs de IDV, ISUM et IW sont données, on a choisi 256 codes de façon que le code de valeur maximale pour IW soit choisi d'abord et que les codes des valeurs IDV correspondant à 9, 8, 7, 6, 5, 4 sont choisis en second lieu dans cet ordre et que les codes ayant pour ISUM les valeurs 5 et 6 soient choisis en troisième lieu dans cet ordre. En d'autres mots, on détermine d'abord les valeurs de IW, puis de IDV et enfin de ISUM; les mots satisfaisant à ces paramètres sont choisis parmi les 210 mots. Si le nombre des mots choisis est inférieur à 256, le paramètre ISUM passe à "1" ou passe de "5" à "6" et les états "1" appropriés sont choisis dans le reste. Si le nombre du mot choisi est toujours inférieur à 256, on change la référence IDV de "1" en la faisant par exemple passer de "9" à "8" et on répète la même opération. Si le nombre des mots choisis est égal
à 256, on voit que les références ISUM 5 et 6 sont comprises.
Ainsi, seulement pour les mots de ISUM = 6, on a des mots complé-
mentaires que l'on obtient en inversant chaque bit des mots pré-
cédents tels que roj, 0->3, c'est-à-dire que les mots de ISUM = 4 pour faire des paires. Ainsi, selon l'invention, lorsque la conversion de 8 à 6 est choisie parmi 210 mots, il n'est pas
toujours nécessaire d'avoir un nombre égal d'état "1" et d'état "0".
Les 256 codes ainsi choisis sont schématisés à la figu-
re 3; dans cette figure, A représente le groupe de ISUM = 5, B représente le groupe de ISUM = 6 et C représente le groupe de ISUM = 4. Comme la relation B = C est satisfaite, on a A + B = 256 et A + C = 256. On utilise ainsi les groupes A et B comme codes pour le tableau 1 et les groupes A et C comme
codes pour le tableau 2.
On examinera ci-après comment les 256 codes de chacun des tableaux 1 et 2 sont attribués au 28 niveaux quantifiés. On suppose que ces tableaux sont utilisés pour des signaux de télévision, sous forme numérique ou signaux analogues. L'examen de la fréquence de génération des différents niveaux quantifiés, échantillonnés par trame, montre que les niveaux intermédiaires
se produisent à une fréquence maximale et à des niveaux infé-
rieur et supérieur à celui de la fréquence de génération infé- rieure. Quoique la distribution de la fréquence de génération
des niveaux dépende de l'information de l'image; on a pratique-
ment la même forme pour l'image vidéo normale qui représente des personnages et une scène. Ainsi, au niveau quantifié qui arrive à haute fréquence, on associe, de préférence, les meilleurs. codes des tableaux, c'est-à-dire les codes ayant des valeurs IW, IDV et ISUM = 5, les autres codes des tableaux
étant attribués séquentiellement aux autres niveaux quantifiés.
A titre d'exemple, on attribue les tableaux 1 et 2 comme suit Niveaux tableau 1 tableau 2 quantifiés E.011001011] = U0011001011$ e A ISUN = 5 81 F 0110110013 = C01001001101. B et C ISUM = 6 ou 4 Le tableau ci-dessus montre que les mêmes codes pour
ISUM = 5 sont attribués aux deux tableaux pour un certain ni-
veau quantifié. Les codes correspondants de ISUM = 6 sont attribués au tableau 1 et les compléments des précédents codes ou des codes ISUM = 4 sont attribués au tableau 2. Il en résulte qu'au tableau 1, on-attribue un total de 256 codes pour-ISUM = 5 et ISUM 6 correspondant aux niveaux quantifiés allant de 0 à 255 au tableau 2,-on attribue un total de 256 codes pour ISUM = 5 et ISUM = 4 correspondant aux niveaux quantifiés allant
de 0 à 255.
Les figures 4 à 7 montrent les codes ainsi déterminés qui sont pondérés par IW1 = 1 et IW2 = 2. La figure 9 montre le spectre d'un signal d'enregistrement, modulé à titre d'exemple par un signal detaire de couleur sur la base de ces tableaux. De la comparaison du spectre de la figure 9 à celui de la figure 8 qui correspond à la conversion classique de 8 à 10 pour un signal d'enregistrement, on voit clairement que l'invention assure
une plus grande concentration du spectre de fréquence.
La description ci-après concerne l'utilisation des ta-
bleaux 1 et 2 selon la figure 10. Selon la figure 10, X et Y représentent les signaux vidéo numériques à 8-bits obtenus par conversion d'un signal vidéo analogique, par exemple X =. Xl, X2., X t, Y = Yl, Y2,...... Yk. Les lettres A, B et C représentent les groupes codés pour chaque tableau qui ont vu la même référence ISUM telle que A, B et C pour la figure 3; par exemple, A = Al, A2,....., At, B = Bl, B2...., Bk, C = Cl, C2., Ck;= dans ces relations + k =256. Si on applique à leur tour les signaux vidéo numériques à 8 bits Xl..... Xt et Yl..... Y,
on obtient les deux tableaux suivant la table donnée ci-
après par un choix alternatif, pour arriver au signal vidéo
numérique à 10 bits correspondant, résultant de la conversion.
Dans la table l, les suffixes X et Y concernent principalement le temps écoulé; A, B et C portent les suffixes similaires avec
des chiffres correspondants.
TABLE 1
K1 X2 Y3 X4 X5 X6 Y7 Y8 Y9 XlO Xll Xl A2 B3 A4 A5 A6 C7 B8 C9 AlO All PABLEAUl 2 1 2 1 La table 1 montre que pour des mots correspondant à des groupes autres que le groupe A pour ISUM = 5, c'est-à-dire le groupe B pour ISUM = 6 ou le groupe C pour ISUM = 4, la commutation se fait sur l'autre tableau. Si l'utilisation alternée des tableaux permet d'enlever de façon sûre les composantes continues, de l'ensemble, même si l'on utilise
des codes autres que le code ISUM = 5.
La figure ll montre un schéma d'un circuit de conversion pratique du signal vidéo numérique à 8 bits
mentionné ci-dessus en un signal vidéo numérique a 10 bits.
Le fonctionnement du circuit de la figure ll sera décrit ci-après.
A la figure 11, les références 1 et 2 représentent des mémoires mortes (encore appelées mémoires ROM) pour enregistrer en avance, par exemple, le premier des tableaux obtenus comme indiqué ci-dessus. Dans ce cas, on peut utiliser une seule mémoire morte ROM à la place des deux mémoires mortes ROM
1 et 2, si la capacité de la mémoire est suffisamment importante.
8 2462068
L'enregistrement préalable du premier tableau dans les mémoires 1 et 2 provient du fait que, comme décrit ultérieurement, les mots à 10 bits de référence ISUM = 5 du second tableau sont les mêmes que ceux du premier tableau; les mots a 10 bits de référence ISUM = 4 du second tableau s'obtiennent en inversant les mots à 10 bits de référence ISUM = 6 du premier tableau. On peut ainsi choisir des mémoires mortes ROM
1 et 2 de capacité relativement faible.
Lorsque les entrées 3 des mémoires mortes ROM 1 et 2 reçoivent les signaux vidéo numériques à 8 bits Xl....Xf ou Yl....Y, les mémoires mortes ROM 1 et 2 donnent sur les bornes de sortie Dl..... D10 les signaux vidéo numériques à bits, correspondants Al....... A. Btou Cl...... CÀ, comme résultat de la sélection des tableaux. Une borne drapeau DF de la mémoire ROM 1 est égale à'0" lorsque le code du signal vidéo numérique à 10 bits choisi dans le tableau a un nombre égal d'état "1" et d'état "O", ou encore ISUM = 5; le drapeau DF est égal à 1 lorsque le nombre d'états"l" est différent de celui des états "O"
ou si ISUM = 6 ou 4.
Les références 4 et 5 de la figure Il représentent un tampon à trois états et un inverseur à trois états. Le tampon 4 sert d'alimentation logique pour les sorties des mémoires ROM 1 et 2, qui sont appliquées directement à un verrou de sortie 6; le tampon 5 sert d'inverseur logique pour les sorties des mémoires ROM 1 et 2, pour appliquer les sorties inversées au verrou de sortie 6. Les tampons 4 et 5 sont autorisés lorsque l'état "O" est appliqué
à leurs bornes d'autorisation EN.
Les références 7 et 8 à la figure 11 désignent les bornes d'entrée auxquelles sont appliquéesune impulsion de cadence et une impulsion de prise de données qui sont synchronisées sur le signal vidéo numérique appliqué aux bornes d'entrée 3. L'impulsion de cadence appliquée à la borne 7 constitue la cadence principale de synchronisation du fonctionnement du circuit; l'impulsion de prise de données appliquée à la borne d'entrée 8 est utilisée pour produire séparément le modèle de synchronisation et les données. Cette impulsion de prise de données correspond au bloc de données représenté à la figure 12B, pour séparer
9 2462068
les données de la séquence du signal de synchronisation SYNC et du signal de données DATA (dénomination conventionnelle), comme le montre la figure 12A. L'impulsion de prise de la borne 8 et la sortie de la mémoire ROM 1 sur la borne drapeau DF sont traitées de façon logique par la porte logique 9 pour commander
le fonctionnement des circuits tampons 4 et 5.
La porte logique 9 contient, par exemple, un flip-flop JK 10, et des portes ET 11, 12, des portes NI 13, 14 et 15 et un inverseur 16. La borne 8 est reliée à l'une des bornes de la porte ET 11 et aux portes NI 13, 14 et 15. L'autre borne d'entrée de la porte ET 11 et la porte NI 13 sont reliées à la borne de drapeau DF de la mémoire ROM 1. La sortie de la porte ET 11 est reliée à l'entrée J du flip-flop JK 10 ainsi qu'à une borne d'entrée de la porte ET 12. La sortie de la porte NI 13 est reliée à la borne d'entrée K du flip-flop JK 10. L'autre borne d'entrée de la porte ET 12 est reliée à la borne de sortie Q du flip-flop JK 10. La sortie de la porte ET 12 est reliée par l'inverseur 16 à l'autre entrée de la porte NI 14 ainsi qu'à l'autre entrée de la porte NI 15. Les sorties des portes NI 14 et 15 sont reliées
aux bornes d'autorisation EN des circuits tampon 4 et 5.
Ainsi, lorsque la porte logique 9 fournit un signal d'autorisation "O" aux tampons 4 ou 5, le tampon 4 permet aux bits de données des mémoires ROM 1 et 2 d'être appliqués directement au verrou de sortie 6 alors que le tampon 5 inverse, de façon logique, les bits de données des mémoires ROM 1 et 2, c'est-à-dire inverse les états logiques "1" et "O" d'entrée pour donner les états "O" et "1", pour le verrou de sortie 6. En conséquence, le verrou de sortie 6 donne à ces bornes de sortie 17 un signal vidéo numérique
à 10 bits.
Le fonctionnement du circuit sera décrit ci-après à l'aide de la table 1: Lorsqu'un signal vidéo numérique à 8 bits appliqué à la borne d'entrée 3 est égal à X1 et X2, le code de sortie a un nombre égal d'états "l"et "O", c'est-à-dire ISUM = 5; la borne de drapeau DF de la mémoire ROM 1 est égal à "O". A ce moment la porte ET 11 donne en sortie un état logique "O"; la sortie du flip-flop JK 10 est égal à "O" si bien que la porte ET 12 donne en sortie l'état "O". Le signal de sortie "O" de la porte ET 12 est inversé à l'état "1" par l'inverseur "16" et la sortie de la porte NI 14 passe à l'état "O" de façon à autoriser le tampon 4. En même temps, le tampon 5 reçoit
sur sa borne'EN l'état "1" de la porte NI 15 qui reste inter-
dite. Il en résulte que le signal de code à 10 bits de A1 et A2 est tranféré du tableau 1 des mémoires ROM 1 et 2 directement
à travers le tampon 4 au verrou de sortie 6 dans lequel le si-
gnal à 10 bits esttransféré et synchronisé sur la cadence principale de la borne 7 et ainsi le signal vidéo numérique à 10 bits apparaît sur la borne de sortie 17 qui transmet ce
signal à l'extérieur.
Lorsque le signal vidéo numérique Y3 à 8 bits est appliqué à la borne d'entrée 3, le code de sortie a un nombre différent d'états "1" et "0" c'est-à-dire ISUM = 6; le niveau "1" apparaît sur la borne de drapeau DF de la mémoire ROM 1 mais le flip-flop JK 10 fournit toujours un niveau
de sortie d'état "O".
La table 2 donnée ci-après montre la relation entre le signal vidéo numérique à 8 bits de la table 1, la sortie à la borne de drapeau DF de la mémoire ROM 1 et la
sortie du flip-flop JK 10.
TABLE 2
Signal vidéo numérique à X1 X2 Y3 X4 X5 X6 Y7 Y8 Y9 XlO Xll 8 bits Signal de sortie sur la borne O 0 1 0 0 0 1 1 1 0 O drapeau DF Signal de sortie Q du flip-flop O O 0 1 1 1 1 0 1 1 1 JK 10 Ainsi, comme à l'instant de Y3 la sortie du flip-flop JK 10 continue de fournir le niveau "O", le tampon 4 est autorisé comme dans le cas de Xl et X2 si bien que le code de 10 bits de B3 est fourni par le groupe B de ISUM = 6 du tableau 1, directement
au verrou de sortie 6.
Lorsque les signaux vidéo à 8 bits de X4, X5, X6 il - 2462068 sont appliqués successivement aux entrées des mémoires ROM 1 et 2, le niveau "1" apparaît sur la borne de sortie Q du flip-flop JK 10 mais la sortie de la borne de drapeau DF de la mémoire ROM 1 est égal à "O". Ainsi, les portes ET 11 et 12 donnent en sortie l'état "O", qui autorise le circuit tampon 4 comme dans le cas de Xl, X2 et Y3. En conséquence, les codes à 10 bits de A4, A5 et A6 comme signaux du tableau 2 sont transférés du tableau 1 enregistrésdans les mémoires ROM 1 et 2 tels
quels dans le verrou de sortie 6.
Lorsque le signal vidéo à 8 bits de Y7 est appliqué aux mémoires ROM 1 et 2, comme le signal d'entrée correspond à ISUM = 4, les signaux de sortie de la borne de drapeau DF de la mémoire ROM 1 et de la borne de sortie Q du flip-flop JK 10 sont tous deux au niveau "1". Ainsi, les portes ET il et 12 donnent des signaux de sortie de niveau 1 permettant à la porte NI 15 de donner en sortie l'état "O" qui constitue un signal d'autorisation autorisant le tampon 5. En conséquence, le code à 10 bits de B7 du tableau 1 des mémoires ROM l et 2 est inversé par le tampon 5 et est transféré dans le verrou de sortie 6 sous la forme d'un code à 10 bits de C7 du tableau 2. Dans ces conditions, le code C7 ainsiroduit
est complémentaire du code B7 c'est-à-dire C7 = B7.
De même, lorsque le signal vidéo à 8 bits de Y8 est appliqué, un code à 10 bits de B8 est transféré directement du tableau 1; lorsque Y9 est fourni, le code de B9 du tableau 1 est inversé pour être transféré comme code à 10 bits de C9 du tableau 2. Lorsque les signaux X10 et Xll sont appliqués à leur tour, les codes à 10 bits de AlO et All du tableau 1 sont transférés séquentiellement tels quels. En d'autres termes, lorsque les codes sont différents de ISUM = 5, les signaux vidéo numériques à 10 bits proviennent à leur tour, de façon alternée, des tableaux, ce qui annule complètement
les composantes continues.
Le système de conversion de code selon l'invention permet de concentrer le spectre des fréquences du tableau de code pour l'enregistrement en supprimant le décalage du pic à la reproduction pour obtenir un signal reproduit correctement. En outre, la création de composantes continues en association avec la concentration du spectre de fréquence peut être évitée, par correction, pour donner un tableau contenant
12 2462068
des codes donnant des composantes continues et l'autre tableau qui contient des codes complémentaires ou qui forme des paires avec les précédents codes et cela en utilisant en alternance
les deux tableaux.
Dans le mode de réalisation ci-dessus, les codes à 8 bits sont transformés en des codes à 10 bits et le système selon l'invention peut s'appliquer dans le cas de codes à n-bit que l'on convertit en des codes à m-bit (m > n)'
en ayant les mêmes résultats.
De plus, la porte logique 9 n'est pas limitée au montage décrit; elle peut être remplacée par des montages équivalents si la sortie de la borne de drapeau DF de la mémoire ROM 1 est traitée de façon logique pour autoriser
sélectivement les tampons 4 et 5.
13 2462068
Claims (2)
- 70) Système selon la revendication 5, caractérisé en ce que les mots à mbit contenus dans le troisième groupe s'obtiennent en inversant chaque bit contenu dans les mots à m-bit du second groupe. 8 ) Système de conversion de code pour convertir un code de mot à n-bit en un code de mot à m-bit pour réduire les composantes continues du flux de données, système caractérisé en ce qu'on classe les mots à m"bit en trois groupes, le premier groupe se composant de mots à msbit ayant un nombre égal d'états "1"11 et d'états "0", un second groupe formé de mots à n-bit ayant un nombre d'états "1" supérieur à celui des états "0" et un troisième groupe formé de mots à m-bit dont le nombre d'états "1" est inférieur à celui d'états "0", on associe certains des mots à n-bit alternativement à des mots à m-bit du second et du troisième groupes et on associe le reste des mots à n-bitaux mots à mwbit du premier groupe.) Système selon la revendication 8, caractérisé en ce que les mots à mSbit du second groupe correspondentaux compléments des mots à m-bit du troisième groupe.) Système selon la revendication 9, caractérisé en ce que les mots à mbit du second (troisième) groupe s'obtiennent en inversant les mots de mbit du troisième (second) groupe. ) Système selon la revendication 8, caractérisé en ce que, dès que l'un des mots à m-bit du second (troisième) groupe est choisi, le choix suivant de l'attribution se fait à partir du troisième (second) groupe correspondant à chacundes mots à n-bit.
- 12 ) Système selon la revendication 8, caractérisé en ce qu'il comporte deux tableaux de codage dont l'un se compose des mots à m-bit du premier et du second groupes et dont l'autre se compose des mots à m-bit du premier etdu troisième groupes.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9350479A JPS5619506A (en) | 1979-07-23 | 1979-07-23 | Code converting method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2462068A1 true FR2462068A1 (fr) | 1981-02-06 |
| FR2462068B1 FR2462068B1 (fr) | 1983-06-10 |
Family
ID=14084171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8016270A Granted FR2462068A1 (fr) | 1979-07-23 | 1980-07-23 | Systeme de conversion de code et notamment pour le traitement de signaux video |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4387364A (fr) |
| JP (1) | JPS5619506A (fr) |
| AT (1) | AT386306B (fr) |
| AU (1) | AU533140B2 (fr) |
| CA (1) | CA1154873A (fr) |
| DE (1) | DE3027329A1 (fr) |
| FR (1) | FR2462068A1 (fr) |
| GB (1) | GB2056225B (fr) |
| NL (1) | NL8004243A (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2495858A1 (fr) * | 1980-12-05 | 1982-06-11 | Thomson Csf | Procede de transcodage parallele serie d'un train numerique parallele et dispositif de transmission de signaux video numerises mettant en oeuvre un tel procede |
Families Citing this family (63)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5665313A (en) * | 1979-10-29 | 1981-06-03 | Sony Corp | Data converting circuit |
| JPS57176866A (en) * | 1981-04-24 | 1982-10-30 | Sony Corp | Encoder of binary signal |
| JPS57195308A (en) * | 1981-05-26 | 1982-12-01 | Sony Corp | Block coding method |
| GB2105953B (en) * | 1981-08-14 | 1985-05-22 | Sony Corp | Methods of and apparatus for coding television signals |
| JPS5846751A (ja) * | 1981-09-11 | 1983-03-18 | Sony Corp | Ｚ値符号変調方法及び記録媒体 |
| JPS5875950A (ja) * | 1981-10-31 | 1983-05-07 | Sony Corp | ２値データの伝送方法 |
| JPS58153434A (ja) * | 1982-03-09 | 1983-09-12 | Nec Corp | 多重変換方式 |
| US4486739A (en) * | 1982-06-30 | 1984-12-04 | International Business Machines Corporation | Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code |
| US4551773A (en) * | 1982-07-16 | 1985-11-05 | Sperry Corporation | Encoding and decoding apparatus and method utilizing hierarchical code substitution |
| US5159612A (en) * | 1982-09-14 | 1992-10-27 | Robert Bosch Gmbh | Pulse code modulation system |
| US4577240A (en) * | 1982-11-15 | 1986-03-18 | Digital Engineering, Ltd. | Multiple zone multiple disk video recording system |
| JPH0714145B2 (ja) * | 1983-04-26 | 1995-02-15 | ソニー株式会社 | 情報変換方法 |
| US4598326A (en) * | 1983-10-18 | 1986-07-01 | Honeywell Inc. | Digital recording apparatus with disparity reducing encoder |
| JPH0683271B2 (ja) * | 1983-10-27 | 1994-10-19 | ソニー株式会社 | 情報変換方式 |
| JPS60113366A (ja) * | 1983-11-24 | 1985-06-19 | Sony Corp | 情報変換方式 |
| DE3400665A1 (de) * | 1984-01-11 | 1985-07-18 | Robert Bosch Gmbh, 7000 Stuttgart | Differentielles pulscodemodulationssystem |
| NL8402444A (nl) * | 1984-01-20 | 1986-03-03 | Philips Nv | Werkwijze voor het overdragen van informatie, codeerinrichting voor toepassing in de werkwijze en decodeerinrichting voor toepassing in de werkwijze. |
| NL8402445A (nl) * | 1984-01-20 | 1985-08-16 | Philips Nv | Werkwijze voor het coderen van n-bits informatiewoorden naar m-bits codewoorden, inrichting voor het uitvoeren van die werkwijze, werkwijze voor het decoderen van m-bits codewoorden naar n-bits informatiewoorden en inrichting voor het uitvoeren van die werkwijze. |
| JP2559354B2 (ja) * | 1984-02-24 | 1996-12-04 | 株式会社日立製作所 | ディジタル信号変調方法 |
| US4833471A (en) * | 1984-03-26 | 1989-05-23 | Canon Kabushiki Kaisha | Data processing apparatus |
| CA1209706A (fr) * | 1984-06-22 | 1986-08-12 | Northern Telecom Limited | Methode de transmission de signaux numeriques avec signaux additionnels |
| GB8423165D0 (en) * | 1984-09-13 | 1984-10-17 | Indep Broadcasting Authority | Digital recording/reproducing apparatus |
| DE3587535T2 (de) * | 1984-10-01 | 1994-01-20 | Matsushita Electric Ind Co Ltd | Verfahren und Vorrichtung zur numerischen Datenkodierung. |
| JPH0721942B2 (ja) * | 1984-10-11 | 1995-03-08 | ソニー株式会社 | チヤンネル符号化方法 |
| JPS6199419A (ja) * | 1984-10-20 | 1986-05-17 | Canon Inc | 予測符号化方式 |
| EP0193153B1 (fr) * | 1985-02-25 | 1991-11-13 | Matsushita Electric Industrial Co., Ltd. | Méthode pour l'enregistrement et la reproduction de données numériques |
| US4675650A (en) * | 1985-04-22 | 1987-06-23 | Ibm Corporation | Run-length limited code without DC level |
| DE3605396A1 (de) * | 1986-02-20 | 1987-08-27 | Thomson Brandt Gmbh | Uebertragungssystem mit einem uebertragungscode fuer binaere daten |
| BE904913A (nl) * | 1986-06-13 | 1986-12-15 | Bell Telephone Mfg | Data overdrachtsysteem. |
| US4864303A (en) * | 1987-02-13 | 1989-09-05 | Board Of Trustees Of The University Of Illinois | Encoder/decoder system and methodology utilizing conservative coding with block delimiters, for serial communication |
| US4835628A (en) * | 1987-05-11 | 1989-05-30 | Exabyte Corporation | Apparatus and method for formatting and recording digital data on magnetic tape |
| US4847619A (en) * | 1987-10-19 | 1989-07-11 | Hewlett-Packard Company | Performance-based reset of data compression dictionary |
| JPH0446178Y2 (fr) * | 1987-12-26 | 1992-10-29 | ||
| DE3821450A1 (de) * | 1988-06-27 | 1989-12-28 | Thomson Brandt Gmbh | Uebertragungssystem mit einem uebertragungscode fuer binaere daten |
| US4988999A (en) * | 1989-04-12 | 1991-01-29 | Nippon Hoso Kyokai | Digital modulation method |
| AU618680B2 (en) * | 1989-07-17 | 1992-01-02 | Digital Equipment Corporation | Data and forward error control coding techniques for digital signals |
| US5144304A (en) * | 1989-07-17 | 1992-09-01 | Digital Equipment Corporation | Data and forward error control coding techniques for digital signals |
| JPH0362621A (ja) * | 1989-07-31 | 1991-03-18 | Ricoh Co Ltd | データ変調方式 |
| WO1991005427A1 (fr) * | 1989-09-29 | 1991-04-18 | Motorola, Inc. | Compensation de decalage cc par signal de compensation cc transmis |
| DE4102149A1 (de) * | 1991-01-25 | 1992-07-30 | Broadcast Television Syst | Codierverfahren zur reduzierung des gleichspannungsanteils im datenstrom eines digitalsignals |
| US5185664A (en) * | 1991-10-31 | 1993-02-09 | North American Philips Corporation | Method and apparatus for combining field and frame recursive noise reduction for video signals |
| US5625644A (en) * | 1991-12-20 | 1997-04-29 | Myers; David J. | DC balanced 4B/8B binary block code for digital data communications |
| US5387911A (en) * | 1992-02-21 | 1995-02-07 | Gleichert; Marc C. | Method and apparatus for transmitting and receiving both 8B/10B code and 10B/12B code in a switchable 8B/10B transmitter and receiver |
| US5517533A (en) * | 1992-03-04 | 1996-05-14 | Digital Equipment Corporation | Parallel implementation of run length coding apparatus and method |
| JP2948016B2 (ja) * | 1992-03-19 | 1999-09-13 | 株式会社日立製作所 | 情報記録再生方法 |
| JP3088844B2 (ja) * | 1992-06-03 | 2000-09-18 | パイオニア株式会社 | ディジタル信号再生装置 |
| US5341134A (en) * | 1992-12-30 | 1994-08-23 | Datatape Incorporated | Simple coding scheme for DC free channel codes of form M/N, where M=N-1 and M and N are positive integers |
| US5428611A (en) * | 1993-05-28 | 1995-06-27 | Digital Equipment Corporation | Strong framing protocol for HDLC and other run-length codes |
| JP3240341B2 (ja) * | 1993-07-06 | 2001-12-17 | 三菱電機株式会社 | 情報変換方法及び記録再生装置 |
| TW267279B (fr) * | 1994-04-05 | 1996-01-01 | Philips Electronics Nv | |
| US5606317A (en) * | 1994-12-09 | 1997-02-25 | Lucent Technologies Inc. | Bandwidth efficiency MBNB coding and decoding method and apparatus |
| US5970100A (en) * | 1996-11-15 | 1999-10-19 | Conexant Systems, Inc. | System for controlling and shaping the spectrum and redundancy of signal-point limited transmission |
| US6192087B1 (en) * | 1996-11-15 | 2001-02-20 | Conexant Systems, Inc. | Method and apparatus for spectral shaping in signal-point limited transmission systems |
| US6278744B1 (en) * | 1996-11-15 | 2001-08-21 | Conexant Systems, Inc. | System for controlling and shaping the spectrum and redundancy of signal-point limited transmission |
| US6195764B1 (en) | 1997-01-30 | 2001-02-27 | Fujitsu Network Communications, Inc. | Data encoder/decoder for a high speed serial link |
| US6538584B2 (en) * | 2000-12-28 | 2003-03-25 | Intel Corporation | Transition reduction encoder using current and last bit sets |
| US7149955B1 (en) * | 2001-03-07 | 2006-12-12 | Marvell International Ltd. | Encoding and decoding apparatus and method with hamming weight enhancement |
| US6917313B1 (en) * | 2002-01-16 | 2005-07-12 | Marvell International Ltd. | DC-free codes |
| US6538586B1 (en) * | 2002-01-30 | 2003-03-25 | Intel Corporation | Data encoding strategy to reduce selected frequency components in a serial bit stream |
| EP1500105A1 (fr) * | 2002-04-11 | 2005-01-26 | Koninklijke Philips Electronics N.V. | Commande cc stochastique |
| TWI281142B (en) * | 2004-04-16 | 2007-05-11 | Vast View Technology Inc | Method of signal processing |
| JP2005334080A (ja) * | 2004-05-24 | 2005-12-08 | Olympus Corp | 被検体内導入装置および医療装置 |
| US8638245B1 (en) * | 2012-07-31 | 2014-01-28 | Altera Corporation | Method and system for dynamic table line encoding |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3631471A (en) * | 1968-12-13 | 1971-12-28 | Post Office | Low disparity binary codes |
| US4020282A (en) * | 1974-01-14 | 1977-04-26 | General Dynamics Corporation | High density data processing system |
| FR2354663A1 (fr) * | 1976-06-11 | 1978-01-06 | Ibm | Procede et dispositif numerique de transcodage, applicables notamment a l'enregistrement magnetique de donnees |
| FR2397754A1 (fr) * | 1977-07-14 | 1979-02-09 | Indep Broadcasting Authority | Perfectionnement a l'emission et/ou a l'enregistrement de signaux numeriques |
| GB1540617A (en) * | 1968-12-13 | 1979-02-14 | Post Office | Transformation of binary coded signals into a form having lower disparity |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4161757A (en) * | 1977-06-01 | 1979-07-17 | Litton Systems, Inc. | Facsimile system |
| US4168513A (en) * | 1977-09-12 | 1979-09-18 | Xerox Corporation | Regenerative decoding of binary data using minimum redundancy codes |
-
1979
- 1979-07-23 JP JP9350479A patent/JPS5619506A/ja active Granted
-
1980
- 1980-07-10 AU AU60304/80A patent/AU533140B2/en not_active Expired
- 1980-07-18 DE DE19803027329 patent/DE3027329A1/de active Granted
- 1980-07-21 AT AT0376480A patent/AT386306B/de not_active IP Right Cessation
- 1980-07-22 CA CA000356745A patent/CA1154873A/fr not_active Expired
- 1980-07-23 NL NL8004243A patent/NL8004243A/nl not_active Application Discontinuation
- 1980-07-23 US US06/171,481 patent/US4387364A/en not_active Expired - Lifetime
- 1980-07-23 FR FR8016270A patent/FR2462068A1/fr active Granted
- 1980-07-23 GB GB8024153A patent/GB2056225B/en not_active Expired
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3631471A (en) * | 1968-12-13 | 1971-12-28 | Post Office | Low disparity binary codes |
| GB1540617A (en) * | 1968-12-13 | 1979-02-14 | Post Office | Transformation of binary coded signals into a form having lower disparity |
| US4020282A (en) * | 1974-01-14 | 1977-04-26 | General Dynamics Corporation | High density data processing system |
| FR2354663A1 (fr) * | 1976-06-11 | 1978-01-06 | Ibm | Procede et dispositif numerique de transcodage, applicables notamment a l'enregistrement magnetique de donnees |
| FR2397754A1 (fr) * | 1977-07-14 | 1979-02-09 | Indep Broadcasting Authority | Perfectionnement a l'emission et/ou a l'enregistrement de signaux numeriques |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2495858A1 (fr) * | 1980-12-05 | 1982-06-11 | Thomson Csf | Procede de transcodage parallele serie d'un train numerique parallele et dispositif de transmission de signaux video numerises mettant en oeuvre un tel procede |
| US4794627A (en) * | 1980-12-05 | 1988-12-27 | Thomson-Csf | Process for the parallel-series code conversion of a parallel digital train and a device for the transmission of digitized video signals using such a process |
Also Published As
| Publication number | Publication date |
|---|---|
| AU6030480A (en) | 1981-01-29 |
| US4387364A (en) | 1983-06-07 |
| GB2056225A (en) | 1981-03-11 |
| FR2462068B1 (fr) | 1983-06-10 |
| CA1154873A (fr) | 1983-10-04 |
| JPS5619506A (en) | 1981-02-24 |
| AT386306B (de) | 1988-08-10 |
| ATA376480A (de) | 1987-12-15 |
| AU533140B2 (en) | 1983-11-03 |
| NL8004243A (nl) | 1981-01-27 |
| GB2056225B (en) | 1984-05-16 |
| DE3027329A1 (de) | 1981-02-19 |
| JPS6138538B2 (fr) | 1986-08-29 |
| DE3027329C2 (fr) | 1990-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2462068A1 (fr) | Systeme de conversion de code et notamment pour le traitement de signaux video | |
| FR2504755A1 (fr) | Procede et appareil de codage d'un signal numerique sans retour a zero inverse avec une faible composante continue | |
| JP2531479B2 (ja) | 読取装置 | |
| EP0419337A1 (fr) | Procédé de codage d'un signal numérique, codeur et décodeur pour la mise en oeuvre de ce procédé, procédé de régénération et régénérateur correspondant | |
| FR2540695A1 (fr) | Detecteur numerique a vraisemblance maximale pour un systeme a reponse partielle en classe iv | |
| FR2486341A1 (fr) | Procede et appareil de determination et de commande de la phase d'echantillonnage du signal de synchronisation de sous-porteuse de chrominance dans un signal de television en couleurs | |
| NL8603164A (nl) | Werkwijze voor het overdragen van n-bit informatiewoorden, informatieoverdrachtsysteem voor het uitvoeren van de werkwijze, alsmede een kodeerinrichting en dekodeerinrichting voor toepassing in het informatieoverdrachtsysteem. | |
| FR2471094A1 (fr) | Circuit interpolateur augmentant le debit de mots d'un signal numerique du type utilise dans les systemes telephoniques a commutation numerique et joncteur de ligne equipe d'un tel circuit | |
| FR2504327A1 (fr) | Systeme de suppression de chiffres identiques consecutifs d'un systeme de transmission numerique | |
| FR2501437A1 (fr) | Convertisseur serie-parallele | |
| CH638066A5 (fr) | Procede et appareil permettant de coder un signal numerique de facon qu'il presente une composante de courant continu minimale. | |
| FR2486334A1 (fr) | Procede pour numeriser un signal video discret dans le temps avec utilisation d'une transformation d'image | |
| FR2481027A1 (fr) | Procede et appareil de traitement de signaux numeriques | |
| EP0041001B1 (fr) | Perfectionnements aux réseaux de commutation numérique à division du temps bit à bit | |
| CH661624A5 (fr) | Procede et appareil pour convertir des donnees digitales. | |
| EP0162442A1 (fr) | Procédé de transmission synchrone de données et dispositif pour sa mise en oeuvre | |
| EP0053958A1 (fr) | Procédé de transcodage parallèle série d'un train numérique parallèle | |
| FR2472884A1 (fr) | Procede et installation de conversion d'informations numeriques | |
| CH640678A5 (fr) | Procede et installation de transmission simultanee d'une onde basse frequence et d'un signal numerique mic. | |
| EP0242915A1 (fr) | Dispositif pour la récupération de rythme convenant notamment pour un système de transmission d'informations utilisant dans un sens de transmission le principe dit d'A.M.R.T. | |
| FR2514588A1 (fr) | Dispositif pour l'enregistrement de manifestations numeriques d'un signal analogique continu dans le temps et dispositif pour le traitement de sa manifestation numerique enregistree | |
| BE897831R (fr) | Circuit de conference pour systeme a division dans le temps | |
| FR2768279A1 (fr) | Procede et dispositif de transcodage en bande de base d'informations numeriques | |
| FR2523387A1 (fr) | Circuit de conference telephonique | |
| US4534037A (en) | Method and apparatus for scrambled pulse-code modulation transmission or recording |