DE4102149A1 - Codierverfahren zur reduzierung des gleichspannungsanteils im datenstrom eines digitalsignals - Google Patents

Codierverfahren zur reduzierung des gleichspannungsanteils im datenstrom eines digitalsignals

Info

Publication number
DE4102149A1
DE4102149A1 DE4102149A DE4102149A DE4102149A1 DE 4102149 A1 DE4102149 A1 DE 4102149A1 DE 4102149 A DE4102149 A DE 4102149A DE 4102149 A DE4102149 A DE 4102149A DE 4102149 A1 DE4102149 A1 DE 4102149A1
Authority
DE
Germany
Prior art keywords
value
data
data block
word
binary sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4102149A
Other languages
English (en)
Other versions
DE4102149C2 (de
Inventor
Juergen Dipl Ing Heitmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips GmbH
Original Assignee
BTS Broadcast Television Systems GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BTS Broadcast Television Systems GmbH filed Critical BTS Broadcast Television Systems GmbH
Priority to DE4102149A priority Critical patent/DE4102149A1/de
Priority to US07/822,096 priority patent/US5276708A/en
Priority to JP04010889A priority patent/JP3081047B2/ja
Publication of DE4102149A1 publication Critical patent/DE4102149A1/de
Application granted granted Critical
Publication of DE4102149C2 publication Critical patent/DE4102149C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes

Description

Die Erfindung geht aus von Codierverfahren zur Reduzierung eines Gleichspannungsanteils in dem wortweise orientierten Datenstrom eines Digitalsignals, bei welchem jeweils m Datenworte zu einem Datenblock zusammengefaßt werden.
Aus der DE 31 13 397 C2 ist ein Pulscode-Modulationssystem bekannt, bei welchem ein Digitalsignal über einen Aufzeichnungs- oder Übertragungskanal mit Hochpaßcharakteristik geleitet wird. Bei diesem System ist die Bandbreite des dem Digital zugrundeliegenden Analogsignals begrenzt, so daß die höchsten im bandbegrenzten Analogsignal enthaltenen Frequenzen kleiner sind als die Hälfte der Abtastfrequenz, welche zur Analog/Digital-Wandlung verwendet wird. Das Digitalsignal wird von Abtastung zu Abtastung invertiert und nachfolgend einem Code zugrundegelegt, bei welchem innerhalb eines Wortes die Anzahl der Bits mit einem der logischen Pegel eine in etwa lineare Abhängigkeit vom jeweiligen Wert des Analogsignals aufweist.
Weiterhin ist aus der DE 28 28 219 A1 ein Verfahren zur Übertragung digital codierter Signale bekannt, bei welchem die einzelnen Datenworte einer gegebenen Datenfolge in Sequenzen mit und ohne Gleichstromanteil unterteilt wird und die Sequenzen mit Gleichstromanteil durch Sequenzen ohne Gleichstromanteil ersetzt werden.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Codierverfahren nach der eingangs genannten Art anzugeben, bei dessen Anwendung der Anteil vorhandener Gleichspannungs- oder Niederfrequenzkomponenten im Digitalsignal verringert wird.
Diese Aufgabe wird durch die Merkmale der Patentansprüche 1 und 2 gelöst.
Das erfindungsgemäße Verfahren mit den Merkmalen der Patentansprüche 1 und 2 hat den Vorteil, daß durch redundantes Hinzufügen eines bestimmten Datenwortes zu den m Datenworten eines Datenblocks das Spektrum des Datenblocks an die Charakteristik eines Übertragungskanals angepaßt werden kann. Bei einer magnetischen Speicherung von Digitalsignalen über einen bandbegrenzten Aufzeichnungs/Wiedergabekanal kann somit der einer Speicherung nicht zugängliche Gleichspannungsanteil im Datenstrom des Digitalsignals derart verschoben werden, daß für den Wertebereich eines Datenblocks Gleichspannungsfreiheit vorliegt.
Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der in den Patentansprüchen 1 und 2 angegebenen Verfahren möglich.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen:
Fig. 1 eine Darstellung mit einer Verteilung von bestimmten Datenworten in einem Datenblock vor einer Verschiebung des Wertebereichs der Datenworte,
Fig. 2 eine der Fig. 1 entsprechende Darstellung mit einer ringartigen Verteilung der bestimmten Datenworte,
Fig. 3 den ersten Teil eines Blockschaltbildes und
Fig. 4 den zweiten Teil eines Blockschaltbildes zur Durchführung des erfindungsgemäßen Verfahrens.
Zur Aufzeichnung digitaler Signale auf einem magnetischen Träger ist eine große Anzahl von Codes bekannt, z. B. NRZ-L-, NRZ-I-, Bi-Φ-, Miller- oder Miller2-Code, bei denen der Verlauf der spektralen Leistungsdichte sehr unterschiedlich ist. Ein Kanalcode, der bezüglich seiner spektralen Leistungsdichte besonders gut an den Aufzeichnungs/Wiedergabe-Kanal eines Magnetbandgerätes angepaßt ist, ist der sogenannte ASE-Code (Angepaßte Spektrale Energie). Bei diesem ASE-Code, welcher aus der eingangs genannten DE 31 13 397 C2 bekannt ist, besteht bezüglich der Verteilung und Häufung logischer Einsen eines Datenwortes eine etwa lineare Abhängigkeit vom jeweiligen Wert eines Analogsignals, so daß von Pegelstufe zu Pegelstufe des ASE-Codes sich nur ein oder zwei Bits ändern.
Ein 8-Bit breites Datenwort erlaubt eine Quantisierung in 256 Stufen. In diesem Wertebereich sind enthalten:
 1 Datenwort ohne eine logische "1",
 8 Datenworte mit einer logischen "1",
28 Datenworte mit zwei logischen "1",
56 Datenworte mit drei logischen "1",
70 Datenworte mit vier logischen "1",
56 Datenworte mit fünf logischen "1",
28 Datenworte mit sechs logischen "1",
 8 Datenworte mit sieben logischen "1" und
 1 Datenwort mit acht logischen "1".
In dem Wertebereicht gibt es bezüglich des Gleichspannungsanteils günstige und ungünstige Teilbereiche. Datenworte, die eine gleiche Anzahl von logischen "0" und "1" enthalten, sind als gleichspannungsfrei zu betrachten und bilden damit einen günstigen Teilbereich. Andere Datenworte hingegen, die nur "0" oder "1" enthalten, werden als ungünstig betrachtet.
Gemäß der Lehre des erfindungsgemäßen Verfahrens wird das zu übertragende/speichernde Signal verschoben, um von einem weniger günstigen Bereich in einen günstigeren Bereich zu gelangen. Die bei diesem Vorgang eingesetzte Verschiebeinformation wird bei einer Übertragung/Speicherung als redundantes Zusatzwort mit-übertragen/gespeichert, um empfangs/wiedergabeseitig das ursprüngliche Signal wieder herzustellen.
Bei einer ersten Ausführungsform werden jeweils 256 Datenworte mit einer Wortbreite von 8 Bit zu einem Datenblock zusammengefaßt und mit einem Zusatzwort der Verschiebeinformation versehen. Der Wert des Zusatzworts ist abhängig von dem Erwartungswert (Schwerpunkt) der Datenwortverteilung eines Datenblocks und der darin vorliegenden Varianz (Standardabweichung).
Zur Verdeutlichung sei angenommen, daß ein Signal in einer seriellen Folge von Datenworten vorliegt, die nach der eingangs erwähnten ASE-Codierungsvorschrift codiert ist. Aus Vereinfachungsgründen sei ferner angenommen, daß ein Datenblock mit 17 Worten vorliegt. Davon mögen
5 Worte den Wert 1   (ASE-Binärwert: 1000 0000),
3 Worte den Wert 68  (ASE-Binärwert: 0100 1010) und
9 Worte den Wert 251 (ASE-Binärwert: 1110 1111) aufweisen.
Ein Erwartungswert α₁ wird bestimmt durch die Gleichung
wobei m die Anzahl der Worte pro Datenblock ist, x der mögliche Wert einer Werteskala von x=0 bis x=255 und p die Anzahl der Worte je Datenwort-Art x. Der Erwartungswert α₁ ist somit
α₁ = ((0*) + (5*1) + (0*2) + . . . + (3*68) + . . . + (9*251))/17
α₁ = 145,17.
Eine Varianz DX₁ wird durch die Gleichung
bestimmt. Mit den vorliegenden Werten wird somit
DX₁ = (1-145,17)² * 5 + (68-145,17)² * 3 + (251-145,17)² * 9
DX₁ = 222 590,47.
Des weiteren wird eine Varianz DX2 für ein Digitalsignal berechnet, das um den Wert 128 einer modulo-2-Addition verschoben ist, um eine entsprechende Ringverschiebung des Datenblocks zu berücksichtigen. In diesem Fall wird aus den fünf Worten des Wertes 1 der Wert 129, aus den drei Worten des Wertes 68 der Wert 196 und aus den neun Worten des Wertes 251 der Wert 123. Mit diesen Werten ergibt sich ein Erwartungswert
α₂ = [(9×123) + (5+129) + (3×196)]/17 = 137,64.
Für den Vorgang einer Ringverschiebung ergibt sich eine Varianz DX₂:
Mit dem berechneten Erwartungswert α₂ wird
DX₂ = (123-137,69)² * 9 + (129-137,69)² * 5 + (196-137,64)² * 3
DX₂ = 12 519,8.
Wenn DX₂<DX₁ ist, wird der Schwerpunkt α₁ um 128 durch eine modulo-2-Addition verschoben, so daß letztendlich der Erwartungswert α = α₁+128 = 17,17 ist.
In einem nächsten Schritt werden alle Werte der Datenworte des Datenblocks in einer modulo-2-Addition um die modulo-2- Differenz des Erwartungswertes zu 128, welche die Mitte des ASE-Codes darstellt, verschoben. Modulo-2-Addition bzw. modulo-2-Subtraktion bedeutet, jede Binärstelle zweier Datenworte ohne Übertrag zu addieren bzw. zu subtrahieren, so daß
0 +/- 0 = 0,  0 +/- L = L,  L +/- 0 = L  und  L +/- L = 0
wird. Der neue Wert eines jeden Datenwortes ergibt sich somit aus dem ursprünglichen Wert des Datenwortes und einer modulo-2-Addition zu dem modulo-2-Differenzwert aus dem Wert 128 minus dem berechneten Erwartungswert α. Mit den angenommenen Zahlenwerten der 17 Datenworte wird somit der Wert 1 den Zahlenwert 112 annehmen, der Wert 68 den Zahlenwert 179 und der Wert 251 den Zahlenwert 106.
Eine Überprüfung dieser Zahlenwerte hinsichtlich des Schwerpunktes zeigt, daß der Schwerpunkt des so modifizierten Datenblocks auf 128 verschoben wurde. Der ermittelte Wert des Zusatzwortes der Veschiebeinformation (128-α) = 111, der in dem vorliegenden Zahlenbeispiel zur modulo-2-Addition herangezogen wurde, wird im Fall einer magnetischen Speicherung dem Datenblock zugeordnet und aufgezeichnet.
Bei einer seriellen Übertragung von Datenblöcken wird das Zusatzwort dem Datenwort hinzugefügt und ebenfalls übertragen, damit durch eine modulo-2-Subtraktion wiedergabe/empfängerseitig das ursprüngliche Signal der Datenworte in dem Datenblock wieder ermittelt werden kann.
Die Fig. 1 zeigt die Darstellung einer Verteilung der in diesem Zahlenbeispiel verwendeten Werte von Datenworten in einem Datenblock vor einer Codierung. Auf der Ordinate ist die Anzahl der Worte je Datenwort-Art x und auf der Abszisse die jeweilige Datenwort-Art x aufgetragen. Durch eine modulo-2-Addition mit dem mittleren Wert 256/2 = 128 erfolgt eine Ringverschiebung der in einem Datenblock befindlichen Datenworte. Die in der Fig. 2 angegebene Darstellung zeigt die in der Fig. 1 dargestellten Werte von Datenworten nach einer derartigen Ringverschiebung, die - wie eingangs erwähnt - zur Ableitung des "wahren" Schwerpunkts herangezogen werden.
In zwei nachfolgenden Tabellen wird die durch Anwendung des erfindungsgemäßen Codierverfahrens bewirkte Änderung des Gleichspannungsanteils aufgezeigt.
Tabelle 1
Tabelle 2
In der Tabelle 1 ist mit den in dem Zahlenbeispiel verwendeten Werten der Datenworte der Gleichspannungsanteil vor der Codierung angegeben und in der Tabelle 2 der entsprechende Gleichspannungsanteil nach der erfindungsgemäßen Codiervorschrift. Es ist festzustellen, daß der Gesamt-Gleichspannungsanteil nach Anwendung der Codierung (+ 3) kleiner ist als der Gesamt-Gleichspannungsanteil vor der Codierung (+ 9). Da in dem vorliegenden Zahlenbeispiel lediglich 17 Datenworte pro Datenblock betrachtet wurden, wurde eine Verbesserung des Gesamt-Gleichspannungsanteils um den Faktor 3 erzielt. Der Gesamt-Gleichspannungsanteil konvergiert jedoch gegen Null, wenn die Anzahl der Datenworte m innerhalb eines Datenblocks sehr viel größer als 1 wird.
Mit den in den Fig. 3 und 4 dargestellten Blockschaltbildern wird der Wert eines Zusatzwortes der Verschiebeinformation ermittelt, welches zusammen mit den Daten eines modifizierten Datenblocks auf einen magnetischen Träger aufgezeichnet und von diesem Träger wieder abgenommen wird, um den ursprünglichen Wertebereich des Datenblocks wieder herzustellen. Dazu wird der an einer Klemme 1 liegende Datenstrom eines Digitalsignals einem aus einem Addierer 2 und einem D-Flip-Flop 3 bestehenden Akkumulator zugeführt, um zur Ableitung des Erwartungswertes α1 eine Summierung der anliegenden Datenworte vorzunehmen. Das D-Flip-Flop 3 übernimmt dabei wortweise die von dem Addierer 2 abgegebenen Summenwerte. Zu Beginn eines jeden Datenblocks wird das als Speicherregister dienende D-Flip-Flop 3 auf den Wert Null gesetzt. Das am Ausgang des Addierers 2 abnehmbare Summensignal wird mit einem Teiler 4 nachfolgend durch die Anzahl m der Datenworte pro Datenblock dividiert und der erhaltene Wert (Schwerpunktes α1) am Ende des Datenblocks in einem Register 5 gespeichert.
In einem nächsten Schritt wird die Varianz DX1 bestimmt. Das an Klemme 1 liegende Digitalsignal wird um die Signalverarbeitungszeit der Stufen 2 bis 5 in einer Verzögerungseinrichtung 6 verzögert und dem Eingang A einer Subtraktionsstufe 7 zugeführt. Der Eingang B der Subtraktionsstufe 7 ist mit dem Ausgang des Registers 5 verbunden. In der Subtraktionsstufe 7 wird der Differenzwert (xk-α₁) der Varianzgleichung
bestimmt. Mit einer Multiplikationsstufe 8 wird der so bestimmte Differenzwert quadriert und einem weiteren Akkumulator zugeführt, der aus einem Addierer 9 und einem Register 10 besteht. Auch dieses Register 10 wird wortweise getaktet und zu Beginn eines jeden Datenblocks zurückgesetzt. Der nach einem Summendurchlauf erhaltene Wert der Varianz DX1 wird am Ende eines Datenblocks in einem weiteren Register 11 gespeichert. Der Wert des Schwerpunktes α1 wird in einem Register 12 am Ende eines Datenblocks für die Dauer eines Datenblocks gespeichert und an einer Klemme 13 für einen weiteren Datenverarbeitungsprozeß zur Verfügung gestellt. Das in dem Register 11 gespeicherte Varianz-Signal DX1 ist an einer Klemme 14 abnehmbar.
In der Fig. 4 sind Elemente der Fig. 3 mit gleicher Wirkung mit gleichen Bezugszeichen bezeichnet. Um die Möglichkeit einer Ringverschiebung eines Datenblocks zu berücksichtigen, wird der bei 1 anliegende Datenstrom in einer Stufe 15 mit dem Wert 128 modulo-2-addiert. Das so aufbereitete Digitalsignal wird nachfolgend in einer Schaltung 16, welche die Blockschaltstruktur der Fig. 3 aufweist, hinsichtlich des Schwerpunkts α2 und der Varianz DX2 bewertet. Der bei dieser Bewertung gefundene Varianzwert DX2 wird in einem Komparator 17 mit dem an Klemme 14 liegenden Varianzwert DX1 verglichen. Im Fall, daß DX2 kleiner DX1 ist, gibt der Komparator 17 ein Signal mit einer logischen "1" ab, welches in einer modulo-2-Additionsstufe 18 als MSB (most significant bit) zu dem Wert des Schwerpunktes α1 (Klemme 13) addiert wird, um den Wert eines Schwerpunktes α abzuleiten. Der Wert des Schwerpunktes α wird in einer modulo-2-Subtraktionsstufe 19 von dem Mittelwert 128 des ASE-Codes subtrahiert. Am Ausgang der modulo-2-Subtraktionsstufe 19 ist das Zusatzwort der Verschiebeinformation abgreifbar, die bei einer magnetischen Speicherung mit einem Magnetkopf 21 auf ein Magnetband 20 aufgezeichnet wird. Parallel zu dem Zusatzwort werden mit einem weiteren Magnetkopf 22 die Datenworte des zugehörigen Datenblocks aufgezeichnet, die durch eine modulo-2-Addition in einer modulo-2-Addierstufe 23 in Abhängigkeit des gefundenen Wertes des Zusatzwortes und dem an der Klemme 1 anliegenden Digitalsignal gebildet werden.
Wiedergabeseitig werden die modifizierten Datenworte eines Datenblocks und das zugehörige Zusatzwort von dem Magnetband mit Wiedergabemagnetköpfen 24 und 25 abgenommen und durch eine modulo-2-Subtraktion in einer Stufe 26 wieder in den ursprünglichen Wertebereich geschoben, so daß an einer Ausgangsklemme 27 das ursprüngliche Datensignal wieder zur Verfügung steht.
In dem zuvor beschriebenen Ausführungsbeispiel wurde der Wert des Zusatzwortes der Schiebeinformation abhängig von dem Schwerpunkt und der Varianz einer Verteilung von Werten der in einem Datenblock enthaltenen Datenworte bestimmt. Selbstverständlich ist es auch möglich, den Wert des Zusatzwortes der Verschiebeinformation auch auf andere Weise zu ermittelt. So ist es beispielsweise denkbar, jeder Position innerhalb des Wertebereichs einen bestimmten Bewertungswert zuzuordnen, dessen Größe in einem proportionalen Zusammenhang zum vorliegenden Gleichspannungsanteil steht. Mit diesem Bewertungswert werden die Datenworte auf den einzelnen Positionen bewertet und der Datenblock im Wertebereich 256-mal um eine Stufe verschoben. Für jede Verschiebung wird eine Kennzahl abgeleitet, welche durch Summierung der Bewertungswerte entsteht. Der endgültige (optimale) Wert des Zusatzwortes der Verschiebeinformation ist dann gefunden, wenn der Wert der gefundenen Kennzahl ein Maximum ist. Da die Ableitung der Schiebeinformation bei dieser Ausführungsform schaltungstechnisch sehr aufwendig ist, empfiehlt es sich, eine derartige Codierung programmgesteuert durchzuführen.
Weiterhin sei darauf hingewiesen, daß die in dem vorliegenden Ausführungsbeispiel zugrundegelegte Wortbreite von 8 Bit pro Datenwort und die Anzahl der Datenworte pro Datenblock selbstverständlich auch geändert werden kann, um nach dem erfindungsgemäßen Verfahren den Wert des Zusatzwortes abzuleiten.

Claims (6)

1. Codierverfahren zur Reduzierung eines Gleichspannungsanteils in dem wortweise orientierten Datenstrom eines Digitalsignals,
bei welchem jeweils m Datenworte zu einem Datenblock zusammengefaßt werden,
bei welchem der vorliegende Wertebereich der Datenwortwerte eines jeden Datenblocks durch Anwendung einer logischen Operation mit dem Wert eines Zusatzwertes verschoben wird, wobei der Wert des Zusatzwertes durch Bewertung des zugeordneten Datenblocks hinsichtlich der Häufigkeit und der Verteilung logischer Pegel innerhalb eines jeden Datenblocks bestimmt wird mit der Maßgabe einer ausgewogenen Verteilung logischer Pegel in dem verschobenen Datenblock, und
bei welchem durch Anwendung einer Umkehrung der logischen Operation mit dem Wert des Zusatzwortes der ursprüngliche Wertebereich des Datenblocks wieder hergestellt wird.
2. Codierverfahren zur Reduzierung eines Gleichspannungsanteils in den wortweise orientierten Datenstrom eines Digitalsignals,
bei welchem m Datenworte zu einem Datenblock zusammengefaßt werden,
bei welchem der vorliegende Wertebereich eines jeden Datenblocks wortweise durch Anwendung einer logischen Operation mit dem Wert eines Zusatzwortes verschoben wird,
bei welchem nach jeder Verschiebung des Datenblocks der Gleichspannungsanteil im verschobenen Datenblock ermittelt wird,
bei welchem sender/aufsprechseitig ein derartiger Datenblock mit zugeordnetem Zusatzwort übertragen/gespeichert wird, welcher im Vergleich zu anderen verschobenen Datenblöcken den geringsten Gleichspannungsanteil aufweist und
bei welchem empfänger/wiedergabeseitig durch Anwendung einer Umkehrung der logischen Operation mit dem Wert des Zusatzwortes der ursprüngliche Wertebereich des Datenblocks wieder hergestellt wird.
3. Codierverfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß als logische Operation eine modulo-2-Addition Anwendung findet.
4. Codierverfahren nach Anspruch 1, gekennzeichnet durch folgende Verfahrensschritte,
daß zur Ableitung einer ersten Binärfolge das Datensignal einem Code zugrundegelegt wird, bei welchem innerhalb eines Datenwortes die Anzahl der Bits mit einem der logischen Pegel eine etwa lineare Abhängigkeit vom jeweiligen Werte eines Analogsignals aufweist,
daß innerhalb der ersten Binärfolge m Datenworte eines jeden Datenblocks hinsichtlich ihrer logischen Gewichtung bewertet werden und die Position eines Schwerpunktes im vorliegenden Datenblock ermittelt wird,
daß zur Ableitung einer zweiten Binärfolge zu den Datenwortwerten der ersten Binärfolge der Wert eines Zusatzwortes modulo-2-addiert wird, welcher sich aus der Differenz der mittleren Position des Wertebereichs und den ermittelten Schwerpunktes bestimmt und
daß während eines Übertragungs-Speichervorgangs jedem Datenblock der zweiten Binärfolge das zugehörige Zusatzwort sender/aufsprechseitig hinzugefügt wird und
daß zur Rückgewinnung der ersten Binärfolge die empfänger/wiedergabeseitig vorliegenden Datenwortwerte der zweiten Binärfolge mit dem Wert des übertragenen/gespeicherten Zusatzwertes modulo-2-subtrahiert werden.
5. Codierverfahren nach Anspruch 2, dadurch gekennzeichnet,
daß mit einer Bewertungsfunktion Minima und Maxima einer Verteilung von logischen "0"- und "1"-Pegeln im Wertebereich eines jeden Datenblocks einer Binärfolge bestimmt wird, der ein Code zugrundegelegt wird, bei welchem innerhalb eines Datenworts die Anzahl der Bits mit einem der logischen Pegel eine etwa lineare Abhängigkeit vom jeweiligen Wert eines Analogsignals aufweist,
daß jeder Position innerhalb des Wertebereichs ein bestimmter Bewertungswert zugeordnet wird, dessen Größe in einem proportionalen Zusammenhang zum vorliegenden Gleichspannungsanteil steht,
daß mit dem Bewertungswert die Datenworte auf den einzelnen Positionen des Datenblocks bewertet werden,
daß der Datenblock im Wertebereich verschoben wird,
daß für jede Verschiebung eine Kennzahl abgeleitet wird, welche durch Summierung der Bewertungswerte entsteht und
daß sender/aufsprechseitig ein derartiger Datenblock mit zugeordnetem Bewertungswert übertragen/gespeichert wird, dessen Kennzahl ein Maximum wird.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet,
daß nach den Beziehungen ein Erwartungswert α₁ und eine Varianz DX₁ bestimmt wird, wobei m die Anzahl der Datenworte pro Datenblock ist, x eine dem Quantisierungsbereich eines Datenwortes entsprechende Werteskala und p die Anzahl der Datenworte je Datenwort-Art x ist,
daß zur Berücksichtigung einer Ringverschiebung die erste Binärfolge mit einem Werte m/2 modulo-2-addiert wird und mit den erhaltenen Datenworten nach den Beziehungen ein Erwartungswert α₂ und eine Varianz DX₂ bestimmt wird und
daß bei DX₂<DX₁ der Erwartungswert α₁ um den Wert m/2 durch eine modulo-2-Addition verschoben wird.
DE4102149A 1991-01-25 1991-01-25 Codierverfahren zur reduzierung des gleichspannungsanteils im datenstrom eines digitalsignals Granted DE4102149A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE4102149A DE4102149A1 (de) 1991-01-25 1991-01-25 Codierverfahren zur reduzierung des gleichspannungsanteils im datenstrom eines digitalsignals
US07/822,096 US5276708A (en) 1991-01-25 1992-01-17 Coding method for reducing the D.C. component in the data stream of a digital signal
JP04010889A JP3081047B2 (ja) 1991-01-25 1992-01-24 デジタル信号のデータ流中の直流電圧成分低減のためのコード化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4102149A DE4102149A1 (de) 1991-01-25 1991-01-25 Codierverfahren zur reduzierung des gleichspannungsanteils im datenstrom eines digitalsignals

Publications (2)

Publication Number Publication Date
DE4102149A1 true DE4102149A1 (de) 1992-07-30
DE4102149C2 DE4102149C2 (de) 1993-03-25

Family

ID=6423673

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4102149A Granted DE4102149A1 (de) 1991-01-25 1991-01-25 Codierverfahren zur reduzierung des gleichspannungsanteils im datenstrom eines digitalsignals

Country Status (3)

Country Link
US (1) US5276708A (de)
JP (1) JP3081047B2 (de)
DE (1) DE4102149A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG85049A1 (en) * 1992-02-19 2001-12-19 Mitsubishi Electric Corp Data conversion method and recording/reproducing apparatus using the same
EP0577902B1 (de) * 1992-07-10 1997-12-10 International Business Machines Corporation Dezimationsfilter für einen Sigma-Delta-Wandler und A/D-Wandler mit einem solchen Filter
US5450443A (en) * 1993-09-01 1995-09-12 International Business Machines Corporation Method and apparatus for constructing asymptotically optimal second order DC-free channel codes
US5960041A (en) * 1995-09-21 1999-09-28 Lucent Technologies Inc. Method and apparatus for generating high rate codes for recording information on a magnetic medium
US8462026B2 (en) * 2009-11-13 2013-06-11 Ati Technologies Ulc Pulse code modulation conversion circuit and method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2828219A1 (de) * 1978-06-28 1980-01-10 Bosch Gmbh Robert Verfahren zur aufzeichnung und wiedergabe digitaler daten auf magnetspeicher
DE3113397C2 (de) * 1981-04-03 1988-12-22 Robert Bosch Gmbh, 7000 Stuttgart, De

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5619506A (en) * 1979-07-23 1981-02-24 Sony Corp Code converting method
NL8402444A (nl) * 1984-01-20 1986-03-03 Philips Nv Werkwijze voor het overdragen van informatie, codeerinrichting voor toepassing in de werkwijze en decodeerinrichting voor toepassing in de werkwijze.
US4698809A (en) * 1986-03-31 1987-10-06 Northern Telecom Limited Method and apparatus for the channelized serial transmission of redundantly encoded binary data
JPH0244583A (ja) * 1988-08-05 1990-02-14 Toshiba Corp データ伝送装置
GB8912471D0 (en) * 1989-05-31 1989-07-19 Int Computers Ltd Data transmission code

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2828219A1 (de) * 1978-06-28 1980-01-10 Bosch Gmbh Robert Verfahren zur aufzeichnung und wiedergabe digitaler daten auf magnetspeicher
DE3113397C2 (de) * 1981-04-03 1988-12-22 Robert Bosch Gmbh, 7000 Stuttgart, De

Also Published As

Publication number Publication date
JPH04312022A (ja) 1992-11-04
US5276708A (en) 1994-01-04
DE4102149C2 (de) 1993-03-25
JP3081047B2 (ja) 2000-08-28

Similar Documents

Publication Publication Date Title
EP0276753B1 (de) Verfahren und Vorrichtung zur digitalen Nachrichtenübertragung und/oder -aufzeichnung und -wiedergabe
DE69726661T2 (de) Verfahren und vorrichtung zur kodierung eines digitalen informationssignales
DE3215179C2 (de)
DE69738056T2 (de) Übertragung eines Bitstromsignals
DE3219439C2 (de)
DE3825960C2 (de)
DE2540472C3 (de) Verfahren und Schaltungsanordnungen zur Codierung binärer Daten unter Anwendung eines abgewandelten Null-Modulationscodes
DE3125529C2 (de) Verfahren zum Umkodieren einer Folge von Datenbits in eine Folge von Kanalbits, Anordnung zum Dekodieren der nach diesem Verfahren kodierten Kanalbits und Aufzeichnungsträger mit einer gemäß diesem Verfahren erzeugten Informationsstruktur
DE3239607C2 (de)
DE3225058C2 (de)
DE2818052A1 (de) Quantisierung eines signals mit sich ueber ein gegebenes frequenzband erstreckendem spetkrum
DE3736193C2 (de)
DE2830924A1 (de) Einrichtung zum aufzeichnen und/oder uebertragung von digitalen signalen
DE2828219C2 (de)
DE3426939C2 (de) Vorrichtung für eine geschlossene prädiktive Quantisierung eines digitalen Vektorsignals
DE3015849A1 (de) Verfahren und vorrichtung zur modulation und demodulation von daten
DE4102149C2 (de)
DE3221483A1 (de) Analog/digital-wandler mit einer selbstvorspannungsschaltung
DE3203852A1 (de) Anordnung und verfahren zur digitalen filterung eines digitalisierten chrominanzsignals in einem digitalen fernsehsystem
DE3049293C2 (de)
DE2355676B2 (de) Schaltungsanordnung zur Übertragung von Signalen mit Differenzen-Pulscodemodulation (DPCM)
DE2405534C2 (de) Nachrichtenübertragungssystem, insbesondere zur Übertragung von Videosignalen
DE19534048A1 (de) Verfahren und Schaltungsanordnung zur Erzeugung eines kanalcodierten Binärsignals
DE3102689C2 (de)
DE2559263C3 (de) Ausgleich von Quantisierungsverzerrungen bei Bildcodierung mit Blockquantisierung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS BROADCAST TELEVISION SYSTEMS GMBH, 64347 G

8339 Ceased/non-payment of the annual fee