DE69126493T2 - Fehlererkennungssystem - Google Patents
FehlererkennungssystemInfo
- Publication number
- DE69126493T2 DE69126493T2 DE69126493T DE69126493T DE69126493T2 DE 69126493 T2 DE69126493 T2 DE 69126493T2 DE 69126493 T DE69126493 T DE 69126493T DE 69126493 T DE69126493 T DE 69126493T DE 69126493 T2 DE69126493 T2 DE 69126493T2
- Authority
- DE
- Germany
- Prior art keywords
- data
- error
- crc
- bits
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 28
- 125000004122 cyclic group Chemical group 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 230000001502 supplementing effect Effects 0.000 claims 1
- 230000001629 suppression Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1876—Interpolating methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Description
- Die vorliegende Erfindung betrifft ein Fehlererfassungsverfahren, welches beispielsweise für digitale Kommunikation angewendet wird.
- Fig. 2 ist ein Flußdiagramm zur Erläuterung der Fehlererfassung des Standes der Technik. Wie aus Fig. 2 zu ersehen, wird auf einer Übertragungsseite Sprache eingegeben (Schritt 14) und die Sprache wird codiert (Schritt 15). Die auf diese Weise erhaltene Information (a Bits) wird mit einem CRC (zyklischer Blockprüfungs-) Fehlerkorrekrurcode (b Bits) ergänzt (Schritt 16). Die Information der (a + b) Bits wird mit einem Fehlerkorrekturcode (Schritt 17) codiert, um als ein einziger Datenübertragungsblock übertragen zu werden (Schritt 18).
- Auf einer Empfangsseite wird der obige Fehlerkorrekturcode decodiert (Schritt 20) und einer CRC-Prüfung unterzogen (Schritt 21), um einen Fehler zu erfassen (Schritt 22). Die Daten, bei denen während der Prüfung kein Fehler erfaßt wird, werden einer Sprachdecodierverarbeitung der decodierten Daten unterzogen (Schritt 23). Die Daten, bei denen einige Fehlerbits erfaßt wurden, werden einer Tonverarbeitung, wie beispielsweise einer Interpolation unter Verwendung eines vorhergehenden Datenübertragungsblocks oder einer Stummschaltung (muting) anstelle der obigen Sprachdecodierung unterzogen (Schritt 24). Alle Ausgangsgrößen werden synthetisiert, um als Sprache ausgegeben zu werden (Schritt 25).
- Jedoch kann beim obigen Fehlererfassungsverfahren des Standes der Technik der CRC den Fehler nicht erfassen, falls ein oder mehrere Fehlerbits in (a + b) Bits enthalten sind. Somit kann das Fehlererfassungsverfabren des Standes der Technik keine Fehlererfassung von hoher Genauigkeit liefern.
- Wenn beispielsweise ein Erzeugungspolynom G(x) angenommen wird, das dargestellt ist durch:
- G(x)=1+x+x²+x&sup4;+x&sup5;+x&sup7;
- und ein Fehlermuster angenommen wird, das dargestellt ist durch das Polynom:
- e(x)=1+x²+x&sup8;+x&sup9;
- dann kann obiges e(x) transformiert werden in
- e(x)=(1+x+x²+x&sup4;+x&sup5;+x&sup7;)(1+x+x²)
- In diesem Fall kann e(x) durch G(x) geteilt werden, so daß die CRC-Prüfung e(x) als korrektes Muster erfassen wird. Daher kann, obwohl ein Fehler in einer Menge von 4 (vier) Bits in den (a + b) Bits enthalten ist, die Fehlerkorrektur nicht erfolgen. Ein weiteres Fehlererfassungsverfahren des Standes der Technik ist in IEEE Journal on Selected Areas in Communications (1988), Bd. 6 Februar, Nr. 2, Seiten 332 bis 345, beschrieben. Es beschreibt ein Verfahren, welches eine Anfangsfehlererfassung bei einem Informationsblock ausführt und eine Fehlerendkontrolle unter Verwendung geschützter Nebeninformation und des CRC bereitstellt.
- Die vorliegende Erfindung beabsichtigt, das obige herköminliche Problem zu lösen, und ein Ziel der vorliegenden Erfindung ist, ein exzellentes Fehlererfassungsverfahren bereitzustellen, welches den Fehler bei Daten, welche das Fehlermuster wie oben erwähnt beinhalten, zuverlässig erfaßt.
- Gemäß der vorliegenden Erfindung wird ein Fehlererfassungsverfahren bereitgestellt, welches umfaßt:
- (a) Empfangen von Daten, die Sprachdaten und einen zyklischen Blockprüfungscode umfassen. welche in einen Fehlerkorrekturcode codiert sind,
- (b) Decodieren der Daten,
- (c) Bestimmen, ob in den in Schritt (b) codierten Daten ein Fehler enthalten ist,
- (d) wenn kein Fehler erfaßt wird, Ausführen einer Fehlerprüfung mit den decodierten Daten, und
- (e) entweder Decodieren der Daten in Sprachdaten oder Interpolieren der Daten in Sprachdaten gemäß der Tatsache, ob Fehler erfaßt wurden oder nicht, dadurch gekennzeichnet, daß die Schritte (d) und (e) aufweisen
- (f) wenn Schritt (c) bestimmt, daß in den in Schritt (b) decodierten Daten kein Fehler enthalten ist, Durchführen einer CRC-Prüfung der Daten,
- (g) Bestimmen, ob in den in Schritt (f) CRC-geprüften Daten ein Fehler enthalten ist,
- (h) wenn Schritt (g) bestimmt, daß in den in Schritt (f) CRC-geprüften Daten kein Fehler enthalten ist, Decodieren der in Schritt (f) CRC-geprüften Daten in Sprachdaten,
- (i) wenn Schritt (c) bestimmt, daß in den in Schritt (b) decodierten Daten ein Fehler enthalten ist, Interpolieren der in Schritt (b) decodierten Daten in erste interpolierte Daten und Decodieren der ersten interpolierten Daten in erste interpolierte Sprachdaten, und
- (j) wenn Schritt (g) bestimmt, daß in den in Schritt (t) CRC-geprüften Daten ein Fehler enthalten ist, Interpolieren der in Schritt (f) CRC-geprüften Daten in zweite interpolierte Daten und Decodieren der zweiten interpolierten Daten in zweite interpolierte Sprachdaten.
- In einer Ausführungsform des Verfahrens werden ein CRC und ein Fehlerkorrekturcode so ausgewählt, daß sie folgender Bedingung genügen:
- Kmin ≤ Mmax
- wobei Kmin den Minimalwert der Anzahl von Bits repräsentiert, welche vom Fehlerkorrekturcode (CRC) übersehen werden können, obwohl einige Femerbits in (a + b) Bits enthalten sind, und Mmax die Fehlererfassungsfähigkeit (die Anzahl der Fehlerbits, welche mit Sicherheit erfaßt werden können) des Fehlerkorrekturcodes repräsentiert. Im obigen Fall von G(x)=1+x+x²+x&sup4;+x&sup5;+x&sup7;, beträgt Kmin = 4, so daß der CRC mit einem Fehlerkorrekturcode kombiniert wird, bei dem Mmax ≥ 4 erfüllt ist. Weiter wird die Fehlererfassung beim Decodieren des Fehlerkorrektureodes, sowie die obige CRC-Prüfung dem Fehlererfassungsverfahren übergeben. Wenn beim Decodieren des Fehlerkorrekturcodes oder bei der CRC-Prüfung ein Fehler erfaßt wurde, wird entschieden, daß ein Fehler in den obigen a Bits enthalten ist. Somit wird der entsprechende Datenübertragungsblock, welcher die a Bits enthält, interpoliert oder ein auf dem Datenübertragungsblock reproduzierter Ton stumm geschaltet (muted). Somit kann die Wahrscheinlichkeit des Ausgebens von Sprache, welche durch Decodieren von Daten erhalten wird, die einen Fehler enthalten, stark vermindert werden.
- Die vorliegende Erfingung besitzt in oben beschriebenem Aufbau den folgenden Vorteil. Wenn beim Decodieren des Fehlerkorrekturcodes ein Fehler erfaßt wird, wird bestimmt, daß der Fehler in den a Bits enthalten ist. Daher kann der Fehler, welcher nicht durch die CRC-Prüfung erfaßt werden kann, sicher erfaßt werden. Somit kann in Übereinstimmung mit der vorliegenden Erfindung die Wahrscheinlichkeit des Ausgebens von Sprache, welche durch Decodieren von Daten, die einen Fehler enthalten, erzielt wird, stark vermindert werden.
- Die Erfindung wird nachfolgend beispielhaft unter spezieller Bezugnahme auf die beigefügten Zeichnungen beschrieben. Diese zeigen:
- Fig. 1 ein Flußdiagramm zur Erläuterung des Fehlererfassungsverfahrens gemäß einer Ausführungsform der vorliegenden Erfindung;
- Fig. 2 ein Flußdiagramm zur Erläuterung des Fehlererfassungsverfahrens des Standes der Technik; und
- Fig. 3A und 3B Ansichten, welche beispielhaft Kombinationen eines Fehlererfassungscodes (CRC) und eines Fehlerkorrekturcodes im Fehlererfassungsverfahren zeigen.
- Fig. 1 ist ein Flußdiagramm für den Fall, in dem das Fehlererfassungsverfahren gemäß einer Ausführungsform der vorliegenden Erfindung zum Decodieren von codierten Sprachdaten angewandt wird. Wie aus Fig. 1 zu ersehen, wird auf einer Übertragungsseite Sprache eingegeben (Schritt 1) und die Sprache wird codiert (Schritt 2). Die auf diese Weise erhaltene Information (a Bits) wird mit einem CRC (zyklischer Blockprüfungs-) Fehlererfassungscode (b Bits) ergänzt (Schritt 3). Die Information der (a + b) Bits wird mit einem Fehlerkorrekturcode codiert (Schritt 4), um als ein einziger Datenübertragungsblock übertragen zu werden (Schritt 5).
- Auf einer Empfangsseite, in Schritt 7, wird eine Fehlerkorrektur auf Basis der Decodierung des Fehlerkorrekturcodes vorgenommen. Zusätzlich erfolgt in Schritt 8 eine Fehlererfassung. Wenn ein Fehler in Schritt 8 erfaßt wird, wird entschieden, daß die Daten in dem relevanten Datenübertragungsblock einen Fehler beinhalten, und die Daten werden einer Interpolationsverarbeitung unter Verwendung eines vorhergehenden Datenübertragungsblocks und einer Sprachdecodierung unterzogen. Dann kann der relevante Datenübertragungsblock als Interpolationsverarbeitung stumm geschaltet werden. Die Daten, bei denen in Schritt 8 kein Fehler erfaßt wurde, werden der CRC-Prüfung unterzogen (Schritt 9), um einen Fehler zu erfassen (Schritt 10). Die Daten, bei denen in Schritt 10 kein Fehler erfaßt wurde, werden einer Sprachdecodierverarbeitung auf Basis der obigen decodierten Daten unterzogen (Schritt 11). Die Daten, bei denen bei der CRC-Prüfung im Schritt 10 ein Fehler erfaßt wurde, werden der Interpolationsverarbeitung und einer Sprachdecodierung (Schritt 12) unterzogen. Dann kann der relevante Datenübertragungsblock als Interpolationsverarbeitung stumm geschaltet werden;
- Fig. 3A und 3B zeigen beispielhafte Kombinationen von einem CRC und einem Fehlerkorrekturcode gemäß dem Fehlererfassungsverfahren der vorliegende Erfindung. In beiden Beispielen der Fig. 3A und 3B findet der CRC als Fehlerkorrekturcode in obigem Erzeugerpolynom Anwendung:
- G(x)=1+x+x²+x&sup4;+x&sup5;+x&sup7;
- In diesem CRC ist Kmin = 4. Im Beispiel von Fig. 3A wird der CRC kombiniert mit einem BCH (32, 21)-Code als Fehlerkorrekturcode verwendet. Wenn der BCH (32, 21) -Code verwendet wird, um ein einziges Fehlerbit zu korrigieren und 4 (vier) Fehlerbits zu erfassen, beträgt Mmax = 4, was der Bedingung Kmin ≤ Mmax genügt. In diesem Fall werden die Daten von a = 14 Bits mit einem CRC von 7 (sieben) Bits ergänzt. Die auf diese Weise erzeugten Informationsbits von 21 Bits werden mit 11 (elf) Bits im BCH (32, 21)-Code ergänzt. Wenn nun 4 Fehlerbits in den Informationsbits von 21 Bits enthalten sind, kann der BCH (32, 21)-Code einen Fehler erfassen, vorausgesetzt daß die Prüfbits korrekt sind. Daher kann die Wahrscheinlichkeit vermindert werden, daß eine Fehlererfassung bei der CRC-Prüfung versäumt wird.
- Im Beispiel von Fig. 3B wird der CRC mit zwei Golay (23, 12)-Codes kombiniert. Wenn die Golay (23, 12)-Codes verwendet werden, um 2 (zwei) oder weniger Fehlerbits zu korrigieren und 4 (vier) oder weniger Fehlerbüs zu erfassen, beträgt Mmax = 4, was der obigen Bedingung Kmin = Mmax genügt. Im Beispiel von Fig. 3B besitzen Daten, die aus 17 Bits aufgebaut sind (a = 17), eine hohe Wahrscheinlichkeit der Erzeugung von Codefehlern. Als Informationsbits werden 12 Bits der 17 Datenbits dem einen Golay-Code (als Golay #1 bezeichnet) zugeteilt, die verbleibenden 5 (fünf) Bits und die 7 (sieben) CRC-Bits einem anderen Golay-Code (als Golay #2 bezeichnet) zugeteilt. Weiter werden 11 Bits als Prüfbits jedem der Golay-Codes zugeteilt. Im Beispiel von Fig. 3B wird angenommen, daß ein Fehler in Schritt 8 beim Decodieren des Golay #1 oder des Golay #2 erfaßt wurde, und ebenfalls 4 Fehlerbits in (a + b) = 24 Bits enthalten sind. In diesem Fall kann, wenn der Fehler in lediglich einem der Golay-Code #1 oder #2 enthalten ist, dieser durch den Golay-Code erfaßt werden, unter der Voraussetzung, daß die Prüfbits korrekt sind. Andererseits ist, wenn der Fehler in beiden Golay-Codes enthalten ist, Mmax = 4, so daß, sogar wenn ein oder zwei Fehlerbits in den Prüfbits von jedem der Golay-Codes enthalten sind, 4 oder weniger Fehlerbits in 23 Bits in jedem der Golay-Codes mit Sicherheit korrigiert oder erfaßt werden.
- Auf diese Weise werden, in Übereinstimmung mit der obigen Ausführungsform, wenn ein Fehler in Schritt 8 von Fig. 1 erfaßt wird, die relevanten Daten der Interpolationsverarbeitung unter Verwendung eines vorhergehenden Datenübertragungsblocks unterzogen, ohne daß die CRC-Prüfung durchlaufen wird. Der Fehler, welcher durch die CRC-Prüfung nicht erfaßt werden kann, kann mit großer Wahrscheinlichkeit sicher entfernt werden.
- Die Wahrscheinlichkeit der Ausgabe von Sprache, die durch Decodieren von Daten erhalten wurde, welche einen Fehler enthalten, kann stark vermindert werden.
- Wie aus der obigen Ausführungsform hervorgeht, besitzt die vorliegende Erfindung, welche eine Ausführung einer Fehlererfassung basierend auf dem Fehlerkorrekturcode sowie basierend auf dem CRC beabsichtigt, den Vorteil, daß die Fehler, welche durch den CRC nicht erfaßt werden können, mit Sicherheit erfaßt werden können. Somit kann die Wahrscheinlichkeit, eine Fehlererfassung zu versäumen, ausreichend vermindert werden, so daß die Wahrscheinlichkeit der Ausgabe von Sprache, welche durch Decodieren von einen Fehler enthaltenden Daten erzielt wird, stark vermindert wird.
Claims (4)
1. Fehlererfassungsverfahren aufweisend:
(a) Empfangen von Daten, die Sprachdaten und einen zyklischen
Blockprüfungs(CRC)- Code umfassen, welche in einen Fehlerkorrekturcode codiert sind,
(b) Decodieren der Daten,
(c) Bestimmen, ob in den in Schritt (b) codierten Daten ein Fehler enthalten ist,
(d) wenn kein Fehler erfaßt wird, Ausführen einer Fehlerprüfung mit den
decodierten Daten, und
(e) entweder Decodieren der Daten in Sprachdaten oder Interpolieren der Daten in
Sprachdaten gemäß der Tatsache, ob Fehler erfaßt wurden oder nicht, dadurch
gekennzeichnet, daß die Schritte (d) und (e) aufweisen
(f) wenn Schritt (c) bestimmt, daß in den in Schritt (b) decodierten Daten kein
Fehler enthalten ist, Durchführen einer CRC-Prüfung der Daten,
(g) Bestimmen, ob in den in Schritt (f) CRC-geprüften Daten ein Fehler enthalten
ist,
(h) wenn Schritt (g) bestimmt, daß in den in Schritt (f) CRC-geprüften Daten kein
Fehler enthalten ist, Decodieren der in Schritt (f) CRC-geprüften Daten in Sprachdaten,
(i) wenn Schritt (c) bestimmt, daß in den in Schritt (b) decodierten Daten ein
Fehler enthalten ist, Interpolieren der in Schritt (b) decodierten Daten in erste
interpolierte Daten und Decodieren der ersten interpolierten Daten in erste interpolierte
Sprachdaten, und
(j) wenn Schritt (g) bestimmt, daß in den in Schritt (f) CRC-geprüften Daten ein
Fehler enthalten ist, Interpolieren der in Schritt (f) CRC-geprüften Daten in zweite
interpolierte Daten und Decodieren der zweiten interpolierten Daten in zweite
interpolierte Sprachdaten.
2. Fehlereffassungsverfahren nach Anspruch 1, wobei die die empfangenen Daten
erhalten wurden durch: Ergänzen codierter Sprachdaten mit einem zyklischen
Blockprüfungs(CRC)- Code, Codieren der diesen CRC-Code enthaltenden Daten in
einen zu übertragenden Fehlerkorrekturcode, und Übertragen der codierten Daten.
3. Fehlererfassungsverfahren nach Anspruch 1 oder 2, wobei die
Interpolationsschritte (i) und (j) mittels Rauschunterdrücken durchgeführt werden.
4. Fehlererfassungsverfahren nach einem der vorstehenden Ansprüche, wobei Schritt
(c) in Übereinstimmung mit dem CRC-Code durchgeführt wird, welcher in dem
Fehlerkorrekturcode enthalten ist, um eine Beziehung Kmin ≤ Mmax zwischen Kmin
(minimale Anzahl von Fehlerbits, die von CRC übersehen werden können) und Mmax
(maximale Fehlereffassungfähigkeit des Fehlerkorrekturcodes) zu liefern.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2087914A JP2591242B2 (ja) | 1990-04-02 | 1990-04-02 | 誤り検出方法 |
PCT/JP1991/000408 WO1991015901A1 (en) | 1990-04-02 | 1991-03-28 | Error detecting system |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69126493D1 DE69126493D1 (de) | 1997-07-17 |
DE69126493T2 true DE69126493T2 (de) | 1997-10-23 |
Family
ID=13928191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69126493T Expired - Fee Related DE69126493T2 (de) | 1990-04-02 | 1991-03-28 | Fehlererkennungssystem |
Country Status (5)
Country | Link |
---|---|
US (1) | US5341384A (de) |
EP (1) | EP0477377B1 (de) |
JP (1) | JP2591242B2 (de) |
DE (1) | DE69126493T2 (de) |
WO (1) | WO1991015901A1 (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0588307B1 (de) * | 1992-09-14 | 1999-12-08 | Ntt Mobile Communications Network Inc. | System für Übertragung von Informationsbitfolgen |
JPH06334697A (ja) * | 1993-05-20 | 1994-12-02 | Matsushita Electric Ind Co Ltd | 誤り検出方法 |
US5502713A (en) * | 1993-12-07 | 1996-03-26 | Telefonaktiebolaget Lm Ericsson | Soft error concealment in a TDMA radio system |
JP3340618B2 (ja) * | 1996-04-19 | 2002-11-05 | 松下電器産業株式会社 | 誤り検出方法 |
US5838267A (en) * | 1996-10-09 | 1998-11-17 | Ericsson, Inc. | Method and apparatus for encoding and decoding digital information |
CN1418406A (zh) * | 2001-01-17 | 2003-05-14 | 皇家菲利浦电子有限公司 | 用于保护数据流无损传输的方法和设备 |
JP4063670B2 (ja) * | 2001-01-19 | 2008-03-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 広帯域信号伝送システム |
US6959411B2 (en) * | 2002-06-21 | 2005-10-25 | Mediatek Inc. | Intelligent error checking method and mechanism |
WO2004023304A1 (en) * | 2002-07-15 | 2004-03-18 | Home Box Office (Hbo) | Systems and methods for performing quality assurance on interactive television and software application data delivered via a network |
US7228485B1 (en) | 2003-04-03 | 2007-06-05 | Marvell International Ltd. | Error correction using error detection codes |
DE10318068B4 (de) * | 2003-04-17 | 2009-08-27 | Phoenix Contact Gmbh & Co. Kg | Verfahren und Vorrichtung zum Paket-orientierten Übertragen sicherheitsrelevanter Daten |
US7340666B1 (en) * | 2004-09-16 | 2008-03-04 | Sun Microsystems, Inc. | Method and apparatus for using memory compression to enhance error correction |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57168543A (en) * | 1981-04-09 | 1982-10-16 | Sony Corp | Decoding device |
JPS59140738A (ja) * | 1983-01-31 | 1984-08-13 | Sony Corp | Pcm信号の処理装置 |
EP0235782B1 (de) * | 1986-03-04 | 1992-01-22 | Sony Corporation | Digitalwiedergabegerät |
JPS63298777A (ja) * | 1987-05-28 | 1988-12-06 | Nippon Telegr & Teleph Corp <Ntt> | エラ−検出訂正方式 |
US4831624A (en) * | 1987-06-04 | 1989-05-16 | Motorola, Inc. | Error detection method for sub-band coding |
US4943964A (en) * | 1987-08-12 | 1990-07-24 | Hitachi, Ltd. | PCM signal reproducing device |
US5027357A (en) * | 1988-10-14 | 1991-06-25 | Advanced Micro Devices, Inc. | ECC/CRC error detection and correction system |
JP2618023B2 (ja) * | 1988-10-24 | 1997-06-11 | 松下電器産業株式会社 | 音声信号復調回路 |
JPH02299324A (ja) * | 1989-05-15 | 1990-12-11 | Mitsubishi Electric Corp | 音声符号化装置 |
US5136592A (en) * | 1989-06-28 | 1992-08-04 | Digital Equipment Corporation | Error detection and correction system for long burst errors |
US5097507A (en) * | 1989-12-22 | 1992-03-17 | General Electric Company | Fading bit error protection for digital cellular multi-pulse speech coder |
-
1990
- 1990-04-02 JP JP2087914A patent/JP2591242B2/ja not_active Expired - Fee Related
-
1991
- 1991-03-28 WO PCT/JP1991/000408 patent/WO1991015901A1/ja active IP Right Grant
- 1991-03-28 US US07/778,982 patent/US5341384A/en not_active Expired - Fee Related
- 1991-03-28 EP EP91906426A patent/EP0477377B1/de not_active Expired - Lifetime
- 1991-03-28 DE DE69126493T patent/DE69126493T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0477377B1 (de) | 1997-06-11 |
EP0477377A4 (en) | 1993-09-29 |
DE69126493D1 (de) | 1997-07-17 |
JP2591242B2 (ja) | 1997-03-19 |
US5341384A (en) | 1994-08-23 |
WO1991015901A1 (en) | 1991-10-17 |
EP0477377A1 (de) | 1992-04-01 |
JPH03286623A (ja) | 1991-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69425400T2 (de) | Verfahren und Vorrichtung zur Verschachtelung einer Folge von Datenelementen | |
DE69628972T2 (de) | MPEG Audio Dekoder | |
DE69029542T2 (de) | Viterbidekodierer | |
DE69421500T2 (de) | Übertragungsfehlerverdeckung | |
DE69126493T2 (de) | Fehlererkennungssystem | |
DE69633164T2 (de) | Tondekoder | |
DE3239607C2 (de) | ||
CH653504A5 (de) | Verfahren zur fehlerkorrektur bei einer pcm-datenuebertragung. | |
CH665726A5 (de) | Verfahren und anordnung zum schreiben und/oder lesen von information. | |
DE2320422A1 (de) | Verfahren zur fehlererkennung | |
DE3131741A1 (de) | Verfahren und vorrichtung zur uebertragung eines digitalsignals | |
DE4335305A1 (de) | Verfahren und Schaltungsanordnung zur Übertragung von Sprachsignalen | |
DE3006958A1 (de) | Digitalsignal-uebertragungssystem | |
DE3643160C2 (de) | Nullpunkteinstellung für ein Kombinations-PCM-Chip | |
DE69612966T2 (de) | Verarbeitung von sprachkodierparametern in einem fernmeldesystem | |
DE69125988T2 (de) | Fehlerkorrigerendes kodier- und dekodiersystem mit einem auf einem produktkode überschriebenen kode sowie verfahren dazu | |
DE3523278C2 (de) | Decoder zur Decodierung eines zweistufig codierten Codes | |
DE69421306T2 (de) | Verfahren und Gerät für Kodage zur Fehlerkontrolle in einem digitalen Datenkommunikationssystem | |
DE4219400C2 (de) | Verfahren für die Fehlererkennung digitalisierter, datenreduzierter Ton- und Datensignale | |
DE69313581T2 (de) | Modulator mit Kontrolle einer laufenden Digitalsumme | |
DE2461581A1 (de) | Adaptives deltamodulationssystem | |
DE69328636T2 (de) | Bitfehler zählverfahren und zähler | |
EP0422560B1 (de) | Verfahren zum Codieren und Decodieren von binären Daten sowie Einrichtung zur Durchführung des Verfahrens | |
DE4102149C2 (de) | ||
DE69325439T2 (de) | Viterbi Detektion für duobinäre Signale |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |