FI111197B - Multichip-moduli - Google Patents
Multichip-moduli Download PDFInfo
- Publication number
- FI111197B FI111197B FI20001654A FI20001654A FI111197B FI 111197 B FI111197 B FI 111197B FI 20001654 A FI20001654 A FI 20001654A FI 20001654 A FI20001654 A FI 20001654A FI 111197 B FI111197 B FI 111197B
- Authority
- FI
- Finland
- Prior art keywords
- substrate
- components
- multichip module
- module according
- module
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
111197
MULTICHIP-MODULI
Tämän keksinnön kohteena on multichip-moduli, jossa on substraatti, johon on liitetty komponentteja, ja jossa modulissa on liitososat sen kytkemiseksi kyt-5 kentäalustaan, joka substraatti on olennaisesti kalvomainen ja taipuisa, jossa komponentit on liitetty substraatin molemmille puolille, ja jossa substraatin molemmille puolille on sovitettu täyteainekerrokset rakenteen jäykistämiseksi.
Nykyään multichip-moduleissa käytetään jäykkää substraattia (Common Circuit * 10 Base). Komponentit on kytketty vain substraatin toiselle puolelle. Substraatin toinen puoli on liitospinta, jossa olevilla liitäntänastoilla moduli kytketään piirilevylle (Printed Wiring Board). Multichip-moduleissa voidaan komponentteina käyttää tavanomaisia IC-piirejä, jotka kytketään substraattiin esimerkiksi kyt-kentälangoilla, sekä myös ns. flip-chip-komponentteja, jotka kytketään sub-15 straattiin esimerkiksi liimaliitoksen avulla. Flip-chip-komponenttien etuna on niiden pieni koko ja pieni tilantarve.
Epäkohtana nykyisissä multichip-moduleissa on se, että moduleiden pinta-ala on suhteellisen suuri ja ne vievät siten paljon tilaa piirilevyllä, koska komponentit 20 on kytketty vain substraatin toiselle puolelle,.
Tämän keksinnön tarkoituksena on poistaa tunnetun tekniikan epäkohdat ja saada aikaan uudenlainen kolmiulotteinen (3D) multichip-moduli, joka vie vähän tilaa piirilevyllä, ja jolla saadaan aikaan tiivis pakkaus. Keksinnön mukaisessa 25 modulissa käytetään taipuisaa, ohutta substraattikalvoa, jolle komponentit liitetään sen molemmille puolille. Keksinnön mukaiselle multichip-modulille on tunnusomaista se, että substraatti ulottuu täyteainekerrosten ulkopuolelle ja on taivutettu ainakin yhden täyteainekerroksen ulkopintaa vasten muodostamaan * modulin sähköiset liitososat.
30
Keksinnön mukaisella multichip-modulilla saavutetaan erittäin tiivis pakkaus ja vähäinen pinta-alan tarve piirilevyllä, koska komponentit voidaan pakata substraatin molemmille puolille kahteen tai useampaan kerrokseen. Lisäksi sähköiset kytkennät saadaan erittäin lyhyiksi, mikä pienentää sähköisiä häiriöitä. Myös 35 modulin jäähdytys on ohuen substraatin ja tiiviin pakkauksen ansiota tehokasta.
2 111197 Tällöin ei myöskään tarvita erillisiä kytkentäjohtimia, vaan liitospinnat voidaan muodostaa suoraan substraatiln reunan alueelle.
Eräälle keksinnön mukaiselle sovellutusmuodolle on tunnusomaista se, että 5 ylimmän kerroksen komponentit on järjestetty yläpinnaltaan samaan tasoon, ja että niiden päälle on järjestetty levymäisen osan sisältävä jäähdytyskomponent-ti, jolloin saadaan aikaan yksinkertainen ja tehokas jäähdytys.
Vielä eräälle keksinnön mukaiselle sovellutusmuodolle on tunnusomaista se, 10 että substraatti on taivutettu muodostamaan olennaisesti suljetun rakenteen, jolloin suljetun rakenteen sisälle aikaansaadaan sähköisesti ja magneettisesti suojattu tila, johon voidaan sijoittaa esimerkiksi EMC-komponentteja.
Seuraavassa keksintöä selostetaan yksityiskohtaisemmin esimerkin avulla viit-15 taamalla oheisiin piirustuksiin, joissa kuvio 1 esittää keksinnön mukaista multichip-modulia poikkileikkauksena, kuvio 2 esittää kuvion 1 modulia juotosnystyillä varustettuna, 20 kuvio 3 esittää keksinnön mukaista multichip-modulia perspektiivikuvana, ja kuvio 4 esittää toisen keksinnön mukaisen multichip-modulin substraattia perspektiivikuvana.
25
Kuviossa 1 esitetyssä multichip-modulissa on keskellä joustava, ohut substraat-tikalvo 1 (Common Circuit Base), joka voi olla esimerkiksi polyimidiä. Kalvossa 1 voi olla esimerkiksi neljä kalvokerrosta ja niihin järjestetyt johtavat metallikal-vot, jotka muodostavat substraatin johdinpinnat. Kalvon 1 molemmille puolille on 30 liitetty IC-komponentteja 2a - 2ff. Yläpinnalle liitetyt yläkerroksen komponentit 2a - 2c ovat ns. flip chip-komponentteja, jotka liitetään substraattiin 1 esimerkiksi liimaliitoksella 3a - 3c. Alapinnan alakerroksen komponentit 2d - 2f voivat olla tavanomaisia IC-piirejä, jotka voidaan liittää substraattiin 1 esimerkiksi juotos-liitoksella 3d - 3f.
Modulin koteloimiseksi ja rakenteen jäykistämiseksi substraatin ja komponenttien 2a - 2f ympärille on valettu esimerkiksi valuhartsista, joka on sähköinen 35 111197 eriste, täyteainekerrokset 4, 5, jolloin muodostuu suorakulmainen kotelomainen pakkaus.
Ylempi täyteainekerros 4 täyttää komponenttien 2a - 2c väliset tyhjät tilat, ja 5 modulin yläpinta muodostuu siten kerroksen 4 ja yläkerroksen komponenttien 2a - 2c yläpinnoista. Flip chip-komponenttien 2a - 2c samoin kuin ylemmän täyteainekerroksen 4 ylläpinnat voidaan sovittaa esimerkiksi hiomalla samaan tasoon, jolloin niiden päälle voidaan kiinnittää esimerkiksi lämpöä johtavan liiman avulla jäähdytyslevy 6 komponenttien 2a - 2c ja samalla koko modulin * 10 jäähdytystä varten. Alempi täyteainekerros 5 peittää kokonaan alakerroksen komponentit 2d - 2f muodostaen siten yhtenäisen, eristeaineesta muodostuvan alapinnan.
Substraattikalvon 1 reunat 7a, 7b ulottuvat täyteainekerrosten 4, 5 ulkopuolelle 15 ja on taivutettu modulin alle, jolloin ne muodostavat modulin liitospinnat sen liittämiseksi kytkentäalustaan. Liittäminen voi tapahtua esimerkiksi kuvion 2 mukaisilla juotosnystyillä 8a, 8b.
Kuviossa 3 on vielä esitetty keksinnön mukainen multichip-moduli perspektiivi-20 kuvana. Siinä näkyy, että substraatin 1 pinta voi muodostua johtavista ja ei-johtavista raidoista, metälloiduista alueista 9 ja ei-johtavista esimerkiksi poly-meeripohjaisista alueista 10, jolloin modulin liitospinnat muodostuvat raidoista 9.
Kuviossa 4 on esitetty sovellutusmuöto, jossa substraatin 11 sivureunat 12a, 25 12b on taitettu ja ne ulottuvat koko modulin alapinnalle siten, että väliin jää vain pieni rako. Lisäksi substraatin 11 päätyreunat 13a, 13b on taivutettu modulin sivuille. Tällöin substraatin 11 sisään muodostuu suljettu rakenne, ja sen sisään voidaan substraatin 11 yhtenäisen johdinpinnan avulla muodostaa sähkö- ja v magneettikentiltä suojattu tila, jolloin ko. suojattuun tilaan sijoitettavat kom- 30 ponentit voivat olla EMC-komponentteja.
Alan ammattimiehelle on selvää, että keksinnön eri sovellutusmuodot eivät rajoitu yksinomaan edellä esitettyihin esimerkkeihin, vaan ne voivat vaihdella jäljempänä esitettävien patenttivaatimusten puitteissa. Esimerkiksi edellä esitetyn 35 yksikerroksisen kalvon lisäksi voidaan substraatti taivutella laskoksille, jolloin komponentteja voidaan sijoittaa useaan kerrokseen.
Claims (5)
1. Multichip-moduli, jossa on substraatti (1, 11), johon on liitetty komponentteja (2a - 2f), ja jossa modulissa on liitososat sen kytkemiseksi kytkentäalustaan, 5 joka substraatti (1,11) on olennaisesti kaivomainen ja taipuisa, jossa komponentit (2a - 2f) on liitetty substraatin (1,11) molemmille puolille, ja 10 jossa substraatin (1, 11) molemmille puolille on sovitettu täyteainekerrokset (4, 5) rakenteen jäykistämiseksi, tunnettu siitä, 15 että substraatti (1, 11) ulottuu täyteainekerrosten ulkopuolelle ja on taivutettu ainakin yhden täyteainekerroksen ulkopintaa vasten muodostamaan modulin sähköiset liitososat (7a, 7b, 12a, 12b).
2. Patenttivaatimuksen 1 mukainen multichip-moduli, tunnettu siitä, että 20 ylimmän kerroksen komponentit (2a - 2c) on järjestetty yläpinnaltaan samaan tasoon, ja että niiden päälle on järjestetty levymäisen osan (6) sisältävä jääh-dytyskomponentti.
3. Patenttivaatimuksen 1 mukainen multichip-moduli, tunnettu siitä, että 25 substraatti (11) on taivutettu muodostamaan olennaisesti suljetun rakenteen, jolloin suljetun rakenteen sisälle aikaansaadaan sähköisesti ja magneettisesti suojattu tila.
4. Patenttivaatimuksen 1 mukainen multichip-moduli, tunnettu siitä, että 30 täyteainekerrokset (4, 5) ovat valumuovia.
4 111197
5. Patenttivaatimuksen 1 mukainen multichip-moduli, tunnettu siitä, että täyteainekerrokset (4, 5) muodostavat yhdessä komponenttien kanssa (2a - 2f) kotelomaisen rakenteen. 111197
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI20001654A FI111197B (fi) | 2000-07-12 | 2000-07-12 | Multichip-moduli |
| PCT/FI2001/000657 WO2002005603A1 (en) | 2000-07-12 | 2001-07-10 | Multichip module connected to flexible, film-like substrate |
| AU2001284066A AU2001284066A1 (en) | 2000-07-12 | 2001-07-10 | Multichip module connected to flexible, film-like substrate |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI20001654 | 2000-07-12 | ||
| FI20001654A FI111197B (fi) | 2000-07-12 | 2000-07-12 | Multichip-moduli |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| FI20001654A0 FI20001654A0 (fi) | 2000-07-12 |
| FI20001654A FI20001654A (fi) | 2002-01-13 |
| FI111197B true FI111197B (fi) | 2003-06-13 |
Family
ID=8558772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI20001654A FI111197B (fi) | 2000-07-12 | 2000-07-12 | Multichip-moduli |
Country Status (3)
| Country | Link |
|---|---|
| AU (1) | AU2001284066A1 (fi) |
| FI (1) | FI111197B (fi) |
| WO (1) | WO2002005603A1 (fi) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7610310B2 (en) | 2006-06-30 | 2009-10-27 | Intel Corporation | Method and system for the protected storage of downloaded media content via a virtualized platform |
| ATE551722T1 (de) * | 2008-06-26 | 2012-04-15 | Nxp Bv | Verkapseltes halbleiterprodukt und verfahren zu seiner herstellung |
| GB2475563A (en) | 2009-11-24 | 2011-05-25 | Concepts For Success | Pants style garment formed with a centre strip and associated side panels |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5031027A (en) * | 1990-07-13 | 1991-07-09 | Motorola, Inc. | Shielded electrical circuit |
| DE4035526A1 (de) * | 1990-11-08 | 1992-05-14 | Bosch Gmbh Robert | Elektrisches geraet, insbesondere schalt- und steuergeraet fuer kraftfahrzeuge, und verfahren zur herstellung |
| DE19626126C2 (de) * | 1996-06-28 | 1998-04-16 | Fraunhofer Ges Forschung | Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung |
-
2000
- 2000-07-12 FI FI20001654A patent/FI111197B/fi active
-
2001
- 2001-07-10 WO PCT/FI2001/000657 patent/WO2002005603A1/en active Application Filing
- 2001-07-10 AU AU2001284066A patent/AU2001284066A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| FI20001654A (fi) | 2002-01-13 |
| WO2002005603A1 (en) | 2002-01-17 |
| AU2001284066A1 (en) | 2002-01-21 |
| FI20001654A0 (fi) | 2000-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10128214B2 (en) | Substrate and the method to fabricate thereof | |
| US4618739A (en) | Plastic chip carrier package | |
| US6091143A (en) | Stacked leads-over chip multi-chip module | |
| US4819041A (en) | Surface mounted integrated circuit chip package and method for making same | |
| US20080303125A1 (en) | Three-dimensional package structure | |
| JP2547637B2 (ja) | ピン格子配列パッケージ構造 | |
| KR950030321A (ko) | 반도체장치 및 그 제조방법 및 기판 | |
| US20060081980A1 (en) | Integrated circuit package employing a heat-spreader member | |
| KR102607649B1 (ko) | 반도체 패키지들 | |
| KR100647090B1 (ko) | 다수의 반도체 칩을 포함하는 반도체 소자 | |
| CN107452696B (zh) | 电磁屏蔽封装体以及制造方法 | |
| JPH0870059A (ja) | 分離されたダイパッドを有する半導体パッケージ | |
| FI111197B (fi) | Multichip-moduli | |
| CN106358415B (zh) | 电子装置模块及其制造方法 | |
| JPH11243175A (ja) | 複合半導体装置 | |
| GB2396963A (en) | Semiconductor packaging structure | |
| JP2925722B2 (ja) | ハーメチックシール型電気回路装置 | |
| JP2780424B2 (ja) | 混成集積回路 | |
| JPS60171754A (ja) | 回路素子付半導体チツプキヤリア | |
| KR102272112B1 (ko) | 반도체 패키지 | |
| JPS63179537A (ja) | 半導体装置の実装方法 | |
| JPH10335576A (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| GB2379330A (en) | Package for electronic components and method for forming a package for electronic components | |
| KR950003904B1 (ko) | 반도체 패키지 | |
| KR200283907Y1 (ko) | 볼 그리드 어레이 패키지 적층형 반도체 소자 |