FI111197B - Multichip module - Google Patents

Multichip module Download PDF

Info

Publication number
FI111197B
FI111197B FI20001654A FI20001654A FI111197B FI 111197 B FI111197 B FI 111197B FI 20001654 A FI20001654 A FI 20001654A FI 20001654 A FI20001654 A FI 20001654A FI 111197 B FI111197 B FI 111197B
Authority
FI
Finland
Prior art keywords
substrate
components
multichip module
module according
module
Prior art date
Application number
FI20001654A
Other languages
Finnish (fi)
Swedish (sv)
Other versions
FI20001654A0 (en
FI20001654A (en
Inventor
Pekka Laukkala
Original Assignee
Nokia Oyj
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Oyj filed Critical Nokia Oyj
Priority to FI20001654A priority Critical patent/FI111197B/en
Publication of FI20001654A0 publication Critical patent/FI20001654A0/en
Priority to PCT/FI2001/000657 priority patent/WO2002005603A1/en
Priority to AU2001284066A priority patent/AU2001284066A1/en
Publication of FI20001654A publication Critical patent/FI20001654A/en
Application granted granted Critical
Publication of FI111197B publication Critical patent/FI111197B/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

111197111197

MULTICHIP-MODULIMULTI-CHIP MODULE

Tämän keksinnön kohteena on multichip-moduli, jossa on substraatti, johon on liitetty komponentteja, ja jossa modulissa on liitososat sen kytkemiseksi kyt-5 kentäalustaan, joka substraatti on olennaisesti kalvomainen ja taipuisa, jossa komponentit on liitetty substraatin molemmille puolille, ja jossa substraatin molemmille puolille on sovitettu täyteainekerrokset rakenteen jäykistämiseksi.The present invention relates to a multichip module having a substrate to which components are connected and having modules for connecting it to a field switch substrate, which substrate is substantially diaphragm and flexible, wherein the components are connected to both sides of a substrate and are provided with layers of filler to stiffen the structure.

Nykyään multichip-moduleissa käytetään jäykkää substraattia (Common Circuit * 10 Base). Komponentit on kytketty vain substraatin toiselle puolelle. Substraatin toinen puoli on liitospinta, jossa olevilla liitäntänastoilla moduli kytketään piirilevylle (Printed Wiring Board). Multichip-moduleissa voidaan komponentteina käyttää tavanomaisia IC-piirejä, jotka kytketään substraattiin esimerkiksi kyt-kentälangoilla, sekä myös ns. flip-chip-komponentteja, jotka kytketään sub-15 straattiin esimerkiksi liimaliitoksen avulla. Flip-chip-komponenttien etuna on niiden pieni koko ja pieni tilantarve.Today, multichip modules use a rigid substrate (Common Circuit * 10 Base). The components are connected only to one side of the substrate. The other side of the substrate is the junction surface where the junction pins are used to connect the module to a Printed Wiring Board. In multichip modules, conventional IC circuits can be used as components, which are coupled to the substrate, for example by means of coupling wires, as well as so-called ICs. flip-chip components, which are connected to a sub-15 substrate by means of, for example, adhesive bonding. Flip-chip components have the advantage of being small in size and requiring little space.

Epäkohtana nykyisissä multichip-moduleissa on se, että moduleiden pinta-ala on suhteellisen suuri ja ne vievät siten paljon tilaa piirilevyllä, koska komponentit 20 on kytketty vain substraatin toiselle puolelle,.The disadvantage of the present multichip modules is that the modules have a relatively large surface area and thus occupy a large amount of space on the circuit board since the components 20 are connected only to one side of the substrate.

Tämän keksinnön tarkoituksena on poistaa tunnetun tekniikan epäkohdat ja saada aikaan uudenlainen kolmiulotteinen (3D) multichip-moduli, joka vie vähän tilaa piirilevyllä, ja jolla saadaan aikaan tiivis pakkaus. Keksinnön mukaisessa 25 modulissa käytetään taipuisaa, ohutta substraattikalvoa, jolle komponentit liitetään sen molemmille puolille. Keksinnön mukaiselle multichip-modulille on tunnusomaista se, että substraatti ulottuu täyteainekerrosten ulkopuolelle ja on taivutettu ainakin yhden täyteainekerroksen ulkopintaa vasten muodostamaan * modulin sähköiset liitososat.The object of the present invention is to overcome the drawbacks of the prior art and to provide a novel three-dimensional (3D) multichip module which takes up little space on a printed circuit board and provides a compact package. The module 25 of the invention employs a flexible thin film of substrate to which the components are bonded on both sides. The multichip module according to the invention is characterized in that the substrate extends beyond the filler layers and is bent against the outer surface of at least one filler layer to form the electrical connection portions of the module.

3030

Keksinnön mukaisella multichip-modulilla saavutetaan erittäin tiivis pakkaus ja vähäinen pinta-alan tarve piirilevyllä, koska komponentit voidaan pakata substraatin molemmille puolille kahteen tai useampaan kerrokseen. Lisäksi sähköiset kytkennät saadaan erittäin lyhyiksi, mikä pienentää sähköisiä häiriöitä. Myös 35 modulin jäähdytys on ohuen substraatin ja tiiviin pakkauksen ansiota tehokasta.The multichip module according to the invention achieves very compact packaging and low surface area requirement on the circuit board because the components can be packed on both sides of the substrate in two or more layers. In addition, the electrical connections are extremely short, which reduces electrical interference. Cooling of the 35 modules is also efficient thanks to the thin substrate and the tight packaging.

2 111197 Tällöin ei myöskään tarvita erillisiä kytkentäjohtimia, vaan liitospinnat voidaan muodostaa suoraan substraatiln reunan alueelle.2 111197 Also, no separate connection wires are required, but the joint surfaces can be formed directly in the region of the substrate edge.

Eräälle keksinnön mukaiselle sovellutusmuodolle on tunnusomaista se, että 5 ylimmän kerroksen komponentit on järjestetty yläpinnaltaan samaan tasoon, ja että niiden päälle on järjestetty levymäisen osan sisältävä jäähdytyskomponent-ti, jolloin saadaan aikaan yksinkertainen ja tehokas jäähdytys.One embodiment of the invention is characterized in that the components of the top 5 layers are arranged in the same plane on the upper surface and are provided with a cooling component having a plate-like portion, thereby providing simple and efficient cooling.

Vielä eräälle keksinnön mukaiselle sovellutusmuodolle on tunnusomaista se, 10 että substraatti on taivutettu muodostamaan olennaisesti suljetun rakenteen, jolloin suljetun rakenteen sisälle aikaansaadaan sähköisesti ja magneettisesti suojattu tila, johon voidaan sijoittaa esimerkiksi EMC-komponentteja.Another embodiment of the invention is characterized in that the substrate is bent to form a substantially enclosed structure, thereby providing an electrically and magnetically shielded space within which the enclosed structure can be accommodated, for example, EMC components.

Seuraavassa keksintöä selostetaan yksityiskohtaisemmin esimerkin avulla viit-15 taamalla oheisiin piirustuksiin, joissa kuvio 1 esittää keksinnön mukaista multichip-modulia poikkileikkauksena, kuvio 2 esittää kuvion 1 modulia juotosnystyillä varustettuna, 20 kuvio 3 esittää keksinnön mukaista multichip-modulia perspektiivikuvana, ja kuvio 4 esittää toisen keksinnön mukaisen multichip-modulin substraattia perspektiivikuvana.The invention will now be described in more detail by way of example with reference to the accompanying drawings, in which Figure 1 shows a multichip module according to the invention in cross-section, Figure 2 shows a module of Figure 1 with solder bumps, Figure 3 of the multichip module according to the invention.

2525

Kuviossa 1 esitetyssä multichip-modulissa on keskellä joustava, ohut substraat-tikalvo 1 (Common Circuit Base), joka voi olla esimerkiksi polyimidiä. Kalvossa 1 voi olla esimerkiksi neljä kalvokerrosta ja niihin järjestetyt johtavat metallikal-vot, jotka muodostavat substraatin johdinpinnat. Kalvon 1 molemmille puolille on 30 liitetty IC-komponentteja 2a - 2ff. Yläpinnalle liitetyt yläkerroksen komponentit 2a - 2c ovat ns. flip chip-komponentteja, jotka liitetään substraattiin 1 esimerkiksi liimaliitoksella 3a - 3c. Alapinnan alakerroksen komponentit 2d - 2f voivat olla tavanomaisia IC-piirejä, jotka voidaan liittää substraattiin 1 esimerkiksi juotos-liitoksella 3d - 3f.The multichip module shown in Figure 1 has a flexible, thin substrate film 1 (Common Circuit Base) in the center, which may be, for example, polyimide. For example, the film 1 may have four film layers and conductive metal films arranged thereon to form the conductor surfaces of the substrate. IC components 2a to 2ff are attached to both sides of membrane 1. The upper layer components 2a to 2c connected to the upper surface are so-called. flip chip components which are bonded to substrate 1, for example by adhesive bond 3a to 3c. The lower surface components 2d to 2f may be conventional ICs which may be connected to substrate 1, for example by a solder connection 3d to 3f.

Modulin koteloimiseksi ja rakenteen jäykistämiseksi substraatin ja komponenttien 2a - 2f ympärille on valettu esimerkiksi valuhartsista, joka on sähköinen 35 111197 eriste, täyteainekerrokset 4, 5, jolloin muodostuu suorakulmainen kotelomainen pakkaus.To encapsulate the module and stiffen the structure around the substrate and components 2a to 2f, for example, a casting resin, which is an electrical dielectric, is filled with layers of filler 4, 5 to form a rectangular box-like package.

Ylempi täyteainekerros 4 täyttää komponenttien 2a - 2c väliset tyhjät tilat, ja 5 modulin yläpinta muodostuu siten kerroksen 4 ja yläkerroksen komponenttien 2a - 2c yläpinnoista. Flip chip-komponenttien 2a - 2c samoin kuin ylemmän täyteainekerroksen 4 ylläpinnat voidaan sovittaa esimerkiksi hiomalla samaan tasoon, jolloin niiden päälle voidaan kiinnittää esimerkiksi lämpöä johtavan liiman avulla jäähdytyslevy 6 komponenttien 2a - 2c ja samalla koko modulin * 10 jäähdytystä varten. Alempi täyteainekerros 5 peittää kokonaan alakerroksen komponentit 2d - 2f muodostaen siten yhtenäisen, eristeaineesta muodostuvan alapinnan.The upper filler layer 4 fills the voids between the components 2a to 2c, and thus the upper surface of the module 5 is formed by the upper surfaces of the layer 4 and the upper layer components 2a to 2c. The surfaces of the flip chip components 2a to 2c as well as the upper filler layer 4 can be arranged, for example, by grinding to the same plane, whereby a heat sink 6 for cooling the components 2a to 2c and thus the entire module * 10 can be applied thereto. The lower filler layer 5 completely covers the lower layer components 2d to 2f, thereby forming a uniform insulating bottom surface.

Substraattikalvon 1 reunat 7a, 7b ulottuvat täyteainekerrosten 4, 5 ulkopuolelle 15 ja on taivutettu modulin alle, jolloin ne muodostavat modulin liitospinnat sen liittämiseksi kytkentäalustaan. Liittäminen voi tapahtua esimerkiksi kuvion 2 mukaisilla juotosnystyillä 8a, 8b.The edges 7a, 7b of the substrate film 1 extend to the outside 15 of the filler layers 4, 5 and are bent underneath the module to form the connection surfaces of the module for its connection to the coupling base. The connection may be effected, for example, by the solder bumps 8a, 8b of Fig. 2.

Kuviossa 3 on vielä esitetty keksinnön mukainen multichip-moduli perspektiivi-20 kuvana. Siinä näkyy, että substraatin 1 pinta voi muodostua johtavista ja ei-johtavista raidoista, metälloiduista alueista 9 ja ei-johtavista esimerkiksi poly-meeripohjaisista alueista 10, jolloin modulin liitospinnat muodostuvat raidoista 9.Fig. 3 is a perspective view of a multichip module according to the invention. It can be seen that the surface of the substrate 1 can consist of conductive and non-conductive strips, metalized regions 9 and non-conductive, e.g.

Kuviossa 4 on esitetty sovellutusmuöto, jossa substraatin 11 sivureunat 12a, 25 12b on taitettu ja ne ulottuvat koko modulin alapinnalle siten, että väliin jää vain pieni rako. Lisäksi substraatin 11 päätyreunat 13a, 13b on taivutettu modulin sivuille. Tällöin substraatin 11 sisään muodostuu suljettu rakenne, ja sen sisään voidaan substraatin 11 yhtenäisen johdinpinnan avulla muodostaa sähkö- ja v magneettikentiltä suojattu tila, jolloin ko. suojattuun tilaan sijoitettavat kom- 30 ponentit voivat olla EMC-komponentteja.Figure 4 shows an embodiment where the side edges 12a, 25 12b of the substrate 11 are folded and extend to the lower surface of the entire module with only a small gap between them. Further, the end edges 13a, 13b of the substrate 11 are bent to the sides of the module. Thereby a closed structure is formed inside the substrate 11 and a space protected from electric and magnetic fields can be formed therein by a uniform conductive surface of the substrate 11, whereby the components placed in the protected space may be EMC components.

Alan ammattimiehelle on selvää, että keksinnön eri sovellutusmuodot eivät rajoitu yksinomaan edellä esitettyihin esimerkkeihin, vaan ne voivat vaihdella jäljempänä esitettävien patenttivaatimusten puitteissa. Esimerkiksi edellä esitetyn 35 yksikerroksisen kalvon lisäksi voidaan substraatti taivutella laskoksille, jolloin komponentteja voidaan sijoittaa useaan kerrokseen.It will be apparent to one skilled in the art that the various embodiments of the invention are not limited to the above examples, but may vary within the scope of the following claims. For example, in addition to the 35 monolayer films described above, the substrate can be bent into pleats, allowing the components to be deposited in multiple layers.

Claims (5)

1. Multichip-moduli, jossa on substraatti (1, 11), johon on liitetty komponentteja (2a - 2f), ja jossa modulissa on liitososat sen kytkemiseksi kytkentäalustaan, 5 joka substraatti (1,11) on olennaisesti kaivomainen ja taipuisa, jossa komponentit (2a - 2f) on liitetty substraatin (1,11) molemmille puolille, ja 10 jossa substraatin (1, 11) molemmille puolille on sovitettu täyteainekerrokset (4, 5) rakenteen jäykistämiseksi, tunnettu siitä, 15 että substraatti (1, 11) ulottuu täyteainekerrosten ulkopuolelle ja on taivutettu ainakin yhden täyteainekerroksen ulkopintaa vasten muodostamaan modulin sähköiset liitososat (7a, 7b, 12a, 12b).A multichip module having a substrate (1, 11) to which components (2a to 2f) are connected and having modules for connecting it to a switching substrate, which substrate (1,11) is substantially miniature and flexible, wherein the components (2a - 2f) is connected to both sides of the substrate (1,11), and wherein filler layers (4, 5) are provided on both sides of the substrate (1, 11) for stiffening the structure, characterized in that the substrate (1, 11) extends outside the filler layers and bent against the outer surface of the at least one filler layer to form the electrical connection portions (7a, 7b, 12a, 12b) of the module. 2. Patenttivaatimuksen 1 mukainen multichip-moduli, tunnettu siitä, että 20 ylimmän kerroksen komponentit (2a - 2c) on järjestetty yläpinnaltaan samaan tasoon, ja että niiden päälle on järjestetty levymäisen osan (6) sisältävä jääh-dytyskomponentti.A multichip module according to claim 1, characterized in that the upper layer components (2a to 2c) are arranged in the same plane on their upper surface and that a cooling component comprising a plate-like part (6) is arranged on them. 3. Patenttivaatimuksen 1 mukainen multichip-moduli, tunnettu siitä, että 25 substraatti (11) on taivutettu muodostamaan olennaisesti suljetun rakenteen, jolloin suljetun rakenteen sisälle aikaansaadaan sähköisesti ja magneettisesti suojattu tila.A multichip module according to claim 1, characterized in that the substrate (11) is bent to form a substantially closed structure, whereby an electrically and magnetically protected space is provided inside the closed structure. 4. Patenttivaatimuksen 1 mukainen multichip-moduli, tunnettu siitä, että 30 täyteainekerrokset (4, 5) ovat valumuovia.Multichip module according to claim 1, characterized in that the filler layers (4, 5) are molded plastic. 4 1111974, 111197 5. Patenttivaatimuksen 1 mukainen multichip-moduli, tunnettu siitä, että täyteainekerrokset (4, 5) muodostavat yhdessä komponenttien kanssa (2a - 2f) kotelomaisen rakenteen. 111197Multichip module according to Claim 1, characterized in that the filler layers (4,5) together with the components (2a - 2f) form a housing-like structure. 111197
FI20001654A 2000-07-12 2000-07-12 Multichip module FI111197B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FI20001654A FI111197B (en) 2000-07-12 2000-07-12 Multichip module
PCT/FI2001/000657 WO2002005603A1 (en) 2000-07-12 2001-07-10 Multichip module connected to flexible, film-like substrate
AU2001284066A AU2001284066A1 (en) 2000-07-12 2001-07-10 Multichip module connected to flexible, film-like substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20001654A FI111197B (en) 2000-07-12 2000-07-12 Multichip module
FI20001654 2000-07-12

Publications (3)

Publication Number Publication Date
FI20001654A0 FI20001654A0 (en) 2000-07-12
FI20001654A FI20001654A (en) 2002-01-13
FI111197B true FI111197B (en) 2003-06-13

Family

ID=8558772

Family Applications (1)

Application Number Title Priority Date Filing Date
FI20001654A FI111197B (en) 2000-07-12 2000-07-12 Multichip module

Country Status (3)

Country Link
AU (1) AU2001284066A1 (en)
FI (1) FI111197B (en)
WO (1) WO2002005603A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7610310B2 (en) 2006-06-30 2009-10-27 Intel Corporation Method and system for the protected storage of downloaded media content via a virtualized platform
WO2009156970A1 (en) * 2008-06-26 2009-12-30 Nxp B.V. Packaged semiconductor product and method for manufacture thereof
GB2475563A (en) 2009-11-24 2011-05-25 Concepts For Success Pants style garment formed with a centre strip and associated side panels

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5031027A (en) * 1990-07-13 1991-07-09 Motorola, Inc. Shielded electrical circuit
DE4035526A1 (en) * 1990-11-08 1992-05-14 Bosch Gmbh Robert Electronic circuit module for motor vehicle - is based on flexible circuit foil with heat sinking aluminium@ plates
DE19626126C2 (en) * 1996-06-28 1998-04-16 Fraunhofer Ges Forschung Method for forming a spatial chip arrangement and spatial chip arrangement

Also Published As

Publication number Publication date
FI20001654A0 (en) 2000-07-12
FI20001654A (en) 2002-01-13
WO2002005603A1 (en) 2002-01-17
AU2001284066A1 (en) 2002-01-21

Similar Documents

Publication Publication Date Title
US10128214B2 (en) Substrate and the method to fabricate thereof
US4618739A (en) Plastic chip carrier package
US6091143A (en) Stacked leads-over chip multi-chip module
US4819041A (en) Surface mounted integrated circuit chip package and method for making same
US20080303125A1 (en) Three-dimensional package structure
JP2547637B2 (en) Pin grid array package structure
KR950030321A (en) Semiconductor device, manufacturing method and substrate
US20060081980A1 (en) Integrated circuit package employing a heat-spreader member
KR102607649B1 (en) semiconductor packages
KR100647090B1 (en) Semiconductor component with several semiconductor chips
CN107452696B (en) It is electromagnetically shielded packaging body and manufacturing method
JPH0870059A (en) Semiconductor package with divided die pad
FI111197B (en) Multichip module
CN106358415B (en) Electronic device module and manufacturing method thereof
JPH11243175A (en) Composite semiconductor device
JP2925722B2 (en) Hermetic seal type electric circuit device
JP2780424B2 (en) Hybrid integrated circuit
JPS60171754A (en) Semiconductor chip carrier provided with circuit element
KR102272112B1 (en) Semiconductor package
JPS63179537A (en) Mounting method of semiconductor device
JPH10335576A (en) Structure of semiconductor device having ic chips
GB2379330A (en) Package for electronic components and method for forming a package for electronic components
KR950003904B1 (en) Semiconductor package
KR200283907Y1 (en) Ball Grid Array Package Stacked Semiconductor Device
JPS635240Y2 (en)