ES2398850T3 - Circuito de cooperación - Google Patents

Circuito de cooperación Download PDF

Info

Publication number
ES2398850T3
ES2398850T3 ES08172515T ES08172515T ES2398850T3 ES 2398850 T3 ES2398850 T3 ES 2398850T3 ES 08172515 T ES08172515 T ES 08172515T ES 08172515 T ES08172515 T ES 08172515T ES 2398850 T3 ES2398850 T3 ES 2398850T3
Authority
ES
Spain
Prior art keywords
control signal
control
control module
signal
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES08172515T
Other languages
English (en)
Inventor
Fu-Yang Shih
Ken-Tang Wu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macroblock Inc
Original Assignee
Macroblock Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macroblock Inc filed Critical Macroblock Inc
Application granted granted Critical
Publication of ES2398850T3 publication Critical patent/ES2398850T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/4256—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

Un circuito de cooperación (1), que comprende: un primer módulo de control (2), capaz de generar una primera señal de control como una señal PWM y unasegunda señal de control, estando la frecuencia y el ancho de pulso de la primera señal de controldeterminados por la frecuencia y el ancho de pulso de la segunda la señal de control y un segundo módulo de control (3), acoplado al primer módulo de control (2) para recibir la primera señal decontrol y la segunda señal de control y generar una tercera señal de control de acuerdo con la primera señal decontrol y la segunda señal de control; en el que el segundo módulo de control (3) provoca un retardo de fase entre la fase de la tercera señal decontrol y la fase de la segunda señal de control de acuerdo con la primera señal de control, caracterizado porque la frecuencia de la primera señal de control es igual a la frecuencia de la segunda señal de control multiplicada por elnúmero de los módulos de control primero y segundo, y el ancho de pulso de la primera señal de control es igual alresto del ancho de pulso de la segunda señal de control dividido por el ciclo de la primera señal de control, y porquela frecuencia y el ciclo de trabajo de la tercera señal de control son los mismos que la frecuencia y el ciclo de trabajode la segunda señal de control.

Description

Circuito de cooperación
Antecedentes de la invención
1. Campo de la invención:
La presente invención se refiere en general a un circuito de cooperación y, más en particular, a un circuito de cooperación con un retardo de fase entre la fase de la señal de control de etapa actual y la fase de la señal de control de etapa anterior.
2. Descripción de la técnica anterior:
El circuito de cooperación, usado en la actualidad en el control de corriente de envergadura, se controla generalmente mediante conmutadores internos con bus de interfaz periférica serie (SPI), bus I2C, bus SM o bus PM, lo que da como resultado las siguientes desventajas:
1.
Se requiere un ajuste externo de direccionamiento para el bus I2C, bus SM o bus PM. La frecuencia de reloj es demasiado baja (menos de 400 kHz) para la conmutación de alta frecuencia. Por ejemplo, se requiere que la frecuencia de reloj sea de 60 MHz para una modulación por ancho de pulso (PWM) de 500 kHz con una resolución de 7 bits.
2.
Aun cuando el bus SPI es capaz de usar una topología de anillo sin direccionamiento externo, la baja frecuencia de reloj mencionada anteriormente no puede coincidir con el funcionamiento. Además, un funcionamiento de alta frecuencia de reloj consume mucha energía y provoca EMI y ruido.
3.
Si el maestro necesita enviar los datos de ajuste tales como la carga, la resolución o el cambio de fase... etc. al esclavo, los esclavos deberían tener un reloj/oscilador interno para contar la carga, lo que añade el coste y consumo de energía. Si se usa un reloj externo, puede dar como resultado un alto consumo de energía y una interferencia EM. Y aún peor, si la frecuencia de reloj de cada IC es diferente, la frecuencia PWM de cada IC es diferente. Por lo tanto, existe una necesidad de proporcionar un circuito de cooperación sin direccionamiento adicional que sea capaz de lograr un bajo consumo energético, una baja EMI y una frecuencia PWM idéntica.
El documento: Huston B: “The serial peripheral interface (SPI) for low cost IC interconnection” Mini/Micro Northeast Computer-conference and exhibition, XX, XX, 1 de enero (01/01/1984) páginas 23/2-1 desvela un puerto de salida SPI de 8 bits, que puede ser en cascada.
El documento US 6.023.420 desvela un inversor trifásico para pequeños motores de alta velocidad y presenta probablemente la técnica anterior más cercana.
Sumario de la invención
Un objeto de la presente invención es proporcionar un circuito de cooperación que mejore la técnica anterior y que sea capaz de lograr, preferentemente, pequeñas ondas de potencia, baja EMI y frecuencia PWM idéntica entre módulos con retardos de fase.
Con el fin de lograr el objeto anterior, en una realización, la presente invención proporciona un circuito de cooperación de acuerdo con la reivindicación 1.
Breve descripción de los dibujos
Los objetos, valores y ventajas de la realización preferida de la presente invención se entenderán fácilmente por los dibujos adjuntos y las descripciones detalladas, en los que:
La figura 1 es un diagrama sistemático de un circuito de cooperación de acuerdo con la realización preferida de la presente invención;
La figura 2 es un diagrama sistemático de un circuito de cooperación de acuerdo con otra realización de la presente invención;
La figura 3 es una forma de onda del disparador de un circuito de cooperación en la figura 2;
La figura 4 es otra forma de onda del disparador de un circuito de cooperación en la figura 2;
La figura 5 es un diagrama sistemático de un circuito de cooperación de acuerdo con otra realización de la presente invención; y
La figura 6 es un diagrama sistemático de un circuito de cooperación de acuerdo con otra realización de la presente invención.
Descripción detallada de la realización preferida
La presente invención puede ejemplificarse mediante las realizaciones preferidas, como se describe en lo sucesivo en el presente documento.
La figura 1 es un diagrama sistemático de un circuito de cooperación de acuerdo con la realización preferida de la presente invención. Haciendo referencia a la figura 1, el circuito de cooperación 1 de la presente invención comprende: un primer módulo de control 2 y un segundo módulo de control 3. El primer módulo de control 2 es capaz de generar una primera señal de control CLK y una segunda señal de control DOUT0. El ancho de pulso de la primera señal de control CLK está determinado por el ancho de pulso de la segunda señal de control DOUT0 y el número de los módulos de circuito de cooperación. El segundo módulo de control 3 está acoplado al primer módulo de control 2 para recibir la primera señal de control CLK y la segunda señal de control DOUT0, y generar una tercera señal de control DOUT1 de acuerdo con la primera señal de control CLK y la segunda señal de control DOUT0. El segundo módulo de control 3 provoca un retardo de fase entre la fase de la tercera señal de control DOUT1 y la fase de la segunda señal de control DOUT0 de acuerdo con la primera señal de control CLK y la segunda señal de control DOUT0. La frecuencia y el ciclo de trabajo de la tercera señal de control DOUT1 son los mismos que la frecuencia y el ciclo de trabajo de la segunda señal de control DOUT0.
En una realización, de acuerdo con las necesidades del usuario, la tercera señal de control DOUT1 se retroalimenta al primer módulo de control 2. En otra realización, el primer módulo de control 2 genera una cuarta señal MODE de control. Cuando la cuarta señal MODE de control está en un estado, el primer módulo de control 2 envía la primera señal de control CLK y la segunda señal de control DOUT0 al segundo módulo de control 3 y determina el número del segundo módulo de control 3 de acuerdo con la tercera señal de control DOUT1 desde el segundo módulo de control 3 hacia el primer módulo de control 2. Cuando la cuarta señal MODE de control está en el estado, el primer módulo de control 2 envía la primera señal de control CLK y la segunda señal de control DOUT0 al segundo módulo de control 3 para habilitar el segundo módulo de control 3. Cuando la cuarta señal MODE de control está en otro estado, el segundo módulo de control 3 provoca un retardo de fase entre la fase de la tercera señal de control DOUT1 y la fase de la segunda señal de control DOUT0 de acuerdo con la primera señal de control CLK y la segunda señal de control DOUT0. Para el cálculo de la frecuencia y el ancho de pulso, la frecuencia de la primera señal de control CLK es igual, preferentemente, a la frecuencia de la segunda señal de control DOUT0 multiplicada por el número del primer módulo de control 2 y los segundos módulos de control 3 habilitados. El ancho de pulso de la primera señal de control CLK es igual, preferentemente, al resto del ancho de pulso de la segunda señal de control DOUT0 dividido por el ciclo de la primera señal de control CLK.
Para el disparo del primer módulo de control 2 y el segundo módulo de control 3, es preferible que la tercera señal de control DOUT1 sea alta cuando la primera señal de control CLK se dispara por el borde de subida para un próximo instante después de que la segunda señal de control DOUT0 se dispara por el borde de subida para ser alta; de otro modo, la tercera señal de control DOUT1 es alta cuando la primera señal de control CLK se dispara por el borde de subida para un próximo instante después de que la primera señal de control CLK se dispara por el borde de bajada y la segunda señal de control DOUT0 es alta. La tercera señal de control DOUT1 es baja cuando la primera señal de control CLK se dispara por el borde de bajada para un próximo instante después de que la segunda señal de control DOUT0 se dispara por el borde de bajada para ser baja; de otro modo, la tercera señal de control DOUT1 es baja cuando la primera señal de control CLK se dispara por el borde de bajada para un próximo instante después de que la primera señal de control CLK se dispara por el borde de bajada y la segunda señal de control DOUT0 es baja. El ciclo de trabajo de un módulo de control se define entre el momento en que la segunda señal de control DOUT0 (o la tercera señal de control DOUT1) se dispara por el borde de subida para ser alta y el momento en que la segunda señal de control DOUT0 (o la tercera señal de control DOUT1) se dispara por el borde de bajada para ser baja. La forma de onda del disparador detallada se describirá con los terceros módulos de control plurales en lo sucesivo el presente documento.
La figura 2 es un diagrama sistemático de un circuito de cooperación de acuerdo con otra realización de la presente invención, y la figura 3 es una forma de onda del disparador de un circuito de cooperación en la figura 2. En la presente realización, se añaden dos terceros módulos de control para ejemplificar la presente invención. Es decir, además del primer módulo de control 2 y el segundo módulo de control 3, un tercer módulo de control 4 y un tercer módulo de control 5 están conectados en serie al segundo módulo de control 3. Es preferible que el segundo módulo de control 3, el tercer módulo de control 4 y el tercer módulo de control 5 sean idénticos. Haciendo referencia a la figura 2 y la figura 3, además del primer módulo de control 2 y el segundo módulo de control 3, el circuito de cooperación 1 de la presente invención comprende, además una pluralidad de terceros módulos de control (por ejemplo, el tercer módulo de control 4 y el tercer módulo de control 5). Los terceros módulos 4 y de control 5 y el segundo módulo de control 3 reciben la primera señal de control CLK. El tercer módulo de control 4 está acoplado al segundo módulo de control 3 para recibir la primera señal de control CLK y la tercera señal de control DOUT1, así como para generar una señal de control DOUT2 de etapa actual. El tercer módulo de control 5 está acoplado al tercer módulo de control 4 para recibir la señal de control DOUT2 de etapa actual y la primera señal de control CLK, así como para generar una señal de control DOUT3 de etapa actual. El segundo módulo de control 3 provoca un retardo de fase entre la fase de la tercera señal de control DOUT1 y la fase de la segunda señal de control DOUT0, de acuerdo con la primera señal de control CLK y la segunda señal de control DOUT0. Cada uno de los terceros módulos de control (por ejemplo, el tercer módulo de control 4 y el tercer módulo de control 5) provoca un retardo de
fase entre la fase de la señal de control de etapa actual y la fase de la señal de control de etapa anterior, de acuerdo con la primera señal de control CLK y la señal de control de etapa anterior. La segunda señal de control DOUT0, la tercera señal de control DOUT1, la señal de control DOUT2 y la señal de control DOUT3 están todas en un estado.
Es preferible que, de acuerdo con las demandas del usuario, la señal de control DOUT3 desde un módulo de control de última etapa se retroalimente al primer módulo de control 2 para determinar si el circuito funciona normalmente. Es preferible que el primer módulo de control 2 genere una cuarta señal MODE de control para determinar el número de los módulos de control y para habilitar el segundo o el tercer módulo de control. Cuando la cuarta señal MODE de control está en un estado para determinar el número de los módulos de control y habilitar el segundo módulo de control 3 o el tercer módulo de control, el primer módulo de control 2 solo tiene que enviar un conjunto de parámetros (que pueden incluirse en la segunda señal de control DOUT0) desde el pin en el que se envía la segunda señal de control DOUT0 y enviar la primera señal de control CLK de cualquier frecuencia para disparar un módulo de control de próxima etapa (tal como el segundo módulo de control 3 o el tercer módulo de control) para leer y permitir que el conjunto de parámetros pase a través de los terceros módulos de control. El primer módulo de control 2, por lo tanto, puede determinar el número del segundo módulo de control 3 y el tercer módulo de control de acuerdo con la señal de control DOUT3 retroalimentada y habilitar o deshabilitar el segundo módulo de control 3 o los terceros módulos de control (tales como el tercer módulo de control 4 o el tercer módulo de control 5) de acuerdo con el conjunto de parámetros.
Cuando la cuarta señal MODE de control está en otro estado, el segundo módulo de control 3 provoca un retardo de fase entre la fase de la tercera señal de control DOUT1 y la fase de la segunda señal de control DOUT0, de acuerdo con la primera señal de control CLK y la segunda señal de control DOUT0. Cada uno de los terceros módulos de control (tales como el tercer módulo de control 4 y el tercer módulo de control 5) provoca un retardo de fase entre la fase de la señal de control de etapa actual y la fase de la señal de control de etapa anterior, de acuerdo con la primera señal de control CLK y la señal de control de etapa anterior. Mientras tanto, la primera señal de control CLK, la segunda señal de control DOUT0 y la tercera señal de control DOUT1 muestran la frecuencia respectiva, el ancho de pulso respectivo y la fase respectiva, que pueden ajustarse por el usuario de acuerdo con las demandas prácticas. Además, el primer módulo de control 2 determina el número del segundo módulo de control 3 y los terceros módulos de control habilitados (tales como el tercer módulo de control 4 y el tercer módulo de control 5) de acuerdo con las demandas del usuario. La frecuencia y el ancho de pulso pueden calcularse como se ha descrito anteriormente. Preferentemente, la frecuencia de la primera señal de control CLK es igual a la frecuencia de la segunda señal de control DOUT0 multiplicada por el número del primer módulo de control 2, el segundo módulo de control 3 habilitado y los terceros módulos de control habilitados (tales como el tercer módulo de control 4 y el tercer módulo de control 5). El ancho de pulso de la primera señal de control CLK es igual, preferentemente, al resto del ancho de pulso de la segunda señal de control DOUT0 dividido por el ciclo de la primera señal de control CLK. La forma de onda del disparador para disparar el primer módulo de control 2, el segundo módulo de control 3 y los terceros módulos de control (tales como el tercer módulo de control 4 y el tercer módulo de control 5) se muestra en la figura 3. Después de que la señal de control de etapa anterior se dispara por el borde de subida para ser alta, la señal de control de etapa actual es alta cuando la primera señal de control se dispara por el borde de subida para un próximo instante. Después de que la señal de control de etapa anterior se dispara por el borde de bajada para ser baja, la señal de control de etapa actual es baja cuando la primera señal de control se dispara por el borde de bajada para un próximo instante. El ciclo D de trabajo se define entre el momento en que la señal de control de etapa actual se dispara por el borde de subida para ser alta y el momento en que la señal de control de etapa actual se dispara por el borde de bajada para ser baja. Por lo tanto, puede obtenerse la señal de control para cada uno de los módulos de control por el ciclo D de trabajo.
La figura 4 es otra forma de onda del disparador de un circuito de cooperación en la figura 2. Haciendo referencia a la figura 4 y la figura 2, cuando la cuarta señal MODE de control está en otro estado, el segundo módulo de control 3 provoca un retardo de fase entre la fase de la tercera señal de control DOUT1 y la fase de la segunda señal de control DOUT0, de acuerdo con la primera señal de control CLK y la segunda señal de control DOUT0. Cada uno de los terceros módulos de control (tales como el tercer módulo de control 4 y el tercer módulo de control 5) provoca un retardo de fase entre la fase de la señal de control de etapa actual y la fase de la señal de control de etapa anterior, de acuerdo con la primera señal de control CLK y la señal de control de etapa anterior. Mientras tanto, la primera señal de control CLK, la segunda señal de control DOUT0 y la tercera señal de control DOUT1 muestran la frecuencia respectiva, el ancho de pulso respectivo y la fase respectiva, que pueden ajustarse por el usuario de acuerdo con las demandas prácticas. Además, el primer módulo de control 2 determina el número del segundo módulo de control 3 y los terceros módulos de control habilitados (tales como el tercer módulo de control 4 y el tercer módulo de control 5) de acuerdo con las demandas del usuario. La frecuencia y el ancho de pulso pueden calcularse como se ha descrito anteriormente. Preferentemente, la frecuencia de la primera señal de control CLK es igual al ancho de pulso de la segunda señal de control DOUT0 dividido por el número del primer módulo de control 2, el segundo módulo de control 3 habilitado y los terceros módulos de control habilitados (tales como el tercer módulo de control 4 y el tercer módulo de control 5). Cuando la primera señal de control CLK se dispara por el borde de bajada y la señal de control de etapa anterior es alta, la señal de control del módulo de control de etapa actual será alta cuando la primera señal de control CLK se dispare por el borde de subida para un próximo instante. Cuando la primera señal de control CLK se dispara por el borde de subida y la señal de control de etapa anterior es baja, la señal de control del módulo de control de etapa actual será baja cuando la primera señal de control se dispare por el
borde de bajada para un próximo instante. El ciclo D de trabajo se define entre el momento en que la señal de control de etapa actual se dispara por el borde de subida para ser alta y el momento en que la señal de control de etapa actual se dispara por el borde de bajada para ser baja. Por lo tanto, puede obtenerse la señal de control para cada uno de los módulos de control por el ciclo D de trabajo.
Desde la figura 3 y la figura 4, se observa que se genera un retardo de fase en ambos casos, aun cuando las formas de onda del disparador no sean las mismas. Por lo tanto, cualquier experto en la materia puede hacer fácilmente modificaciones en la forma de onda para lograr un retardo de fase dentro del alcance de la presente invención.
La figura 5 es un diagrama sistemático de un circuito de cooperación de acuerdo con otra realización de la presente invención. Haciendo referencia a la figura 5, además de que la primera señal de control CLK se envía directamente desde el primer módulo de control 2 a cada uno de los otros módulos de control, la primera señal de control CLK también puede pasar a través de cada uno de los módulos de control. En la figura 5, el tercer módulo de control de primera etapa (es decir, el tercer módulo de control 4) está acoplado al segundo módulo de control 3, mientras que el otro tercer módulo de control (es decir, el tercer módulo de control 5) está acoplado al tercer módulo de control de etapa anterior (es decir, el tercer módulo de control 4). El segundo módulo de control 3 genera la primera señal de control CLK enviada al tercer módulo de control de primera etapa (es decir, el tercer módulo de control 4) de acuerdo con la primera señal de control CLK, mientras que cada uno de los otros terceros módulos de control (es decir, el tercer módulo de control 5) genera la primera señal de control CLK enviada al tercer módulo de control de próxima etapa de acuerdo con la primera señal de control CLK desde el tercer módulo de control de etapa anterior (es decir, el tercer módulo de control 4). Cada uno de los módulos de control genera la señal de control de etapa actual de acuerdo con la primera señal de control CLK y la tercera señal de control generada por el módulo de control de etapa anterior. Preferentemente, la primera señal de control generada por el módulo de control de última etapa (es decir, el tercer módulo de control 5) se retroalimenta al primer módulo de control 2. Preferentemente, el segundo módulo de control 3 y cada uno de los terceros módulos de control (tales como el tercer módulo de control 4 y el tercer módulo de control 5) comprenden una unidad de memoria intermedia (no mostrada), tal como un circuito de memoria intermedia, para memorizar o potenciar la primera señal de control CLK. Por lo tanto, el retardo de transmisión de la primera señal de control CLK y las terceras señales de control de cada uno de los módulos de control puede ajustarse para evitar un juicio erróneo por el módulo de control de próxima etapa. El segundo módulo de control 3 provoca un retardo de fase entre la fase de la tercera señal de control DOUT1 y la fase de la segunda señal de control DOUT0 de acuerdo con la primera señal de control CLK y la segunda señal de control DOUT0. Cada uno de los terceros módulos de control (tales como el tercer módulo de control 4 y el tercer módulo de control 5) provoca un retardo de fase entre la fase de la señal de control de etapa actual y la fase de la señal de control de etapa anterior de acuerdo con la primera señal de control CLK que pasa a través del módulo de control de etapa anterior y la señal de control de etapa anterior. La segunda señal de control DOUT0, la tercera señal de control DOUT1, la tercera señal de control DOUT2 y la tercera señal de control DOUT3 están todas en un estado.
Es preferible que, de acuerdo con las demandas del usuario, la señal de control DOUT3 del módulo de control de última etapa se retroalimente al primer módulo de control 2 para determinar si el circuito funciona normalmente. Es preferible que el primer módulo de control 2 genere una cuarta señal MODE de control para determinar el número de los módulos de control y para habilitar el segundo o el tercer módulo de control. Cuando la cuarta señal MODE de control está en un estado para determinar el número de los módulos de control y habilitar el segundo módulo de control 3 o el tercer módulo de control, el primer módulo de control 2 solo tiene que enviar un conjunto de parámetros (que pueden incluirse en la segunda señal de control DOUT0) desde el pin en el que se envía la segunda señal de control DOUT0, y enviar la primera señal de control CLK de cualquier frecuencia para disparar un módulo de control de próxima etapa (tal como el segundo módulo de control 3 o el tercer módulo de control) para leer y permitir que el conjunto de parámetros pase a través de los terceros módulos de control. El primer módulo de control 2 puede determinar, por lo tanto, el número del segundo módulo de control 3 y el tercer módulo de control de acuerdo con la señal de control DOUT3 retroalimentada, y habilitar o deshabilitar el segundo módulo de control 3 o los terceros módulos de control (tales como el tercer módulo de control 4 o el tercer módulo de control 5) de acuerdo con el conjunto de parámetros.
Mientras tanto, la primera señal de control CLK, la segunda señal de control DOUT0 y la tercera señal de control DOUT1 muestran la frecuencia respectiva, el ancho de pulso respectivo y la fase respectiva, que pueden ajustarse por el usuario de acuerdo con las demandas prácticas. Cuando la cuarta señal MODE de control está en otro estado, el segundo módulo de control 3 provoca un retardo de fase entre la fase de la tercera señal de control DOUT1 y la fase de la segunda señal de control DOUT0, de acuerdo con la primera señal de control CLK y la segunda señal de control DOUT0. Cada uno de los terceros módulos de control (tales como el tercer módulo de control 4 y el tercer módulo de control 5) provoca un retardo de fase entre la fase de la señal de control de etapa actual y la fase de la señal de control de etapa anterior, de acuerdo con la primera señal de control CLK que pasa a través del módulo de control de etapa anterior y la señal de control de etapa anterior. El primer módulo de control 2 determina el número del segundo módulo de control 3 y los terceros módulos de control habilitados (tales como el tercer módulo de control 4 y el tercer módulo de control 5) de acuerdo con las demandas del usuario. La frecuencia y el ancho de pulso pueden calcularse como se ha descrito anteriormente. Preferentemente, la frecuencia de la primera señal de control CLK es igual a la frecuencia de la segunda señal de control DOUT0 dividida por el número del primer módulo de control 2, el segundo módulo de control 3 habilitado y los terceros módulos de control habilitados (tales como el tercer módulo de control 4 y el tercer módulo de control 5). En cuanto al disparo de los módulos de control,
consúltense las descripciones relacionadas con referencia a la figura 3 y la figura 4. En la figura 5, aun cuando la primera señal de control CLK se envía de una manera diferente en comparación con la figura 2, se genera también un retardo de fase. Por lo tanto, cualquier experto en la materia puede entender fácilmente que, usando el circuito de cooperación de la presente invención, cualquier modificación de la forma en que se envía la primera señal de control CLK todavía está dentro del alcance de la presente invención.
La figura 6 es un diagrama sistemático de un circuito de cooperación de acuerdo con otra realización de la presente invención. Haciendo referencia a la figura 6 y la figura 5, el circuito de cooperación en la figura 6 es similar al circuito de cooperación en la figura 5 excepto que, en la figura 6, el primer módulo de control 2 genera una primera señal de control CLK, una segunda señal de control (no mostrada) y una quinta señal de control SDOUT0. La quinta señal de control SDOUT0 comprende información del ancho de pulso y la frecuencia de la segunda señal de control. La frecuencia y el ancho de pulso de la primera señal de control CLK están determinados por la frecuencia y el ancho de pulso de la segunda señal de control. El segundo módulo de control 3 recibe la primera señal de control CLK y de este modo dispara el segundo módulo de control 3 con el fin de recibir la quinta señal de control SDOUT0 y generar una tercera señal de control (no mostrada) y la quinta señal de control SDOUT1 para enviarse al módulo de control 4 de próxima etapa. La quinta señal de control SDOUT2 puede generarse de manera similar cuando hay múltiples etapas. La quinta señal de control SDOUT3 del módulo de control de última etapa se retroalimenta al primer módulo de control 2. La segunda señal de control y las terceras señales de control se generan por los módulos de control sin la cuarta señal MODE de control en la realización anterior. Puesto que las quintas señales de control SDOUT0-SDOUT3 son señales de control digitales y la primera señal de control CLK dispara un módulo de control de próxima etapa para recibir señales, el ciclo D de trabajo con un retardo de fase puede enviarse a un módulo de control de próxima etapa modulando la primera señal de control CLK para ser alta/baja como se ha descrito anteriormente. Por ejemplo, el ciclo D de trabajo = TCLK * n + m, en el que TCLK es el ciclo de la primera señal de control CLK, “m” es la duración cuando la primera señal de control CLK es alta/baja, y E es el número de los módulos de control habilitados. Se transmiten “n” y E en la quinta señal de control SDOUT0. La quinta señal de control SDOUT0 transmite un encabezamiento, por ejemplo, 111111111 de acuerdo con la frecuencia de la primera señal de control CLK, de manera que el módulo de control de próxima etapa puede identificar la señal para ajustar el ciclo D de trabajo. Por ejemplo, cuando E = 4 y n = 3, se transmite 01000011, en el que los cuatro primeros dígitos 0100 representan E = 4, mientras que los cuatro últimos dígitos 0011 representan n = 3. Como el módulo de control de próxima etapa recibe la primera señal de control CLK, y la primera señal de control CLK dispara por el borde de subida la quinta señal de control SDOUT0, se determina que el ciclo D de trabajo del módulo de control de etapa actual vaya por detrás de la segunda señal de control durante un ciclo de la primera señal de control CLK, y se mantenga durante tres ciclos de la primera señal de control CLK antes de que termine en un cuarto borde de bajada de la primera señal de control CLK (tomando, por ejemplo, cuatro módulos de control). Un siguiente ciclo D de trabajo comienza en un siguiente borde de subida, en el que D = TCLK * n + m, con un retardo de fase constante de un ciclo de la primera señal de control CLK. El segundo módulo de control mantiene la quinta señal de control SDOUT1 y la quinta señal de control SDOUT0 con un retardo de fase de un ciclo de la primera señal de control CLK, y transmite el contenido de la misma al módulo de control de próxima etapa. Las otras señales de control pueden transmitirse de manera similar. El ciclo de trabajo se actualiza cuando cada etapa de los módulos de control recibe una señal actualizada para ajustar el ciclo de trabajo, de manera que el ciclo de trabajo con un retardo de fase se transmite a un módulo de control de próxima etapa. De este modo, puede realizarse el ajuste de los datos digitales, tales como la codificación del encabezamiento o el contenido, para lograr el mismo objeto de varias maneras dentro del alcance de la presente invención. Por lo tanto, cualquier experto en la materia puede hacer modificaciones en el ajuste/codificación de las quintas señales de control SDOUT0-SDOUT3 para lograr el retardo de fase usando el circuito de cooperación de la presente invención.
En las realizaciones anteriores, los ejemplos se proporcionan solo para ejemplificar, pero no para limitar, la presente invención. Los diagramas de circuito, las formas de onda del disparador, los retardos de fase entre la primera señal de control y las diversas señales de control pueden modificarse de manera equivalente por el usuario para lograr diversos fines de acuerdo con las demandas del usuario.
Por consiguiente, la presente invención proporciona un circuito de cooperación capaz de lograr un bajo consumo de energía, una baja EMI y una frecuencia PWM idéntica. Por lo tanto, la presente invención es nueva, útil y no evidente.
Aunque la presente invención se ha desvelado e ilustrado con referencia a unas realizaciones específicas, los principios implicados son susceptibles de usarse en otras numerosas realizaciones que serán evidentes para los expertos en la materia. Por lo tanto, la presente invención solo puede estar limitada, como se ha indicado, por el alcance de las reivindicaciones adjuntas.

Claims (13)

  1. REIVINDICACIONES
    1. Un circuito de cooperación (1), que comprende:
    un primer módulo de control (2), capaz de generar una primera señal de control como una señal PWM y una segunda señal de control, estando la frecuencia y el ancho de pulso de la primera señal de control determinados por la frecuencia y el ancho de pulso de la segunda la señal de control y un segundo módulo de control (3), acoplado al primer módulo de control (2) para recibir la primera señal de control y la segunda señal de control y generar una tercera señal de control de acuerdo con la primera señal de control y la segunda señal de control; en el que el segundo módulo de control (3) provoca un retardo de fase entre la fase de la tercera señal de control y la fase de la segunda señal de control de acuerdo con la primera señal de control,
    caracterizado porque
    la frecuencia de la primera señal de control es igual a la frecuencia de la segunda señal de control multiplicada por el número de los módulos de control primero y segundo, y el ancho de pulso de la primera señal de control es igual al resto del ancho de pulso de la segunda señal de control dividido por el ciclo de la primera señal de control, y porque la frecuencia y el ciclo de trabajo de la tercera señal de control son los mismos que la frecuencia y el ciclo de trabajo de la segunda señal de control.
  2. 2.
    El circuito de cooperación (1) de acuerdo con la reivindicación 1, que además comprende:
    una pluralidad de terceros módulos de control, capaces de recibir la primera señal de control, en el que un tercer módulo de control (4) de primera etapa está acoplado al segundo módulo de control (3) para recibir la primera señal de control y la tercera señal de control con el fin de generar una tercera señal de control de etapa actual del tercer módulo de control de primera etapa; en el que los terceros módulos de control (5) subsiguientes están acoplados en serie al tercer módulo de control (4) de primera etapa, y cada tercer módulo de control (5) subsiguiente se convierte en un tercer módulo de control (4) de etapa actual en secuencia a medida que las terceras señales de control (4, 5) son generadas por un tercer módulo de control (4) anterior; en el que el tercer módulo de control (4, 5) de etapa actual recibe la tercera señal de control de etapa actual desde el tercer módulo de control (4, 5) anterior y la primera señal de control, y genera una nueva tercera señal de control de etapa actual, en el que cada tercer módulo de control (4, 5) subsiguiente provoca un retardo de fase entre la fase de la tercera señal de control de etapa actual y la fase de la tercera señal de control de etapa actual generada por el tercer módulo de control (4, 5) anterior, de acuerdo con la primera señal de control y la tercera señal de control generada por el tercer módulo de control (4, 5) anterior.
  3. 3.
    El circuito de cooperación (1) de acuerdo con la reivindicación 1, que además comprende:
    una pluralidad de terceros módulos de control (4, 5), en el que un tercer módulo de control (4) de primera etapa está acoplado al segundo módulo de control (3), mientras que los otros terceros módulos de control (5) están acoplados a un tercer módulo de control (4) de etapa anterior, en el que el segundo módulo de control (3) genera la primera señal de control enviada al tercer módulo de control (4) de primera etapa de acuerdo con la primera la señal de control, mientras que cada uno de los otros terceros módulos de control (4, 5) genera la primera señal de control enviada a un tercer módulo de control (4, 5) de próxima etapa de acuerdo con la primera señal de control del tercer módulo de control de etapa anterior, en el que cada uno de los módulos de control genera una primera señal de control de etapa actual y la tercera señal de control de etapa actual de acuerdo con la primera señal de control y la tercera señal de control generada por un módulo de control de etapa anterior, en el que el segundo módulo de control (3) provoca un retardo de fase entre la fase de la tercera señal de control y la fase de la segunda señal de control de acuerdo con la primera señal de control y la segunda señal de control, en el que cada uno de los terceros módulos de control provoca un retardo de fase entre la fase de una tercera señal de control de etapa actual y la fase de una tercera señal de control de etapa anterior de acuerdo con la primera señal de control y la señal de control de etapa anterior generada por el tercer módulo de control de etapa anterior.
  4. 4.
    El circuito de cooperación (1) de acuerdo con la reivindicación 1, en el que la tercera señal de control se retroalimenta al primer módulo de control (2) generando una cuarta señal de control, provocando el segundo módulo de control (3) un retardo de fase entre la fase de la tercera señal de control y la fase de la segunda señal de control de acuerdo con la primera señal de control y la segunda señal de control cuando la cuarta señal de control está en un estado, mientras que la primera señal de control, la segunda señal de control y la tercera señal de control muestran la frecuencia respectiva, el ancho de pulso respectivo y la fase respectiva, de manera que el primer módulo de control (2) envía la primera señal de control y la segunda señal de control al segundo módulo de control (3), y determina el número de segundos módulos de control (3) habilitados de acuerdo con la tercera señal de
    control retroalimentada desde el segundo módulo de control (3) hacia el primer módulo de control (2) cuando la cuarta señal de control está en otro estado.
  5. 5.
    El circuito de cooperación (1) de acuerdo con la reivindicación 2, en el que una señal de control de última etapa de un tercer módulo de control de última etapa se retroalimenta al primer módulo de control (2) generando una cuarta señal de control, provocando el segundo módulo de control (3) un retardo de fase entre la fase de la tercera señal de control y la fase de la segunda señal de control de acuerdo con la primera señal de control y la segunda señal de control, y provocando los terceros módulos de control un retardo de fase entre la fase de una señal de control de etapa actual y la fase de una señal de control de etapa anterior de acuerdo con la primera señal de control y la señal de control de etapa anterior cuando la cuarta señal de control está en un estado, mientras que la primera señal de control, la segunda señal de control y la tercera señal de control muestran la frecuencia respectiva, el ancho de pulso respectivo y la fase respectiva, de manera que el primer módulo de control (2) envía la primera señal de control al segundo módulo de control (3) para que además pase a través de cada uno de los terceros módulos de control, y determina el número de segundos y terceros módulos de control habilitados de acuerdo con la señal de control de última etapa retroalimentada hacia el primer módulo de control (2) cuando la cuarta señal de control está en otro estado.
  6. 6.
    El circuito de cooperación (1) de acuerdo con la reivindicación 3, en el que la primera señal de control y la tercera señal de control de un tercer módulo de control de última etapa se retroalimentan al primer módulo de control (2) generando una cuarta señal de control, provocando el segundo módulo de control (3) un retardo de fase entre la fase de la tercera señal de control y la fase de la segunda señal de control de acuerdo con la primera señal de control y la segunda señal de control, y provocando los terceros módulos de control un retardo de fase entre la fase de la señal de control de etapa actual y la fase de la tercera señal de control de etapa anterior de acuerdo con la primera señal de control que pasa a través del tercer módulo de control de etapa anterior y la tercera señal de control de etapa anterior cuando la cuarta señal de control está en un estado, mientras que la primera señal de control, la segunda señal de control y la tercera señal de control muestran la frecuencia respectiva, el ancho de pulso respectivo y la fase respectiva, de manera que el primer módulo de control (2) envía la primera señal de control al segundo módulo de control (3) para que además pase a través de cada uno de los terceros módulos de control, y determina el número de segundos y terceros módulos de control habilitados de acuerdo con la tercera señal de control retroalimentada desde el tercer módulo de control de última etapa hacia el primer módulo de control
    (2) cuando la cuarta señal de control está en otro estado.
  7. 7.
    El circuito de cooperación (1) de acuerdo con la reivindicación 1, en el que la tercera señal de control es alta cuando la primera señal de control se dispara por el borde de subida para un próximo instante después de que la segunda señal de control se dispara por el borde de subida, mientras que la tercera señal de control es alta cuando la primera señal de control se dispara por el borde de bajada para un próximo instante después de que la segunda señal de control se dispara por el borde de bajada.
  8. 8.
    El circuito de cooperación (1) de acuerdo con la reivindicación 2, en el que cada una de las terceras señales de control es alta cuando la primera señal de control se dispara por el borde de subida para un próximo instante después de que la segunda señal de control se dispara por el borde de subida, mientras que cada una de las terceras señales de control es alta cuando la primera señal de control se dispara por el borde de bajada para un próximo instante después de que la segunda señal de control se dispara por el borde de bajada.
  9. 9.
    El circuito de cooperación (1) de acuerdo con la reivindicación 3, en el que cada una de las terceras señales de control es alta cuando la primera señal de control se dispara por el borde de subida para un próximo instante después de que la segunda señal de control se dispara por el borde de subida, mientras que cada una de las terceras señales de control es alta cuando la primera señal de control se dispara por el borde de bajada para un próximo instante después de que la segunda señal de control se dispara por el borde de bajada.
  10. 10.
    El circuito de cooperación (1) de acuerdo con la reivindicación 1, en el que la tercera señal de control es alta cuando la primera señal de control se dispara por el borde de subida para un próximo instante si la primera señal de control se dispara por el borde de bajada y la segunda señal de control es alta, mientras que la tercera señal de control es baja cuando la primera señal de control se dispara por el borde de bajada para un próximo instante si la primera señal de control se dispara por el borde de subida y la segunda señal de control es baja.
  11. 11.
    El circuito de cooperación (1) de acuerdo con la reivindicación 2, en el que la tercera señal de control del módulo de control de etapa actual es alta cuando la primera señal de control se dispara por el borde de subida para un próximo instante si la primera señal de control se dispara por el borde de bajada y la tercera señal de control de etapa actual desde el tercer módulo de control anterior es alta, mientras que la tercera señal de control del módulo de control de etapa actual es baja cuando la primera señal de control se dispara por el borde de bajada para un próximo instante si la primera señal de control se dispara por el borde de subida y la tercera señal de control de etapa actual desde el tercer módulo de control anterior es baja.
  12. 12.
    El circuito de cooperación (1) de acuerdo con la reivindicación 3, en el que la tercera señal de control del módulo de control de etapa actual es alta cuando la primera señal de control se dispara por el borde de subida para un próximo instante si la primera señal de control se dispara por el borde de bajada y la tercera señal de control de
    etapa actual desde el tercer módulo de control anterior es alta, mientras que la tercera señal de control del módulo de control de etapa actual es baja cuando la primera señal de control se dispara por el borde de bajada para un próximo instante si la primera señal de control se dispara por el borde de subida y la tercera señal de control de etapa actual desde el tercer módulo de control anterior es baja.
    5 13. El circuito de cooperación (1) de acuerdo con la reivindicación 1, en el que el primer módulo de control (2) es capaz de generar una quinta señal de control que comprende información del ancho de pulso y de la frecuencia de la segunda señal de control el segundo módulo de control (3), acoplado al primer módulo de control (2) para recibir la quinta señal de control después de que la primera señal de control ha disparado el segundo módulo de control (3), y generar la quinta señal
    10 de control de un módulo de control de próxima etapa.
  13. 14. El circuito de cooperación (1) de acuerdo con la reivindicación 13, que además comprende:
    una pluralidad de terceros módulos de control, capaces de recibir la primera señal de control, en el que un tercer módulo de control de primera etapa está acoplado al segundo módulo de control (3) para recibir la primera señal de control y la quinta señal de control con el fin de generar la tercera señal de control y
    15 la quinta señal de control de un módulo de control de etapa actual, en el que la quinta señal de control del módulo de control de etapa actual comprende información del ancho de pulso y de la frecuencia de la tercera señal de control, en el que los otros terceros módulos de control están acoplados a un tercer módulo de control de etapa anterior para recibir la quinta señal de control y la primera señal de control desde el tercer módulo de control de etapa
    20 anterior para generar la tercera señal de control y la quinta señal de control del tercer módulo de control de etapa actual, en el que el segundo módulo de control (3) provoca un retardo de fase entre la fase de la tercera señal de control y la fase de la segunda señal de control de acuerdo con la primera señal de control y la segunda señal de control,
    25 en el que cada uno de los terceros módulos de control provoca un retardo de fase entre la fase de la tercera señal de control de etapa actual y la fase de la tercera señal de control de etapa anterior de acuerdo con la primera señal de control y la tercera señal de control de etapa anterior.
ES08172515T 2008-08-27 2008-12-22 Circuito de cooperación Active ES2398850T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW97132691 2008-08-27
TW097132691A TW201009586A (en) 2008-08-27 2008-08-27 Coordinated operation circuit

Publications (1)

Publication Number Publication Date
ES2398850T3 true ES2398850T3 (es) 2013-03-22

Family

ID=41055365

Family Applications (1)

Application Number Title Priority Date Filing Date
ES08172515T Active ES2398850T3 (es) 2008-08-27 2008-12-22 Circuito de cooperación

Country Status (7)

Country Link
US (1) US7816965B2 (es)
EP (1) EP2163998B1 (es)
JP (1) JP5489440B2 (es)
KR (1) KR101043571B1 (es)
ES (1) ES2398850T3 (es)
PL (1) PL2163998T3 (es)
TW (1) TW201009586A (es)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742814B2 (en) 2009-07-15 2014-06-03 Yehuda Binder Sequentially operated modules
US8602833B2 (en) 2009-08-06 2013-12-10 May Patents Ltd. Puzzle with conductive path
US9019718B2 (en) 2011-08-26 2015-04-28 Littlebits Electronics Inc. Modular electronic building systems with magnetic interconnections and methods of using the same
US9597607B2 (en) 2011-08-26 2017-03-21 Littlebits Electronics Inc. Modular electronic building systems with magnetic interconnections and methods of using the same
US11330714B2 (en) 2011-08-26 2022-05-10 Sphero, Inc. Modular electronic building systems with magnetic interconnections and methods of using the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4015232B2 (ja) * 1997-07-25 2007-11-28 富士通株式会社 プリスケーラ、分周器及びｐｌｌ回路
JP3566051B2 (ja) * 1997-11-14 2004-09-15 株式会社ルネサステクノロジ 位相の異なる複数のクロック信号を出力するクロック信号発生回路およびそれを用いたクロック位相制御回路
KR20000026573A (ko) * 1998-10-21 2000-05-15 윤종용 클럭 주파수 배주 회로
US6023420A (en) * 1998-11-17 2000-02-08 Creare, Inc. Three-phase inverter for small high speed motors
JP2001136059A (ja) * 1999-11-01 2001-05-18 Fujitsu Ltd プリスケーラ及びｐｌｌ回路
WO2003069452A2 (en) * 2002-02-15 2003-08-21 Multigig Limited Electronic circuits
US6847239B2 (en) * 2002-04-16 2005-01-25 Research In Motion Limited Frequency divider system
US6744296B1 (en) * 2003-05-05 2004-06-01 Linear Technology Corporation Circuits and methods for accurately setting a phase shift
US6947493B2 (en) * 2003-10-10 2005-09-20 Atmel Corporation Dual phase pulse modulation decoder circuit
US7920601B2 (en) * 2003-12-19 2011-04-05 Gentex Corporation Vehicular communications system having improved serial communication
US7053687B1 (en) * 2004-02-05 2006-05-30 Xilinx, Inc. Binary hysteresis comparator circuits and methods
KR100594258B1 (ko) * 2004-02-26 2006-06-30 삼성전자주식회사 위상 합성된 출력신호를 이용하여 지터를 줄이는 듀티싸이클 보정 회로 및 그 방법
US6980042B2 (en) * 2004-04-05 2005-12-27 Micron Technology, Inc. Delay line synchronizer apparatus and method
KR100733420B1 (ko) * 2005-06-30 2007-06-29 주식회사 하이닉스반도체 동기식 반도체 메모리 장치
US7453301B1 (en) * 2005-08-05 2008-11-18 Xilinx, Inc. Method of and circuit for phase shifting a clock signal
KR100705502B1 (ko) 2005-12-10 2007-04-09 한국전자통신연구원 클록 편차를 제거하는 클록 발생 장치 및 클록 수신 장치
KR100752548B1 (ko) * 2006-01-10 2007-08-29 (주)이앤아이 하이브리드 전동기의 제어 장치 및 그 제어 방법
DE102007020005B3 (de) * 2007-04-27 2008-10-09 Texas Instruments Deutschland Gmbh Integrierte Schaltung zur Takterzeugung für Speicherbausteine

Also Published As

Publication number Publication date
JP2010057150A (ja) 2010-03-11
TW201009586A (en) 2010-03-01
PL2163998T3 (pl) 2013-05-31
EP2163998A1 (en) 2010-03-17
EP2163998B1 (en) 2012-12-05
TWI371692B (es) 2012-09-01
JP5489440B2 (ja) 2014-05-14
US20100052757A1 (en) 2010-03-04
KR101043571B1 (ko) 2011-06-23
US7816965B2 (en) 2010-10-19
KR20100025455A (ko) 2010-03-09

Similar Documents

Publication Publication Date Title
ES2398850T3 (es) Circuito de cooperación
US9531367B2 (en) Pulse width modulation signal generation circuit and method
US20030194018A1 (en) High speed data transmitter and transmitting method thereof
CN102654131B (zh) 风扇转速控制装置
TWI479771B (zh) 用於級聯以及串聯電池組管理的介面電路及其方法
US6791483B2 (en) Parallel/serial conversion circuit, serial data generation circuit, synchronization signal generation circuit, clock signal generation circuit, serial data transmission device, serial data reception device, and serial data transmission system
JPS59116829A (ja) マイクロコンピユ−タ
JP6295547B2 (ja) データ処理回路及びそれを用いた制御装置
TW200423632A (en) Device and method for adjusting the frequency of the timing signal
CN109104171A (zh) 一种pwm波形发生器
JP4464605B2 (ja) 光送信装置及びそれに用いられる符号変換回路
US20120043906A1 (en) Mixed-Signal Network for Generating Distributed Electrical Pulses
TWM458032U (zh) 馬達控制裝置
Broadmeadow et al. A LIN inspired optical bus for signal isolation in multilevel or modular power electronic converters
CN102104371B (zh) 基于接口的可复用多路可编程脉宽调制器
TW459171B (en) Data transmission circuit
JPH06350415A (ja) モジュールクロック信号発生回路とエレクトロニクスシステム
TW533359B (en) Programmable digital device
US11016522B2 (en) Waveform generation
US20100237924A1 (en) Digital frequency synthesizer device and method thereof
KR0152344B1 (ko) 펄스폭변조신호 발생회로
TWI329856B (en) Multi-phase inverter structure
JPS58195218A (ja) 集積回路装置
JP2754005B2 (ja) 多相パルス発生回路
TW202408134A (zh) 電源轉換器、多個集成模組之訊號控制方法及集成模組