CN102104371B - 基于接口的可复用多路可编程脉宽调制器 - Google Patents
基于接口的可复用多路可编程脉宽调制器 Download PDFInfo
- Publication number
- CN102104371B CN102104371B CN 200910185988 CN200910185988A CN102104371B CN 102104371 B CN102104371 B CN 102104371B CN 200910185988 CN200910185988 CN 200910185988 CN 200910185988 A CN200910185988 A CN 200910185988A CN 102104371 B CN102104371 B CN 102104371B
- Authority
- CN
- China
- Prior art keywords
- output
- unit
- pulse
- pulse width
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pulse Circuits (AREA)
Abstract
本发明涉及一种基于接口的可复用多路可编程脉宽调制器，由总线控制单元、PWM处理单元(包括延迟时间单元、方波周期单元、脉冲宽度单元及重复次数单元)及输出控制单元构成，其总线控制单元输入包括2bit精简地址线，用于寻址占空比、延迟时间或重复次数寄存器，可节省外围引脚及地址资源占用；8bit数据线用于设置输出脉冲方波占空比、输出延迟时间及输出重复次数等控制信号，可直接与片上总线接口；2路独立PWM输出，每路输出两个一定宽度的反向脉冲方波驱动信号。本发明可直接与系统片上总线接口，简单快捷，实现了该电路的高复用性；而且该发明电路不占用core的核心资源，适用于高复杂性的Soc系统。
Description
技术领域：
本发明属于半导体集成电路技术领域，特别涉及一种可编程脉宽调制器。
背景技术：
目前大规模数字信号处理电路的设计规模已达到可以将整个系统集成到一个芯片，也就是系统级芯片的阶段，即SoC(System on a Chip)。而用软硬件结合的方法，利用IP模块的复用技术，可缩短产品开发周期，同时在该系统级芯片上实现复杂的功能。
IP复用技术的关键是IP模块的设计要满足一套完整的片上总线(OCB，on-chip bus)系统要求。片上总线更强调结构简单，速度非常快，并且由于在一块芯片中实现，有许多资源可以利用，但困难在于缺乏IP模块与系统的接口标准。该发明的脉宽调制器(PWM)电路就是以C*Core片上总线为基础，采用基于接口的设计方法，实现了该电路的高复用性。
PWM是一种对模拟信号电平进行数字编码的方法。通过高分辨率计数器的使用，方波的占空比被调制用来对一个具体模拟信号的电平进行编码。PWM信号仍然是数字的，因为在给定的任何时刻，以一种通或断的重复脉冲序列被加到模拟负载上去的。
目前，在已公开的相关脉宽调制(PWM)专利中，如专利号为200380105539.3的使用标准微处理器具有增强特性的PWM的硬件/软件实现，其发明的PWM功能由微处理器中的软件来实现，虽然可以根据预定的协议生成具有增强特性的脉宽调制(PWM)的波形，但其占用了core的资源，不适用于复杂性、集成度较高的Soc系统电路。专利号为200420000384.9的一种采用DMA技术的PWM控制器，其PWM控制器可自动从外接存储器中取出比较数据，最大限度的减少了CPU的干预，但其与片上总线接口困难，复用性较差。
发明内容：
本发明的目的就是针对已有技术中存在的与片上总线接口困难、复用性较差的缺点，提出的一种基于接口的可复用多路可编程脉宽调制器。
实现上述目的所采用的技术方案如下：
一种基于接口的可复用多路可编程脉宽调制器，其特征在于包括：
总线控制单元，它包括寻址单元、延迟时间D触发器、脉冲宽度D触发器和重复次数D触发器，其中寻址单元根据输入的地址信号，用于寻址延迟时间D触发器、脉冲宽度D触发器和重复次数D触发器，通过延迟时间D触发器设置延迟时间并输出给PWM处理单元的设置延迟单元，通过脉冲宽度D触发器设置有效脉冲宽度并输出给PWM处理单元的脉冲宽度单元，通过重复次数D触发器设置要重复的次数并输出给PWM处理单元的重复次数单元；
PWM处理单元，它包括设置延迟单元、方波周期单元、脉冲宽度单元及设置重复单元，设置延迟单元的作用是产生脉冲输出的延迟时间，只有到达设置的延迟时间，整个电路才输出有效宽度的脉冲，总线控制单元中的延迟时间D触发器的输出信号是该设置延迟单元的输入信号，设置延迟单元的输出信号又作为方波周期单元、脉冲宽度单元的输入；方波周期单元的主要功能是确定输出脉冲的周期长度，方波周期单元的输出信号作为输出控制单元的输入信号；脉冲宽度单元是对应不同8bits输入信号输出不同占空比的脉冲方波，总线控制单元中的脉冲宽度D触发器的输出信号作为脉冲宽度单元的输入信号，而脉冲宽度单元的输出信号又作为设置重复单元和输出控制单元的输入信号；设置重复单元根据预先设置的重复次数，实现脉冲输出的次数，总线控制单元中的重复次数D触发器的输出信号和脉冲宽度单元的输出信号作为设置重复单元的输入信号，设置重复单元的输出信号是输出控制单元的输入信号；
输出控制单元接收PWM处理单元的输出信号，经过输出控制单元处理，输出满足要求的脉冲方波，其中PWM处理单元的脉冲宽度单元的输出信号、设置重复单元的输出信号和方波周期单元的输出信号作为输出控制单元的输入信号，而输出控制单元的输出就是可编程脉宽调制器的输出信号。
设置延迟单元可设置的延迟时间最长可达256个时钟周期。
方波周期单元输出脉冲的周期长度最长可达256个时钟周期。
设置重复单元根据预先设置的重复次数输入，实现脉冲输出的次数，一个输出脉冲的周期内，同一占空比的方波最多可重复出现64次。
该多路可编程脉宽调制器由总线控制单元、PWM处理单元(包括设置延迟 单元、方波周期单元、脉冲宽度单元及设置重复单元)及输出控制单元构成，其总线控制单元输入包括2bit精简地址线，根据输入的地址线，用于寻址延迟时间D触发器、脉冲宽度D触发器和重复次数D触发器，可节省外围引脚及地址资源占用；8bit数据线用于设置输出脉冲方波占空比、输出延迟时间及输出重复次数等控制信号，可直接与片上总线接口；2路独立PWM输出，每路输出2个一定宽度的反向脉冲方波驱动信号。
PWM处理单元包括设置延迟单元、方波周期单元、脉冲宽度单元及设置重复单元。设置延迟单元是实现脉冲输出的延迟时间，只有到达设置的延迟时间，整个电路才输出有效宽度的脉冲，8位减法器是该延迟单元的主要部分；方波周期单元的主要功能是确定输出脉冲的周期长度，该周期长度最长可达256个时钟周期；脉冲宽度单元是对应不同8bits输入信号输出不同占空比的脉冲方波；设置重数单元根据预先设置的重复次数，实现脉冲输出的次数，一个输出脉冲的周期内，同一占空比的方波最多可重复出现64次。输出控制单元根据PWM处理单元的输出，输出两路满足要求的脉冲方波。
本发明的优点：
本发明将可应用于Soc中的多路可编程脉宽调制器(PWM)电路，采用基于接口的设计方法，可直接与系统片上总线接口，简单快捷，实现了该电路的高复用性；而且该发明电路不占用core的核心资源，适用于高复杂性的Soc系统。
附图说明：
图1是本发明的电路框图；
图2是本发明中的总线控制单元逻辑框图。
具体实施方式：
如图1所示，本发明提供的一种基于接口的可复用多路可编程脉宽调制器，由总线控制单元、PWM处理单元及输出控制单元构成。
其中总线控制单元，如图2所示，它包括寻址单元、延迟时间D触发器、脉冲宽度D触发器和重复次数D触发器，其中寻址单元根据输入的地址线，用于寻址延迟时间D触发器、脉冲宽度D触发器和重复次数D触发器，通过延迟时间D触发器设置延迟时间并输出给PWM处理单元的设置延迟单元，通过脉冲宽度D触发器设置有效脉冲宽度并输出给PWM处理单元的脉冲宽度单元，通过 重复次数D触发器设置要重复的次数并输出给PWM处理单元的设置重复单元；
为了与片上总线更好的接口，在总线控制单元设置10bit数字输入信号，低8位用作从微处理器中读取设置数据的数据输入端，由高2位地址线寻址脉冲宽度、延迟时间及重复次数三组D触发器。当地址线为00时，8bits数字信号为预先设置的延迟时间，通过地址线寻址到该组D触发器，使之保持数据直到同步信号到来时送入延迟时间单元；当地址线为01或10时，8bits数字信号为预先设置的脉冲宽度，通过地址线寻址到该组D触发器，同样等待将数据送入脉宽调制单元；当地址线为11时，6bits数字信号(高2bits无用)为预先设置的重复次数，通过地址线寻址到该组D触发器，根据同步信号输入重复次数单元，决定该脉冲方波的出现次数。且该总线控制单元可针对不同的片上总线进行部分修改，而不需改动其它PWM处理单元的设计，具有较高的可复用性。
如图1所示，本发明还包括PWM处理单元，它包括设置延迟单元、方波周期单元、脉冲宽度单元及设置重复单元，设置延迟单元的作用是产生脉冲输出的延迟时间，只有到达设置的延迟时间，整个电路才输出有效宽度的脉冲，总线控制单元中的延迟时间D触发器的输出信号是该设置延迟单元的输入信号，设置延迟单元的输出信号又作为方波周期单元、脉冲宽度单元的输入；方波周期单元的主要功能是确定输出脉冲的周期长度，方波周期单元的输出信号作为输出控制单元的输入信号；脉冲宽度单元是对应不同8bits输入信号输出不同占空比的脉冲方波，总线控制单元中的脉冲宽度D触发器的输出信号作为脉冲宽度单元的输入信号，而脉冲宽度单元的输出信号又作为设置重复单元和输出控制单元的输入信号；设置重复单元根据预先设置的重复次数，实现脉冲输出的次数，总线控制单元中的重复次数D触发器的输出信号和脉冲宽度单元的输出信号作为设置重复单元的输入信号，设置重复单元的输出信号是输出控制单元的输入信号；
本发明还包括输出控制单元接收PWM处理单元的输出信号，经过输出控制单元处理，输出满足要求的脉冲方波，其中PWM处理单元的脉冲宽度单元的输出信号、重复次数单元的输出信号和方波周期单元的输出信号作为输出控制单元的输入信号，而输出控制单元的输出就是可编程脉宽调制器的输出信号。
Claims (3)
1.基于接口的可复用多路可编程脉宽调制器，其特征在于包括：
总线控制单元，它包括寻址单元、延迟时间D触发器、脉冲宽度D触发器和重复次数D触发器，其中寻址单元根据输入的地址线，用于寻址延迟时间D触发器、脉冲宽度D触发器和重复次数D触发器，通过延迟时间D触发器设置延迟时间并输出给PWM处理单元的设置延迟单元，通过脉冲宽度D触发器设置有效脉冲宽度并输出给PWM处理单元的脉冲宽度单元，通过重复次数D触发器设置要重复输出有效宽度脉冲的次数并输出给PWM处理单元的设置重复单元；
PWM处理单元，它包括设置延迟单元、方波周期单元、脉冲宽度单元及设置重复单元，设置延迟单元的作用是产生脉冲输出的延迟时间，只有到达设置的延迟时间，整个电路才输出有效宽度的脉冲，总线控制单元中的延迟时间D触发器的输出信号是该设置延迟单元的输入信号，设置延迟单元的输出信号又作为方波周期单元、脉冲宽度单元的输入；方波周期单元的主要功能是确定输出脉冲的周期长度，方波周期单元的输出信号作为输出控制单元的输入信号；脉冲宽度单元是对应不同8bits数字输入信号输出不同占空比的脉冲方波，总线控制单元中的脉冲宽度D触发器的输出信号作为脉冲宽度单元的输入信号，而脉冲宽度单元的输出信号又作为设置重复单元和输出控制单元的输入信号；设置重复单元根据预先设置的重复次数，实现有效宽度脉冲输出的次数，总线控制单元中的重复次数D触发器的输出信号和脉冲宽度单元的输出信号作为设置重复单元的输入信号，设置重复单元的输出信号是输出控制单元的输入信号；
输出控制单元接收PWM处理单元的输出信号，经过输出控制单元处理，输出满足要求的脉冲方波，其中PWM处理单元的脉冲宽度单元的输出信号、设置重复单元的输出信号和方波周期单元的输出信号作为输出控制单元的输入信号，而输出控制单元的输出就是可编程脉宽调制器的输出信号。
2.根据权利要求1的基于接口的可复用多路可编程脉宽调制器，其特征在于：方波周期单元确定的输出脉冲的周期长度最长可达256个时钟周期。
3.根据权利要求1的基于接口的可复用多路可编程脉宽调制器，其特征在于：设置重复单元根据预先设置的重复次数输入，实现脉冲输出的次数，一个输出脉冲的周期内，同一占空比的方波最多可重复出现64次。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910185988 CN102104371B (zh) | 2009-12-16 | 2009-12-16 | 基于接口的可复用多路可编程脉宽调制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910185988 CN102104371B (zh) | 2009-12-16 | 2009-12-16 | 基于接口的可复用多路可编程脉宽调制器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102104371A CN102104371A (zh) | 2011-06-22 |
| CN102104371B true CN102104371B (zh) | 2013-04-24 |
Family
ID=44156939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910185988 Expired - Fee Related CN102104371B (zh) | 2009-12-16 | 2009-12-16 | 基于接口的可复用多路可编程脉宽调制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102104371B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105446417B (zh) * | 2014-08-21 | 2018-07-27 | Tcl集团股份有限公司 | 一种获取高精度定时信号的方法和系统 |
| CN105356866B (zh) * | 2015-09-23 | 2018-07-17 | 广州昭合环保科技有限公司 | 一种可编程电磁脉冲发生器及电磁脉冲产生方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1165594A (zh) * | 1994-06-10 | 1997-11-19 | 诺思路·格鲁曼公司 | 具有集成测试和控制的数字脉冲宽度调制器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4257484B2 (ja) * | 2000-08-29 | 2009-04-22 | 株式会社安川電機 | Ｐｗｍ発生装置 |
| KR20070079792A (ko) * | 2006-02-03 | 2007-08-08 | 삼성전자주식회사 | 디스크리트 타임 발진기를 이용한 모터 구동회로와 그 방법 |
-
2009
- 2009-12-16 CN CN 200910185988 patent/CN102104371B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1165594A (zh) * | 1994-06-10 | 1997-11-19 | 诺思路·格鲁曼公司 | 具有集成测试和控制的数字脉冲宽度调制器 |
Non-Patent Citations (3)
| Title |
|---|
| JP特开2002-153074A 2002.05.24 |
| JP特开2007-209192A 2007.08.16 |
| 徐叔喜，余向阳.MIC总线控制器专用集成电路的测试设计.《集成电路通讯》.2007,第25卷(第3期),21-27. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102104371A (zh) | 2011-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103607183B (zh) | 一种多通道隔离函数信号发生器及信号发生方法 | |
| CN102262604B (zh) | 一种并发访问方法、系统及接口装置 | |
| JP2005160119A (ja) | データ送信及び受信方法、データ送信及び受信装置 | |
| US9288286B2 (en) | Configurable quad byte framer | |
| Liu et al. | A flexible hardware architecture for slave device of i2c bus | |
| US20150195211A1 (en) | Low-voltage differential signaling or 2-wire differential link with symbol transition clocking | |
| CN102104371B (zh) | 基于接口的可复用多路可编程脉宽调制器 | |
| CN105591645B (zh) | 一种多级串并转换电路 | |
| WO2022134440A1 (zh) | 采样器、显示驱动芯片和显示装置 | |
| CN105281782B (zh) | 通用串行器架构 | |
| CN109859454B (zh) | 基于红外协议的红外码发送电路、芯片、遥控设备及空调 | |
| EP2163998B1 (en) | Cooperation circuit | |
| CN103178580A (zh) | 用于级联以及串联电池组管理的接口电路及其方法 | |
| CN104252560A (zh) | 基于现场可编程门阵列的集中缓存式装置及设计方法 | |
| JP4988411B2 (ja) | 直列データ源からのデータを並列フォーマットで読取る方法および装置 | |
| CN113891537B (zh) | 通过电脑模拟数字调光协议时序逻辑的方法、装置及介质 | |
| CN201918981U (zh) | 双相哈佛码总线信号编解码电路 | |
| CN210270888U (zh) | 一种单总线通信电路 | |
| CN110244590A (zh) | 多功能定时器 | |
| JP4464605B2 (ja) | 光送信装置及びそれに用いられる符号変換回路 | |
| Jusoh et al. | An FPGA implementation of shift converter block technique on FIFO for UART | |
| Kong et al. | Design and Implementation of UART Based on Verilog HDL | |
| CN110674077A (zh) | 基于fpga的数字引脚转换装置及方法 | |
| CN1499632A (zh) | 多功能管脚电路 | |
| US11012087B2 (en) | Encoding and decoding architecture for high speed data communication system and related physical layer circuit, transmitter and receiver and communication system thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130424 Termination date: 20161216 |