ES2232204T3 - Correccion del desequilibrio de amplitud y fase en receptores psk. - Google Patents
Correccion del desequilibrio de amplitud y fase en receptores psk.Info
- Publication number
- ES2232204T3 ES2232204T3 ES99968466T ES99968466T ES2232204T3 ES 2232204 T3 ES2232204 T3 ES 2232204T3 ES 99968466 T ES99968466 T ES 99968466T ES 99968466 T ES99968466 T ES 99968466T ES 2232204 T3 ES2232204 T3 ES 2232204T3
- Authority
- ES
- Spain
- Prior art keywords
- signal
- amplifiers
- coupled
- output
- magnitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012937 correction Methods 0.000 title claims abstract description 24
- 230000010363 phase shift Effects 0.000 claims abstract description 10
- 230000000052 comparative effect Effects 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 17
- 238000011002 quantification Methods 0.000 description 4
- 230000002051 biphasic effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 241000287219 Serinus canaria Species 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013642 negative control Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000013641 positive control Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0016—Stabilisation of local oscillators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Radar Systems Or Details Thereof (AREA)
- Superheterodyne Receivers (AREA)
- Electrophonic Musical Instruments (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Measuring Fluid Pressure (AREA)
- Radio Transmission System (AREA)
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
Abstract
Un equilibrador (17) de señales, para utilizarse en un sistema de modulación por desplazamiento de fase en cuadratura, que tiene entradas de señales I (23I) y Q (23Q), cada una de dichas entradas acoplada a primeros amplificadores (25I, 25Q) de I y de Q de ganancia ajustable, teniendo cada uno de dichos primeros amplificadores una salida (27I, 27Q), y medios para controlar cada una de las ganancias de dichos primeros amplificadores de I y de Q, caracterizado porque dichos medios para controlar cada una de las ganancias de dichos primeros amplificadores de I y de Q incluyen: medios determinadores de la magnitud de I y medios determinadores de la magnitud de Q (29I, 29Q) acoplados a dichas salidas (27I, 27Q) respectivas de los primeros amplificadores de I y de Q y medios comparadores de magnitud; estando dichos medios comparadores de magnitud adaptados para generar una señal de corrección de ganancia (49I, 49Q) para ambos primeros amplificadores (25I, 25Q) de I y de Q mencionados; y estando dichos primeros amplificadores (25I, 25Q) de I y de Q adaptados para producir la salida de señales I y Q (51I, 51Q) equilibradas en amplitud.
Description
Corrección del desequilibrio de amplitud y fase
en receptores PSK.
La presente invención se refiere en general a las
técnicas de comunicación digital. Más específicamente, la invención
se refiere a un sistema y un método para equilibrar la amplitud y la
fase de una señal modulada recibida de fase en cuadratura.
Uno de los métodos corrientes para modular
señales digitales consiste en la utilización de sistemas de niveles
múltiples o técnicas M -arias. Las técnicas de
modulación M-arias son extensiones naturales de las técnicas
de modulación binarias y se aplican a la modulación por
desplazamiento de amplitud o fase de L niveles. Una
disposición cuadrifásica normalmente utilizada se denomina
modulación por desplazamiento de fase en cuadratura o QPSK
("quadrature phase shift keying"). Como todas las disposiciones
M-arias de amplitud o fase, su ventaja principal es la
reducción del ancho de banda.
Dado que la frecuencia de impulsos
f_{p} es:
Ecuación
1f_{p} = f_{s} log_{L}
M,
siendo f_{s} la frecuencia
de símbolos y M el número de mensajes; representando
L el número de niveles de modulación, cuanto mayor sea
L, menor será la frecuencia de impulsos y, por tanto, menor
será el ancho de
banda.
En aplicaciones de telecomunicación, la QPSK
modula dos señales distintas en el mismo ancho de banda, creando un
espacio bidimensional de señales. Esto se consigue al generar una
señal compuesta modulada en fase utilizando dos portadoras de la
misma frecuencia pero que tengan una diferencia de fase de 90
grados, como se muestra en la figura 1A. Por convención, la
portadora coseno se denomina componente I en fase y la
portadora seno se denomina componente Q en cuadratura.
La componente I es la componente real de la señal y la
componente Q es la componente imaginaria de la señal. Cada
una de las componentes I y Q está modulada en
bifásico. Un símbolo de QPSK está compuesto por al menos una muestra
de las señales en fase I y en cuadratura Q. Los
símbolos pueden representar una versión cuantificada de una muestra
analógica o de datos digitales.
Todas las disposiciones moduladas en fase deben
resolver el problema inevitable de la sincronización de fase. Para
un funcionamiento correcto de la señalización de QPSK, los canales
I y Q deben tener la misma ganancia en todo el proceso
de ambos canales recibidos, manteniendo no correlacionados los
canales I y Q. La existencia de desigualdades entre
las ganancias o magnitudes de las señales de los canales no
correlacionados I y Q genera errores cuando se
procesan. Las diferencias de fase entre las señales distintas a 90
grados provocan desbordamiento entre los canales y, de modo similar,
dan lugar a un funcionamiento degradado.
Los receptores típicos presentan ganancias
globales diferentes en los canales independientes I y
Q debido a la desigualdad de las ganancias de los
mezcladores, filtros y convertidores
analógico-digitales producida por las variaciones de
los valores de los componentes, debidas éstas en parte a la
temperatura, a las tolerancias de fabricación y a otros factores.
Los desequilibrios de amplitud y de fase existentes entre los
canales I y Q producen distorsiones, mostradas en las
figuras 1B y 1C, que reducen la relación total señal/ruido (SNR -
"signal-to-noise ratio").
Los procedimientos de la técnica anterior
adoptados para evitar el desequilibrio de amplitud y de fase, se
basan en un conjunto de circuitos muy preciso que controla cada
etapa de ganancia con compensación activa de la temperatura. Estos
diseños, caros, requieren componentes que se fabrican con
coeficientes de temperatura extremadamente bajos y con los
mezcladores de los canales I y Q ajustados a medida
durante la fabricación.
La solicitud de patente PCT nº WO 98/32221, de
Ericsson, describe un método y un aparato para compensar el
desequilibrio existente entre señales de portadoras Q e I. La
patente de Ericsson utiliza un mecanismo de conmutación y una señal
conocida de radiofrecuencia de referencia para calibrar previamente
el receptor que detecta el desequilibrio de señales recibidas.
La patente norteamericana nº 4.085.378, de Ryan
et al., describe un desmodulador de QPSK que detecta las
fases desequilibradas por interferencia de los canales, después
utiliza el desequilibrio medido para controlar un VCO como
referencia que ajusta el desequilibrio provocado por la
interferencia de los canales.
Por consiguiente, existe la necesidad de un
sistema que equilibre la amplitud y la fase de una señal de QPSK
tras su recepción, aumentando la integridad de la señal y reduciendo
con ello la probabilidad de error en un bit (BER - "bit error
rate").
La presente invención equilibra la amplitud y la
fase de una señal de QPSK recibida que pueda haberse corrompido
durante la transmisión. La salida del sistema es una señal corregida
tanto en amplitud como en fase. El sistema determina las amplitudes
de los canales I y Q de una señal
recibida, las compara y aplica una corrección a uno o a ambos
canales que corrige el desequilibrio de amplitud. Para el
desequilibrio de fase, el sistema calcula la correlación cruzada o
mutua de los canales I y Q , la cual
debería ser cero por término medio. A partir del producto de la
correlación cruzada se obtiene un factor de corrección y se aplica a
ambos canales, restituyendo a cero la correlación cruzada de
fase.
Por consiguiente, un objeto de la invención es
proporcionar un sistema que equilibre la amplitud de una señal de
QPSK recibida.
Un objeto más de la invención es proporcionar un
sistema que equilibre la fase de una señal de QPSK recibida.
Tras la lectura de la descripción detallada de la
realización preferida resultarán evidentes a los expertos en la
técnica otros objetos y ventajas del sistema y del método.
La figura 1A es un gráfico de un símbolo de QPSK,
equilibrado tanto en amplitud como en fase.
La figura 1B es un gráfico de un símbolo de QPSK,
desequilibrado en amplitud.
La figura 1C es un gráfico de un símbolo QPSK,
desequilibrado en fase.
La figura 2 es un diagrama de bloques de un
sistema equilibrador de amplitud según la presente invención.
La figura 3 es un diagrama de bloques de un
sistema equilibrador de fase según la presente invención.
La figura 4 es una representación vectorial que
muestra la corrección de fase.
La figura 5 es un diagrama de bloques de un
sistema combinado equilibrador de amplitud y de fase según la
presente invención.
La realización preferida será descrita con
referencia las figuras de los dibujos, en las que las referencias
numéricas iguales representan elementos totalmente iguales.
En la figura 2 se muestra una realización que
representa el sistema equilibrador de amplitud 17 de la
presente invención, en el que dos señales 19 moduladas
bifásicas tienen las entradas 21I, 21Q. La
cuantificación es el proceso de medir la intensidad de una señal de
cada muestra y asignar un número digital a ese valor medido. Cada
vez que el circuito de muestreo toma muestras de la señal, en ese
período discreto de tiempo mide la intensidad de la señal analógica
variable. Los flujos de datos de entrada 23I, 23Q
representan muestras discretas de datos ensamblados formando
palabras finitas, teniendo una pluralidad de bits cada una. El
número de bits que define cada palabra, determina la cuantificación
total de cada muestra o símbolo. Por ejemplo, cuantificación de seis
bits:
Ecuación
2\text{niveles de cuantificación} = 2^{n} -
1
con n igual a 6 admitiría
una resolución de 63 niveles. La resolución deseada de la señal
determina
n.
Cada componente I y Q
de las señales, 23I, 23Q, está acoplada a una entrada
de un amplificador 25I, 25Q que tiene una ganancia
ajustable. La salida 27I, 27Q de cada amplificador
25I, 25Q está acoplada a un procesador 29I,
29Q de valor absoluto para obtener la magnitud relativa de
cada símbolo entrante 23I, 23Q. Las salidas
31I, 31Q de los procesadores de valor absoluto
29I, 29Q están acopladas a entradas de filtros de paso
bajo ("low pass filters") 33I, 33Q
respectivos.
Los filtros de paso bajo 33I, 33Q
promedian en un intervalo de tiempo los símbolos 23I,
23Q de las componentes recibidas, dando un peso adicional a
las últimas muestras y disminuyendo el peso de las muestras previas.
En la presente realización 17 se utilizan filtros de IIR
(respuesta a un impulso infinito - "infinite impulse response")
33I, 33Q con un polo, sin embargo, sin apartarse del
principio de la invención también puede utilizarse otro tipo de
filtros o distinta clase de filtros de IIR. Las salidas 35I,
35Q de los filtros de paso bajo constituyen estimaciones
promediadas de las amplitudes de las muestras de salida de los
procesadores de valor absoluto 29I, 29Q.
Un sumador 37 obtiene la diferencia entre
las salidas 35I, 35Q de los filtros de paso bajo
33I, 33Q, generando una señal 39 de referencia
de errores. Si las componentes I y Q de
una señal de entrada 23I, 23Q son ortogonales entre
sí, la señal de referencia de errores 39 tendrá una magnitud
igual a cero, indicando un símbolo equilibrado. Si la señal de
referencia de errores 39 tiene un valor distinto de cero,
indica que los símbolos no están equilibrados en amplitud.
Una señal de referencia de errores 39 con
un valor distinto de cero se convierte en un valor de corrección de
errores. La señal de referencia 39 se acopla a una entrada de
un procesador 41 con limitador estricto. El limitador
estricto 41 produce como salida una señal 43 de menor
magnitud, positiva o negativa, dependiendo de la señal de referencia
de errores 39. El procesador con limitador estricto 41
reduce la magnitud de la señal de referencia de errores 39,
convirtiendo al signo de la señal de referencia de errores 39
en un factor de corrección. Con esto se consigue simplificar la
implementación, el limitador estricto no es esencial para la
invención.
La salida 43 del procesador con limitador
estricto 41 está acoplada a un integrador dinámico que
consiste en un acumulador 45. El acumulador 45 suma el
valor de la entrada actual con un valor acumulado de los valores de
entradas previas y produce como salida 47 una suma. Dado que
el acumulador 45 tiene una extensión finita de bits, con el
tiempo, el valor acumulado se limitará por sí mismo en magnitud y se
estancará si los errores continúan y son grandes. La pluralidad
acumulada de señales de referencia de errores 39 en el
acumulador interno del acumulador 45 dará una media de cero
cuando el sistema alcance el estancamiento.
La salida 47 del acumulador 45, o
alternativamente de un temporizador (no mostrado), está acoplada a
la entrada de ganancia 49I, 49Q de cada amplificador
de ganancia ajustable 25I, 25Q. Los amplificadores
25I, 25Q equilibran las amplitudes de los símbolos
recibidos I y Q , 23I, 23Q,
aumentando o atenuando sus ganancias dependiendo de la señal de
salida 47 del acumulador 45. Como puede verse, la
señal de referencia 39 constituye una realimentación negativa
de las etapas de amplificación 25I, 25Q de aguas
arriba. Una tensión de control positiva en la entrada de ganancia
49I, 49Q indica un aumento de ganancia de ese
amplificador; una tensión de control negativa indica una
atenuación.
Si las amplitudes de las señales de entrada
23I, 23Q no están equilibradas, el sistema ajustará
los amplificadores variables 25I, 25Q (atenuando una
componente al tiempo que se refuerza la otra) de acuerdo con la
señal 47 de salida del acumulador 45 hasta que las
amplitudes de los símbolos I y Q estén
dentro de una tolerancia predeterminada. El sistema 17 no
efectuará corrección si las ganancias de los símbolos son iguales,
aunque varíen entre símbolos recibidos. Un control automático de
ganancia (AGC - "automatic gain control") de aguas abajo (no
mostrado) ecualiza la salida 51I, 51Q del sistema para
el proceso adicional de las señales (no mostrado).
En la figura 3 se representa una realización que
muestra el sistema de corrección de fase 61 de la presente
invención. En el sistema 61 se da entrada 63I,
63Q a dos señales moduladas bifásicas 19. Los flujos
de datos 65I, 65Q de las entradas 63I,
63Q de los símbolos I y Q , están
acoplados a una primera entrada 67I, 67Q de sumadores
en paralelo 69I, 69Q. Las salidas 71I,
71Q de los sumadores 69I, 69Q son las salidas
73I, 73Q del sistema y realimentan el sistema de
corrección de fase 61. Ambas líneas de realimentación
71I, 71Q están acopladas a un mezclador 75 para
su correlación. La señal correlacionada de manera cruzada 77
de salida del mezclador 75 está acoplada a un integrador
79. El integrador 79 promedia en un intervalo de
tiempo el producto 77 de la correlación cruzada. La salida
81 del integrador está acoplada a un procesador 83 con
limitador estricto. El procesador de decisión estricta 83
limita la magnitud del producto integrado 81 de la
correlación cruzada. La salida 85 del procesador de decisión
estricta 83 conserva el signo. La salida 85 del
procesador con limitador estricto 83 está acoplada a una
entrada del acumulador 87. El procesador de decisión estricta
83 reduce la complejidad de la implementación, aunque un
experto en esta técnica reconocería que ello no es esencial.
Como se ha tratado anteriormente, la función de
un acumulador es acumular, en el tiempo, el valor de la entrada
actual con entradas previas. La suma produce como salida una señal
de corrección 89.
La señal de corrección 89 está acoplada a
una primera entrada 91I de un amplificador de ganancia
variable 93I que acopla la entrada Q ,
65Q, con la entrada I , 63I. La señal de
corrección 89 también está acoplada a una primera entrada
91Q de un amplificador de ganancia variable 93Q que
acopla la entrada 65I del símbolo I , con la
entrada Q , 63Q.
La señal de corrección 89 ajusta ambos
amplificadores 93I, 93Q aumentando o disminuyendo su
ganancia. Las salidas 95I, 95Q de los amplificadores
están acopladas a una segunda entrada 97I, 97Q de los
sumadores 69I, 69Q de las entradas.
En la figura 4 se muestra una representación
vectorial de la corrección de fase. Los sumadores 69I,
69Q restan de la componente I , 65I, la
parte de componente Q , 63Q;
Ecuación 3I =
x -
ry,
Ecuación
4-I = -x -
ry,
siendo
r \ \hat{=} \
correlación \
cruzada,
y de la componente Q ,
65Q, la parte de componente I ,
63I;
Ecuación 5Q =
y -
xr,
Ecuación
6-Q = -y -
xr,
siendo
r \ \hat{=} \
correlación \
cruzada,
a fin de eliminar la contribución
de cada una a la correlación cruzada. Una vez eliminadas las partes
de las señales que producen la correlación cruzada, las salidas
71I y 71Q de los sumadores 69I, 69Q se
convierten en I , Q no correlacionadas y
ortogonales en el espacio de las
señales.
En la figura 5 se muestra una realización
alternativa que combina ambos sistemas de corrección del
desequilibrio de amplitud 17 y de fase 61. El sistema
101 es una sencilla conexión en serie que produce la salida
103I, 103Q de un símbolo corregido tanto en amplitud
como en fase. Asimismo es posible otra realización combinada en la
que el equilibrador de amplitud 17 esté después del
equilibrador de fase 61.
Aunque se han mostrado y descrito realizaciones
específicas de la presente invención, un experto en la técnica
podría llevar a cabo muchas modificaciones y variaciones.
Claims (12)
1. Un equilibrador (17) de señales, para
utilizarse en un sistema de modulación por desplazamiento de fase en
cuadratura, que tiene entradas de señales I (23I) y Q (23Q), cada
una de dichas entradas acoplada a primeros amplificadores (25I, 25Q)
de I y de Q de ganancia ajustable, teniendo cada uno de dichos
primeros amplificadores una salida (27I, 27Q), y medios para
controlar cada una de las ganancias de dichos primeros
amplificadores de I y de Q, caracterizado porque dichos
medios para controlar cada una de las ganancias de dichos primeros
amplificadores de I y de Q incluyen:
medios determinadores de la magnitud de I y
medios determinadores de la magnitud de Q (29I, 29Q) acoplados a
dichas salidas (27I, 27Q) respectivas de los primeros amplificadores
de I y de Q y medios comparadores de magnitud;
estando dichos medios comparadores de magnitud
adaptados para generar una señal de corrección de ganancia (49I,
49Q) para ambos primeros amplificadores (25I, 25Q) de I y de Q
mencionados; y
estando dichos primeros amplificadores (25I, 25Q)
de I y de Q adaptados para producir la salida de señales I y Q (51I,
51Q) equilibradas en amplitud.
2. El equilibrador de señales (17) según la
reivindicación 1, que tiene además:
dichas salidas (51I, 51Q) de los primeros
amplificadores de I y de Q acopladas a respectivos segundos
amplificadores de I y de Q de ganancia ajustable (93I, 93Q) de
señales, teniendo cada segundo amplificador mencionado una salida
(95I, 95Q);
sumadores (69I, 69Q) de I y de Q, teniendo cada
uno de dichos sumadores una primera entrada (67I, 67Q) de sumador
acoplada la salida (51I, 51Q) de su señal respectiva de los primeros
amplificadores de I y de Q y una segunda entrada (97I, 97Q) del
sumador acoplada a dicha salida del segundo amplificador (93I, 93Q)
de la señal diferente y una salida (71I, 71Q) del sumador;
medios para controlar cada una de las ganancias
de dichos segundos amplificadores de I y de Q, que incluyen:
- unos medios (75) de correlación cruzada o mutua de I y de Q acoplados a dichas salidas (71I, 71Q) de los sumadores de I y de Q, adaptados para generar un producto (77) de la correlación cruzada;
- estando dicho producto (77) de la correlación mutua acoplado a dichos segundos amplificadores (93I, 93Q) de I y de Q para controlar las ganancias de dichos segundos amplificadores;
y estando dichos segundos
amplificadores de I y de Q adaptados para producir la salida de
señales I y Q equilibradas en amplitud y en
fase.
3. El equilibrador de señales (17) según la
reivindicación 2, que tiene además:
sendos filtros de paso bajo (33I, 33Q) de I y de
Q acoplados entre dichos medios determinadores de la magnitud de I y
de Q y dichos medios comparadores de magnitud;
un limitador estricto (41) acoplado a dichos
medios comparadores de magnitud y que tiene una salida (43);
dicha salida (43) del limitador estricto acoplada
a un acumulador (45), teniendo dicho acumulador (45) una salida
(47); y
dicha salida (47) del acumulador acoplada a
dichos primeros amplificadores (25I, 25Q) de I y de Q para controlar
sus ganancias.
4. El equilibrador de señales (17) según la
reivindicación 3, que tiene además:
un integrador (79) acoplado a dicho producto (77)
de la correlación cruzada y que tiene una salida (81);
dicha salida (81) del integrador acoplada a un
limitador estricto (83), teniendo dicho limitador estricto (83) una
salida (85);
dicha salida (85) del limitador estricto acoplada
a un acumulador (87), teniendo dicho acumulador (87) una salida
(89); y
dicho acumulador (87) acoplado a dichos segundos
amplificadores (93I, 93Q) de I y de Q para controlar sus
ganancias.
5. Un equilibrador (61) de señales, para
utilizarse en un sistema de modulación por desplazamiento de fase en
cuadratura, que tiene entradas de señales I y Q (63I, 63Q), estando
cada una de dichas entradas acoplada a primeros amplificadores (93I,
93Q) de I y de Q de ganancia ajustable, teniendo cada uno de dichos
primeros amplificadores (93I, 93Q) una salida (95I, 95Q); sumadores
(69I, 69Q) de I y de Q, teniendo cada uno de dichos sumadores una
primera entrada (67I, 67Q) de sumador acoplada a su entrada de señal
respectiva y una segunda entrada (97I, 97Q) de sumador acoplada a
dicha salida (95I, 95Q) del primer amplificador (93I, 93Q) de
señales diferentes y una salida (71I, 71Q) de sumador; y medios para
controlar cada una de las ganancias de dichos primeros
amplificadores de I y de Q, caracterizado porque dichos
medios para controlar cada una de las ganancias de dichos primeros
amplificadores de I y de Q incluyen:
unos medios (75) de correlación cruzada de I y de
Q acoplados a dichas salidas (71I, 71Q) de los sumadores de I y de
Q, adaptados para generar un producto (77) de la correlación
cruzada;
estando dicho producto (77) de correlación
cruzada acoplado a dichos primeros amplificadores (93I, 93Q) de I y
de Q para controlar las ganancias de dichos primeros amplificadores;
y
estando dichos primeros amplificadores (93I, 93Q)
de I y de Q adaptados para producir la salida de señales I y Q
equilibradas en fase.
6. El equilibrador de señales (61) según la
reivindicación 5, que tiene además:
dichas salidas (71I, 71Q) de los primeros
sumadores de I y de Q acopladas a respectivos a segundos
amplificadores de I y de Q de ganancia ajustable (25I, 25Q) de
señales, teniendo cada segundo amplificador mencionado una salida
(27I, 27Q);
medios para controlar las ganancias de cada uno
de dichos segundos amplificadores de I y de Q, que incluyen:
- medios determinadores de la magnitud de I y medios determinadores de la magnitud de Q (29I, 29Q) acoplados a dichas salidas (27I, 27Q) respectivas de los segundos amplificadores de I y de Q y medios comparadores de magnitud;
- estando dichos medios comparadores de magnitud adaptados para generar una señal de corrección de ganancia (49I, 49Q) para ambos segundos amplificadores (25I, 25Q) de I y de Q mencionados;
y estando dichos segundos
amplificadores (25I, 25Q) de I y de Q adaptados para producir la
salida de señales I y Q equilibradas en amplitud y en
fase.
7. El equilibrador de señales (61) según la
reivindicación 6, que tiene además:
un integrador (79) acoplado a dicho producto (77)
de la correlación cruzada y que tiene una salida (81);
dicha salida (81) del integrador acoplada a un
limitador estricto (83), teniendo dicho limitador estricto (83) una
salida (85);
dicha salida (85) del limitador estricto acoplada
a un acumulador (87), teniendo dicho acumulador (87) una salida
(89); y
dicho acumulador (87) acoplado a dichos primeros
amplificadores (93I, 93Q) de I y de Q para controlar sus
ganancias.
8. El equilibrador de señales según la
reivindicación 7, que tiene además:
sendos filtros de paso bajo (33I, 33Q) de I y de
Q acoplados entre dichos medios determinadores de la magnitud de I y
de Q y dichos medios comparadores de magnitud;
un limitador estricto (41) acoplado a dichos
medios comparadores de magnitud y que tiene una salida (43);
dicha salida (43) del limitador estricto acoplada
a un acumulador (45), teniendo dicho acumulador (45) una salida
(47); y
dicha salida (47) del acumulador acoplada a
dichos segundos amplificadores (25I, 25Q) de I y de Q para controlar
sus ganancias.
9. Un método de equilibrar una señal modulada por
desplazamiento de fase en cuadratura, en el que la señal tiene
componentes I y Q, que incluye generar una señal de corrección para
ambas componentes I y Q, y ajustar la ganancia de las componentes I
y Q dependiendo de dicha señal de corrección, produciendo una señal
equilibrada en amplitud, caracterizado porque dicha señal de
corrección se genera al:
comparar la magnitud de la
componente I con la magnitud de la componente
Q.
10. El método de equilibrar una señal modulada
por desplazamiento de fase en cuadratura según la reivindicación 9,
que comprende además los pasos de:
a) correlacionar de manera cruzada las
componentes de señal I y Q de dicha señal equilibrada en
amplitud;
b) obtener un producto de la correlación
cruzada;
c) ajustar la ganancia de cada componente de
señal I y Q de acuerdo con dicho producto de la correlación
cruzada;
d) sumar una componente con la ganancia ajustada
de la componente diferente para producir una señal equilibrada en
amplitud y en fase;
y repetir los pasos
a-d.
11. Un método de equilibrar una señal modulada
por desplazamiento de fase en cuadratura, en el que la señal tiene
componentes I y Q, que incluye sumar una componente con la ganancia
ajustada de la componente diferente para producir una señal
equilibrada en fase, caracterizado porque la ganancia
ajustada se determina al:
a) correlacionar de manera cruzada las
componentes de señal I y Q;
b) obtener un producto de la correlación
cruzada;
c) ajustar la ganancia de cada componente de
señal I y Q de acuerdo con dicho producto de la correlación
cruzada;
y repetir los pasos
a-c.
12. El método de equilibrar una señal modulada
por desplazamiento de fase en cuadratura según la reivindicación 11,
que comprende además los pasos de:
d) comparar dicha componente I de magnitud de
señal equilibrada en fase con la componente de magnitud Q;
e) generar una señal de corrección para ambas
componentes I y Q;
f) ajustar la ganancia de las componentes I y Q
dependiendo de dicha señal de corrección para producir una señal
equilibrada en fase y en amplitud;
y repetir los pasos
d-f.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US233791 | 1999-01-19 | ||
| US09/233,791 US6377620B1 (en) | 1999-01-19 | 1999-01-19 | Balancing amplitude and phase |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2232204T3 true ES2232204T3 (es) | 2005-05-16 |
Family
ID=22878712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES99968466T Expired - Lifetime ES2232204T3 (es) | 1999-01-19 | 1999-12-07 | Correccion del desequilibrio de amplitud y fase en receptores psk. |
Country Status (12)
| Country | Link |
|---|---|
| US (3) | US6377620B1 (es) |
| EP (2) | EP1145517B1 (es) |
| JP (4) | JP4140943B2 (es) |
| KR (1) | KR100403751B1 (es) |
| CN (1) | CN1142667C (es) |
| AT (2) | ATE281730T1 (es) |
| AU (1) | AU2588200A (es) |
| CA (3) | CA2505751C (es) |
| DE (2) | DE69943301D1 (es) |
| ES (1) | ES2232204T3 (es) |
| HK (2) | HK1040583B (es) |
| WO (1) | WO2000044143A1 (es) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100508508C (zh) * | 1999-01-19 | 2009-07-01 | 交互数字技术公司 | 相移键控接收机中振幅和相位不平衡的校正方法及相应信号平衡器 |
| US6377620B1 (en) * | 1999-01-19 | 2002-04-23 | Interdigital Technology Corporation | Balancing amplitude and phase |
| US6792054B1 (en) * | 1999-03-30 | 2004-09-14 | Texas Instruments Incorporated | Method for reducing complex frequency down-conversion impairments |
| JP3531571B2 (ja) * | 2000-03-15 | 2004-05-31 | 日本電気株式会社 | 振幅偏差補正回路 |
| EP1168597A1 (en) * | 2000-06-23 | 2002-01-02 | NTT DoCoMo, Inc. | Quadrature Receiver with Orthogonality Correction |
| DE10036889C1 (de) * | 2000-07-28 | 2002-04-18 | Infineon Technologies Ag | Verfahren und Einrichtung zur Bestimmung eines in einem differentiellen Sendesignalabschnitt eines Funkgerätes auftretenden Offsetwerts |
| US7050778B1 (en) * | 2000-09-18 | 2006-05-23 | Broadcom Corporation | Direct conversion turner |
| US20020127982A1 (en) * | 2001-03-07 | 2002-09-12 | Nokia Mobile Phones Ltd | Mobile station receiver operable for both single and multi-carrier reception |
| JP2002271428A (ja) * | 2001-03-08 | 2002-09-20 | Sony Corp | 通信装置および通信方法、並びにプログラムおよび記録媒体 |
| KR100414362B1 (ko) * | 2001-05-29 | 2004-01-07 | 엘지전자 주식회사 | 디지털 변조에서의 아이/큐 에러 보상 장치 및 방법 |
| US7061994B2 (en) * | 2001-06-21 | 2006-06-13 | Flarion Technologies, Inc. | Methods and apparatus for I/Q imbalance compensation |
| EP1405479B1 (en) * | 2001-06-29 | 2009-06-03 | Nokia Corporation | Iq-imbalance |
| US7233629B2 (en) * | 2001-06-29 | 2007-06-19 | Nokia Corporation | Adjusting a receiver |
| US7158586B2 (en) * | 2002-05-03 | 2007-01-02 | Atheros Communications, Inc. | Systems and methods to provide wideband magnitude and phase imbalance calibration and compensation in quadrature receivers |
| US6917241B2 (en) * | 2002-05-13 | 2005-07-12 | Matsushita Electric Industrial Co., Ltd. | Amplifier circuit, transmission device, amplification method, and transmission method |
| US20040013204A1 (en) * | 2002-07-16 | 2004-01-22 | Nati Dinur | Method and apparatus to compensate imbalance of demodulator |
| WO2004015853A1 (en) * | 2002-08-02 | 2004-02-19 | Nokia Corporation | Quadrature demodulator using a fft-processor |
| JP3967226B2 (ja) * | 2002-08-07 | 2007-08-29 | 三星電子株式会社 | 無線機 |
| WO2004023753A1 (en) * | 2002-09-05 | 2004-03-18 | Nokia Corporation | Correction of quadrature error |
| US7274750B1 (en) * | 2002-09-27 | 2007-09-25 | 3Com Corporation | Gain and phase imbalance compensation for OFDM systems |
| DE10245686B3 (de) * | 2002-09-30 | 2004-06-03 | Advanced Micro Devices, Inc., Sunnyvale | Phasenfehlerkorrektor und Verfahren |
| TWI226154B (en) * | 2003-01-20 | 2005-01-01 | Mediatek Inc | Method and related apparatus for erasing image cross talk in a low-IF receiver |
| US6950480B2 (en) * | 2003-01-24 | 2005-09-27 | Texas Instruments Incorporated | Receiver having automatic burst mode I/Q gain and phase balance |
| CN100420157C (zh) * | 2003-02-19 | 2008-09-17 | 联发科技股份有限公司 | 用于低中频接收机中消除镜像干扰的方法及相关装置 |
| US7412222B2 (en) * | 2003-05-20 | 2008-08-12 | Broadcom Corporation | Quadrature correction method for analog television reception using direct-conversion tuners |
| GB2406984B (en) * | 2003-06-18 | 2005-12-21 | Motorola Inc | Method and arrangement for I-Q balancing and radio receiver incorporating same |
| DE10332584B3 (de) * | 2003-07-17 | 2005-04-28 | Infineon Technologies Ag | Kompensation der IQ-Phasenunsymmetrie bei Quadraturmodulations- und -demodulations-Verfahren |
| US7298793B2 (en) * | 2003-08-21 | 2007-11-20 | Mediatek Inc. | Method and apparatus for I/Q mismatch calibration of transmitter |
| US7280619B2 (en) * | 2003-12-23 | 2007-10-09 | Intel Corporation | Method and apparatus for compensating I/Q imbalance in receivers |
| JP2005197968A (ja) * | 2004-01-06 | 2005-07-21 | Fujitsu Ltd | 信号処理回路並びに直交復調装置およびその誤差推定方法 |
| US7333423B2 (en) * | 2004-03-31 | 2008-02-19 | Intel Corporation | Transceiver with calibrated I and Q paths and methods for deconvolved calibration |
| US7349677B2 (en) * | 2004-04-08 | 2008-03-25 | Broadcom Corporation | Hardware efficient RF transceiver I/Q imbalance compensation based upon taylor approximation |
| GB2419483B (en) * | 2004-09-17 | 2008-12-24 | Motorola Inc | Demodulator for use in wireless communucations and receiver, method and terminal using it |
| US7570710B1 (en) * | 2004-12-15 | 2009-08-04 | Rf Magic, Inc. | In-phase and quadrature-phase signal amplitude and phase calibration |
| JP4466861B2 (ja) * | 2005-06-27 | 2010-05-26 | 横河電機株式会社 | Ｑｐｓｋ光変調装置 |
| FR2888429A1 (fr) * | 2005-07-06 | 2007-01-12 | St Microelectronics Sa | Correction des defauts d'appariement entre deux voies i et q |
| EP1989851A2 (en) * | 2006-02-22 | 2008-11-12 | Nxp B.V. | In phase and quadrature path imbalance compensation |
| US7653124B2 (en) * | 2006-10-03 | 2010-01-26 | Fujitsu Limited | Monitoring differential phase-shifted keying demodulation |
| CN101388729B (zh) * | 2007-09-14 | 2012-05-09 | 富士通株式会社 | 相位失衡监测装置、振幅失衡监测装置及使用它们的装置 |
| JP5102738B2 (ja) * | 2008-10-27 | 2012-12-19 | シャープ株式会社 | Ｉｑミスマッチ補正回路 |
| US8050350B2 (en) * | 2008-12-30 | 2011-11-01 | Nxp. B.V. | Receiver I-Q balance calibration |
| US8270849B2 (en) * | 2009-03-31 | 2012-09-18 | Alcatel Lucent | Phase error correction in a coherent receiver |
| US8416895B2 (en) * | 2009-06-24 | 2013-04-09 | Broadcom Corporation | Apparatus and method for IQ imbalance calibration in a receiver |
| CN102118174A (zh) * | 2009-12-30 | 2011-07-06 | 上海华虹集成电路有限责任公司 | Cmmb接收机中i/q不平衡补偿装置及方法 |
| JP5216162B2 (ja) | 2010-03-29 | 2013-06-19 | 旭化成エレクトロニクス株式会社 | 位相調整回路、位相調整方法 |
| JP5361927B2 (ja) * | 2011-03-14 | 2013-12-04 | 株式会社東芝 | 無線受信装置 |
| WO2012153373A1 (ja) * | 2011-05-10 | 2012-11-15 | パナソニック株式会社 | 振幅・直交度誤差補償装置 |
| US8670738B2 (en) * | 2011-09-19 | 2014-03-11 | Mediatek Inc. | Imbalance compensator for correcting mismatch between in-phase branch and quadrature branch, and related imbalance compensation method and direct conversion receiving apparatus thereof |
| JP5591853B2 (ja) | 2012-03-19 | 2014-09-17 | 株式会社東芝 | 直交誤差補償回路 |
| JP2015154154A (ja) * | 2014-02-12 | 2015-08-24 | 国立大学法人東京工業大学 | 相補Ｇｏｌａｙ符号を用いた直交変復調方法及び装置 |
| CN108169715B (zh) * | 2017-11-23 | 2021-12-10 | 北京遥感设备研究所 | 一种同相和正交通道相位不平衡度确定方法及系统 |
| US11374803B2 (en) * | 2020-10-16 | 2022-06-28 | Analog Devices, Inc. | Quadrature error correction for radio transceivers |
Family Cites Families (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5220753A (en) | 1975-06-11 | 1977-02-16 | Motorola Inc | Quadrature phase shift keying demodulator |
| US4729110A (en) * | 1984-12-24 | 1988-03-01 | General Electric Company | Correction of offset and gain errors in RF receivers |
| US4736390A (en) * | 1986-10-15 | 1988-04-05 | Itt Avionics, A Division Of Itt Corporation | Zero IF radio receiver apparatus |
| EP0305603B1 (en) * | 1987-09-03 | 1993-03-10 | Koninklijke Philips Electronics N.V. | Gain and phase correction in a dual branch receiver |
| JPH01317010A (ja) | 1988-06-16 | 1989-12-21 | Fujitsu Ltd | 自動利得制御回路 |
| US5134634A (en) * | 1989-08-31 | 1992-07-28 | Nec Corporation | Multilevel quadrature amplitude demodulator capable of compensating for a quadrature phase deviation of a carrier signal pair |
| JPH0485378A (ja) * | 1990-07-27 | 1992-03-18 | Toshiba Chem Corp | ポリエステルイミドウレタン塗料 |
| US5263196A (en) | 1990-11-19 | 1993-11-16 | Motorola, Inc. | Method and apparatus for compensation of imbalance in zero-if downconverters |
| US5105195A (en) * | 1990-12-10 | 1992-04-14 | Hughes Aircraft Company | System and method for compensation of in-phase and quadrature phase and gain imbalance |
| US5249203A (en) * | 1991-02-25 | 1993-09-28 | Rockwell International Corporation | Phase and gain error control system for use in an i/q direct conversion receiver |
| JPH04275746A (ja) | 1991-03-01 | 1992-10-01 | Toshiba Corp | 直交変調器 |
| FR2689712B1 (fr) * | 1992-04-03 | 1994-08-19 | Alcatel Telspace | Dispositif de démodulation de signaux numériques modulés selon une technique à constellations de modulation alternées. |
| US5315620A (en) * | 1992-05-01 | 1994-05-24 | Grumman Aerospace Corporation | Arrangement for correction of synchronous demodulator quadrature phase errors |
| JPH0678006A (ja) | 1992-08-27 | 1994-03-18 | Sanyo Electric Co Ltd | 直交変調回路 |
| JP2636132B2 (ja) * | 1993-03-09 | 1997-07-30 | 日鉱金属株式会社 | 鉄製品の着色処理方法 |
| US5351016A (en) * | 1993-05-28 | 1994-09-27 | Ericsson Ge Mobile Communications Inc. | Adaptively self-correcting modulation system and method |
| US5369411A (en) | 1993-06-01 | 1994-11-29 | Westinghouse Electric Corporation | Imbalance correction of in-phase and quadrature phase return signals |
| JP3552254B2 (ja) | 1993-10-25 | 2004-08-11 | ソニー株式会社 | ４相位相変調回路 |
| US5604929A (en) * | 1995-04-21 | 1997-02-18 | Rockwell International | System for correcting quadrature gain and phase errors in a direct conversion single sideband receiver independent of the character of the modulated signal |
| JP3316723B2 (ja) * | 1995-04-28 | 2002-08-19 | 三菱電機株式会社 | 受信装置の補償方法・受信装置及び送受信装置 |
| KR0166877B1 (ko) * | 1995-08-28 | 1999-02-01 | 구자홍 | 큐피에스케이 위상복조장치 |
| JPH09186729A (ja) | 1996-01-08 | 1997-07-15 | Hitachi Denshi Ltd | 直交変調器および直交復調器の振幅誤差制御方法 |
| US5721756A (en) * | 1996-03-26 | 1998-02-24 | Sicom, Inc. | Digital receiver with tunable analog parameters and method therefor |
| US5949821A (en) * | 1996-08-05 | 1999-09-07 | Motorola, Inc. | Method and apparatus for correcting phase and gain imbalance between in-phase (I) and quadrature (Q) components of a received signal based on a determination of peak amplitudes |
| WO1998010523A1 (en) * | 1996-09-06 | 1998-03-12 | Philips Electronics N.V. | A zero-if receiver |
| JPH1093478A (ja) * | 1996-09-12 | 1998-04-10 | Uniden Corp | スペクトラム拡散信号受信装置 |
| US5705949A (en) * | 1996-09-13 | 1998-01-06 | U.S. Robotics Access Corp. | Compensation method for I/Q channel imbalance errors |
| US6009317A (en) * | 1997-01-17 | 1999-12-28 | Ericsson Inc. | Method and apparatus for compensating for imbalances between quadrature signals |
| CN1069007C (zh) | 1997-04-11 | 2001-07-25 | 庄睛光 | 宽频带低噪音低互调失真接收机 |
| JP3097605B2 (ja) * | 1997-06-06 | 2000-10-10 | 日本電気株式会社 | Ａｇｃ回路 |
| US6044112A (en) * | 1997-07-03 | 2000-03-28 | Hitachi America, Ltd. | Methods and apparatus for correcting amplitude and phase imbalances in demodulators |
| JPH1198212A (ja) | 1997-09-19 | 1999-04-09 | Yokogawa Electric Corp | 直交変調器 |
| US6330290B1 (en) * | 1998-09-25 | 2001-12-11 | Lucent Technologies, Inc. | Digital I/Q imbalance compensation |
| US6118322A (en) * | 1998-11-03 | 2000-09-12 | Motorola, Inc. | Method and apparatus for reducing even order distortion in differential circuits |
| CN100508508C (zh) * | 1999-01-19 | 2009-07-01 | 交互数字技术公司 | 相移键控接收机中振幅和相位不平衡的校正方法及相应信号平衡器 |
| US6377620B1 (en) * | 1999-01-19 | 2002-04-23 | Interdigital Technology Corporation | Balancing amplitude and phase |
| US6222878B1 (en) * | 1999-09-27 | 2001-04-24 | Sicom, Inc. | Communication system with end-to-end quadrature balance control |
| JP4085378B2 (ja) * | 2003-03-28 | 2008-05-14 | 東洋建設株式会社 | 底泥覆土工法 |
| PL2082167T3 (pl) | 2006-10-16 | 2017-08-31 | Philips Lighting Holding B.V. | Urządzenie oświetlające diodą emitującą światło |
-
1999
- 1999-01-19 US US09/233,791 patent/US6377620B1/en not_active Expired - Lifetime
- 1999-12-07 AU AU25882/00A patent/AU2588200A/en not_active Abandoned
- 1999-12-07 ES ES99968466T patent/ES2232204T3/es not_active Expired - Lifetime
- 1999-12-07 EP EP99968466A patent/EP1145517B1/en not_active Expired - Lifetime
- 1999-12-07 AT AT99968466T patent/ATE281730T1/de not_active IP Right Cessation
- 1999-12-07 CA CA002505751A patent/CA2505751C/en not_active Expired - Fee Related
- 1999-12-07 WO PCT/US1999/029002 patent/WO2000044143A1/en active IP Right Grant
- 1999-12-07 CA CA002351761A patent/CA2351761C/en not_active Expired - Fee Related
- 1999-12-07 KR KR10-2001-7008514A patent/KR100403751B1/ko not_active IP Right Cessation
- 1999-12-07 DE DE69943301T patent/DE69943301D1/de not_active Expired - Lifetime
- 1999-12-07 AT AT04013363T patent/ATE503330T1/de not_active IP Right Cessation
- 1999-12-07 CN CNB99814861XA patent/CN1142667C/zh not_active Expired - Fee Related
- 1999-12-07 DE DE69921693T patent/DE69921693T2/de not_active Expired - Lifetime
- 1999-12-07 EP EP04013363A patent/EP1458158B9/en not_active Expired - Lifetime
- 1999-12-07 CA CA2671999A patent/CA2671999C/en not_active Expired - Fee Related
- 1999-12-07 JP JP2000595470A patent/JP4140943B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-05 HK HK02101693.6A patent/HK1040583B/zh not_active IP Right Cessation
- 2002-04-15 US US10/122,992 patent/US6895045B2/en not_active Expired - Fee Related
-
2004
- 2004-11-10 HK HK04108831.2A patent/HK1066121A1/xx not_active IP Right Cessation
-
2005
- 2005-10-31 JP JP2005316066A patent/JP4343166B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-19 JP JP2007188695A patent/JP4606441B2/ja not_active Expired - Fee Related
-
2009
- 2009-01-12 US US12/352,303 patent/US8792545B2/en not_active Expired - Fee Related
-
2010
- 2010-05-26 JP JP2010120543A patent/JP4802288B2/ja not_active Expired - Fee Related
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2232204T3 (es) | Correccion del desequilibrio de amplitud y fase en receptores psk. | |
| US7061994B2 (en) | Methods and apparatus for I/Q imbalance compensation | |
| US7747177B2 (en) | Coherent phase-shift-keying | |
| FI80175B (fi) | Digitalt radiokommunikationssystem. | |
| US7187725B2 (en) | Method and apparatus for compensating I/Q imbalance by using variable loop gain in quadrature demodulator | |
| US8358719B2 (en) | Method and device for the compensation of signal errors in IQ-modulators | |
| US7477687B2 (en) | Balancing amplitude and phase | |
| US5705958A (en) | Apparatus for correcting quadrature error in a modulator and/or in a demodulator for a signal having a plurality of phase states, a corresponding transmitter, and a corresponding receiver | |
| US5684835A (en) | Locally coherent QPSK detection with differential decoding for a fading channel | |
| US8514977B2 (en) | Transmission apparatus, reception apparatus, transmission method, and reception method of wireless communication system | |
| JP4438581B2 (ja) | 復調装置及び復調方法 | |
| MXPA01006193A (es) | Correccion de desequilibrio de amplitud y fase en receptores psk | |
| JPH04286246A (ja) | 変復調器 |