KR100414362B1 - 디지털 변조에서의 아이/큐 에러 보상 장치 및 방법 - Google Patents

디지털 변조에서의 아이/큐 에러 보상 장치 및 방법 Download PDF

Info

Publication number
KR100414362B1
KR100414362B1 KR10-2001-0029815A KR20010029815A KR100414362B1 KR 100414362 B1 KR100414362 B1 KR 100414362B1 KR 20010029815 A KR20010029815 A KR 20010029815A KR 100414362 B1 KR100414362 B1 KR 100414362B1
Authority
KR
South Korea
Prior art keywords
coordinates
signal
phase
axis
vector
Prior art date
Application number
KR10-2001-0029815A
Other languages
English (en)
Other versions
KR20020090793A (ko
Inventor
김영수
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0029815A priority Critical patent/KR100414362B1/ko
Publication of KR20020090793A publication Critical patent/KR20020090793A/ko
Application granted granted Critical
Publication of KR100414362B1 publication Critical patent/KR100414362B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은 I,Q 에러를 인공지능에 의해 자동으로 인식하여 에러를 보상하도록 한 I,Q 에러 보상 장치 및 방법에 관한 것으로, 본 발명에 적용되는 I,Q 에러 보상 장치는, I(In-phase), Q(Quad-phase)신호를 입력받아 QPSK(Quadrature Phase Shift Keying)방식으로 변조하는 변조기와, 증폭기의 증폭된 신호의 왜곡을 측정하는 벡터 신호 분석기와, I 또는 Q 신호의 진폭를 변화시키는 게인 컨트롤러로 이루어진 컨트롤러를 포함하여 구성함으로써, 도형을 인식할 수 있는 인공지능을 추가함으로써, 생산성이 향상되고 휴먼 에러를 줄일 수 있으므로 원가절감 및 송신특성을 개선할 수 있다.

Description

디지털 변조에서의 아이/큐 에러 보상 장치 및 방법{apparatus and method for I/Q error calibration in digital modulation}
본 발명은 디지털 변조에서의 I,Q 에러 보상 장치 및 방법에 관한 것으로,특히 I,Q 에러를 인공지능에 의해 자동으로 인식하여 에러를 보상하도록 한 I,Q 에러 보상 장치 및 방법에 관한 것이다.
도 1 은 종래의 I,Q 에러 보상 장치의 구성도로서, 이에 도시된 바와같이 I,Q 신호를 입력받아 증폭하는 증폭기(10a,10b)와, 상기 증폭기(10a,10b)의 증폭된 신호와 위상변환기(23)의 0°/90°로 시프트된 신호를 혼합하는 혼합기(21,22), 발진기의 출력을 2분배하는 분배기(24), 상기 분배기(24)의 분배된 신호의 위상을 변환하는 위상변환기(23), 상기 혼합기(21,22)에서 혼합된 두 신호를 합치는 가산기(25), 상기 가산기(25)에서 합해진 신호를 증폭시키는 증폭기(26)로 이루어진 변조기(20)와, 상기 증폭기(26)의 증폭된 신호의 주파수를 측정하는 스펙트럼 분석기(40)로 구성된 것으로, 이의 동작 과정을 설명하면 다음과 같다.
발진기(30)의 출력을 2분배하여 위상변환기(23)를 거쳐서 출력된 신호는 증폭기(10a,10b)를 통해서 출력된 I(In-phase), Q(Quad-phase)신호와 혼합기(21,22)에서 합해진다.
상기 두 신호는 가산기(25)에서 다시 합쳐져 측정 장비인 스펙트럼 분석기(spectrum analyzer)(40)로 입력되어 주파수를 측정한다.
상기 위상변환기(23)는 하나의 입력에 두 개의 출력을 갖는 소자로, 한쪽 출력에는 인입된 입력신호를 그대로 출력하고 다른 한쪽 출력에는 입력신호를 90°시프트(shift)하여 출력한다.
상기 인입된 입력신호를 그대로 출력하는 출력단자에는 I 신호가 혼합기(21)에서 혼합되고, 상기 인입된 입력신호를 90°시프트하여 출력하는 출력단자에는 Q신호가 혼합기(22)에서 혼합된다.
이때, I,Q 신호의 크기가 정확 할수록 송신 데이터 에러율이 적다.
종래에는, 상기 송신 데이터 에러율을 적게 하기 위하여 I,Q 를 증폭하는 증폭기(10a,10b)의 이득을 측정장비인 스펙트럼 분석기(40)를 보면서 수동으로 조절함으로써 생산시 원가를 감소시킬 수 있었지만 시간과 인력이 많이 소요되고 휴먼 에러(human error: 계측기 조정시의 측정자 에러)를 일으킬 수 있었다.
따라서, 본 발명은 상기한 바와 같은 문제점을 해결하기 위해 창안된 것으로, 인공지능을 이용하여 I,Q 에러를 자동으로 인식함으로써 에러를 빠르고 간편하게 보상하도록 하는데 그 목적이 있다.
도 1 은 종래의 I,Q 에러 보상 장치의 구성도.
도 2 는 본 발명에 적용되는 I,Q 에러 보상 장치의 구성도.
도 3 은 본 발명에 적용되는 벡터 신호 분석기의 데이터 표시 상태도.
도 4a 및 도 4b 는 본 발명에 적용되는 I,Q 에러 보상 방법의 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
10a, 10b, 26 : 차동 증폭기 20 : 변조기
21, 22 : 혼합기(또는 믹서) 23 : 위상 변환기
24 : 분배기 25 : 가산기
30 : 발진기 40 : 스펙트럼 분석기
50 : 벡터 신호 분석기 60 : 컨트롤러
61 : 게인 컨트롤러
이하, 첨부도면을 참조하여 본 발명에 따른 바람직한 실시예에 대하여 상세히 설명한다.
본 발명에 적용되는 I,Q 에러 보상 장치는,
I(In-phase), Q(Quad-phase)신호를 입력받아 QPSK(Quadrature Phase Shift Keying)방식으로 변조하는 변조기(20),
증폭기(26)의 증폭된 신호의 왜곡을 측정하는 벡터 신호 분석기(50),
I 또는 Q 신호의 진폭를 변화시키는 게인 컨트롤러(61)로 이루어진 컨트롤러(60)을 포함하여 구성된다.
상기 변조기는,
증폭기(10a,10b)의 증폭된 신호와 위상변환기의 0°/ 90°로 시프트된 신호를 혼합하는 혼합기(21,22),
발진기의 출력을 2분배하는 분배기(24),
상기 분배기(24)의 분배된 신호의 위상을 변환하는 위상변환기(23),
상기 혼합기(21,22)에서 혼합된 두 신호를 합치는 가산기(25),
상기 가산기(25)에서 합해진 신호를 증폭시키는 증폭기(26)로 구성된다.
상기 컨트롤러(60)에는 상기 벡터 신호 분석기(50)에서 분석한 위상의 벡터 모양이 정사각형인지 또는 직사각형인지을 구별할 수 있는 인공지능이 포함된다.
상기 위상의 벡터 모양이 정사각형일때 I,Q 크기가 서로 같고, 직사각형일때 I,Q 크기가 서로 다르다.
직사각형일때 정사각형이 될때까지 상기 I,Q 신호의 진폭을 변화시킨다.
본 발명에 적용되는 I,Q 에러 보상 방법은,
변조기로부터 출력된 I 신호 및 Q 신호의 벡터 위상을 측정하는 단계,
상기 측정된 벡터 위상이 이미 설정된 좌표와 동일한 위치값을 갖는지를 체크하는 단계,
상기 체크 결과에 따라 상기 측정된 벡터 위상값이 이미 설정된 좌표와 동일한 위치값을 갖지 않을때에는 상기 변조기로 입력되는 I 신호 및 Q 신호의 진폭을 조정하는 단계로 이루어진다.
상기 체크하는 단계는,
데이터가 정해진 좌표에 찍히면 증폭기(10a,10b)의 게인 조정이 불필요한 단계,
상기 데이터가 정해진 좌표에 찍히지 않을때 X축 좌표는 맞고 Y축 좌표가 다르면 증폭기(10b)의 게인을 조정한 후 상기 정해진 좌표에 찍히면 종료하고, 찍히지 않으면 상기 증폭기(10b)의 게인을 재조정하는 단계,
상기 X축 좌표가 맞지 않고 Y축 좌표가 같을때 X축 좌표가 다르고 Y축 좌표가 맞으면 증폭기(10a)의 게인을 조정한 후 상기 정해진 좌표에 찍히면 종료하고, 찍히지 않으면 상기 증폭기(10a)의 게인을 재조정하는 단계,
상기 X축 좌표가 같고 Y축 좌표가 맞지 않을때 X축 좌표가 다르고 Y축 좌표가 다르면 증폭기(10a,10b)의 게인을 조정한 후 정해진 좌표에 찍히면 종료하고, 찍히지 않으면 상기 증폭기(10a,10b)의 게인을 재조정하는 단계,
X축의 좌표와 Y축의 좌표가 디스플레이 범위를 벗어나면 에러를 표시하는 단계,
상기 X축의 좌표와 Y축의 좌표가 디스플레이 범위를 벗어나지 않을때 X축의 좌표값과 Y축의 좌표값이 고정되지 않고 랜덤(random)한 위치에 표시되면 I,Q 에러 또는 QPSK 변조 에러를 디스플레이 한 후 종료하고, 상기 X축의 좌표값과 Y축의 좌표값이 고정되고 랜덤한 위치에 표시되면 상기 데이터가 정해진 좌표에 찍히는지를 판단하는 단계로 되돌아가는 단계를 포함하여 이루어진다.
상기 데이터가 정해진 좌표에 찍힐때 디스플레이 되는 형상은 정사각형을 나타내고, 정해진 좌표에 찍히지 않을때 디스플레이 되는 형상은 직사각형을 나타낸다.
정사각형일때 증폭기 입력단의 I,Q 크기는 서로 같고, 직사각형일때 증폭기 입력단의 I,Q 크기는 서로 다르다.
직사각형일때 정사각형이 될때까지 상기 I,Q 신호의 진폭을 변화시킨다.
도 2 는 본 발명에 적용되는 I,Q 에러 보상 장치의 구성도로서, 이에 도시된 바와같이 I,Q 신호를 입력받아 증폭하는 증폭기(10a,10b)와; 상기 증폭기(10a,10b)의 증폭된 신호와 위상변환기의 0°/ 90°로 시프트된 신호를 혼합하는 혼합기(21,22), 발진기의 출력을 2분배하는 분배기(24), 상기 분배기(24)의 분배된 신호의 위상을 변환하는 위상변환기(23), 상기 혼합기(21,22)에서 혼합된 두 신호를 합치는 가산기(25), 상기 가산기(25)에서 합해진 신호를 증폭시키는 증폭기(26)로 이루어진 변조기(20)와; 상기 증폭기(26)의 증폭된 신호의 왜곡을 측정하는 벡터 신호 분석기(50)와; I 또는 Q 신호의 진폭를 변화시키는 게인 컨트롤러(61)로 이루어진 컨트롤러(60)로 구성된 것으로, 이의 동작 과정을 설명하면 다음과 같다.
본 발명의 동작 과정 설명시 종래 기술에서 설명된 부분은 중복되므로 생략한다.
증폭기(26)에서 출력된 신호(QPSK:Quadrature Phase Shift Keying, 직교 위상 편이 변조)가 벡터신호분석기(50)에 입력되면 컨트롤러(60)에서 그 결과를 입력받아 분석한다.
상기 컨트롤러(60)는 두 신호의 크기가 같은지 아니면 다른지를 구별하여 다르면 게인 컨트롤러(61)를 이용하여 I 또는 Q 신호의 진폭(amplitude)을 변화시킨다.
상기 컨트롤러(60)가 두신호의 크기가 같은지, 다른지를 구별하는 방법은 벡터신호 분석결과 위상의 벡터 모양이 정사각형인지 또는 직사각형인지를 구별할 수 있는 인공지능 기능이 있다.
상기 위상의 벡터 모양이 정사각형이면 I,Q 크기가 정확히 일치하고, 위상의 벡터 모양이 직사각형이면 I,Q 신호의 증폭은 다르므로 정사각형이 될때까지 I 또는 Q 신호의 증폭을 변화시킨다.
부연하여, 상기 벡터 신호 분석기(50)의 데이터 디스플레이는 예를들면 도 3 에 도시된 바와같이 데이터가 정확히 4점에 찍히면 정사각형이 되어 I,Q 의 크기가 정확히 일치하며, 임의로 스펙(spec)을 정하면 크기가 도 3의 좌표상에서 3 정도 벗어나도 정확한 것으로 간주한다.
상기 크기가 3 정도 벗어남의 오차범위는 ±3 을 지칭한다.
위상의 벡터 모양이 정사각형인지 또는 직사각형인지를 구별하는 인공지능 알고리즘은 하기의 I,Q 에러 보상 방법을 통해 설명하고자 한다.
도 4a 및 도 4b 는 본 발명에 적용되는 I,Q 에러 보상 방법의 흐름도로서, 이의 진행 과정을 설명하면 다음과 같다.
벡터 신호 분석기(50)로부터 데이터를 입력받은 컨트롤러(60)는 데이터가 좌표 33,33/33,66/66,33/66,66 에 정확히 찍히면 I,Q 크기가 정확히 일치하여 증폭기(10a,10b)의 게인 조정이 불필요하므로 종료한다.(S10∼S30)
데이터가 좌표 33,33/33,66/66,33/66,66 에 정확히 찍히지 않을때 X축 좌표는 맞고 Y축 좌표가 다르면 증폭기(10b)의 게인을 조정한 후 상기 좌표 33,33/33,66/66,33/66,66 에 정확히 찍히면 종료하고, 찍히지 않으면 상기 증폭기(10b) 게인 조정단계로 되돌아간다.(S40∼S60)
상기 X축 좌표가 맞지 않고 Y축 좌표가 같을때 X축 좌표가 다르고 Y축 좌표가 맞으면 증폭기(10a)의 게인을 조정한 후 상기 좌표 33,33/33,66/66,33/66,66 에 정확히 찍히면 종료하고, 찍히지 않으면 상기 증폭기(10a) 게인 조정단계로 되돌아간다.(S70∼S90)
상기 X축 좌표가 같고 Y축 좌표가 맞지 않을때 X축 좌표가 다르고 Y축 좌표가 다르면 증폭기(10a,10b)의 게인을 조정한 후 좌표 33,33/33,66/66,33/66,66 에 정확히 찍히면 종료하고, 찍히지 않으면 상기 증폭기(10a,10b) 게인 조정단계로 되돌아간다.(S100∼S300)
X축의 좌표와 Y축의 좌표가 디스플레이 범위를 벗어나면 에러를 표시한다. (S400,S500)
X축의 좌표와 Y축의 좌표가 디스플레이 범위를 벗어나지 않을때 X축의 좌표값과 Y축의 좌표값이 고정되지 않고 랜덤(random)한 위치에 표시되면 I,Q 에러 또는 QPSK 변조(modulation)에러를 디스플레이 한 후 종료하고, X축의 좌표값과 Y축의 좌표값이 고정되고 랜덤한 위치에 표시되면 상기 데이터가 좌표 33,33/33,66/66,33/66,66 에 정확히 찍히는지를 판단하는 단계로 되돌아간다. (S600,S700)
이상에서 설명한 바와 같이 본 발명에 의하면, 도형을 인식할 수 있는 인공지능을 추가함으로써, 생산성이 향상되고 휴먼 에러를 줄일 수 있으므로 원가절감 및 송신특성을 개선할 수 있다.

Claims (10)

  1. I(In-phase), Q(Quad-phase) 신호를 입력받아 증폭하는 제1증폭기;
    발진기의 출력을 2분배하는 분배기;
    상기 분배기에서 분배된 신호의 위상을 각각 0°및 90°로 시프트시키는 위상변환기;
    상기 증폭기에서 증폭된 I 및 Q 신호와 상기 위상변환기에서 0°및 90°로 시프트된 신호를 각각 혼합하는 혼합기;
    상기 혼합기에서 혼합된 두 신호를 합치는 가산기;
    상기 가산기에서 합해진 신호를 증폭시키는 제2증폭기;
    상기 제2증폭기에서 증폭된 신호의 왜곡을 측정하는 벡터 신호 분석기; 및
    I 또는 Q 신호의 진폭를 변화시키는 게인 컨트롤러를 갖는 컨트롤러를 포함하며,
    상기 컨트롤러는 상기 벡터 신호 분석기에서 분석한 위상의 벡터 모양이 정사각형이 아닌 경우, 상기 게인 컨트롤러를 이용하여 상기 제1증폭기의 게인을 조절함으로써 정사각형이 될 때까지 상기 I, Q 신호의 진폭을 변화시키는 것을 특징으로 하는 디지털 변조에서의 I,Q 에러 보상 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 컨트롤러는 상기 벡터 신호 분석기에서 분석한 위상의 벡터 모양이 정사각형인지 또는 직사각형인지를 구별할 수 있는 인공지능을 더 포함하는 것을 특징으로 하는 디지털 변조에서의 I,Q 에러 보상 장치.
  4. 제 3 항에 있어서,
    상기 위상의 벡터 모양이 정사각형일때 I, Q 신호의 크기가 서로 같고, 직사각형일때 I, Q 신호의 크기가 서로 다른 것을 특징으로 하는 디지털 변조에서의 I,Q 에러 보상 장치.
  5. 삭제
  6. I, Q 신호를 QPSK 방식으로 변조하는 변조기, 상기 변조기에서 출력된 신호의 왜곡을 측정하는 벡터 신호 분석기 및 상기 변조기 내의 I, Q 신호 증폭기의 게인을 조정하는 컨트롤러를 포함하는 I, Q 에러 보상 장치에서 I, Q 에러를 보상하는 방법에서 있어서. 상기 방법은:
    상기 벡터 신호 분석기가 상기 변조기로부터 출력된 I 신호 및 Q 신호의 벡터 위상을 측정하는 단계;
    상기 측정된 벡터 위상이 미리 설정된 좌표와 동일한 위치값을 갖는지를 체크하여 데이터가 정해진 좌표와 일치하지 않는 경우, 상기 컨트롤러의 제어에 따라, X축의 좌표는 일치하고 Y축의 좌표가 일치하지 않으면 Y축의 좌표가 일치할 때까지 Q 신호 증폭기의 게인을 조정하고, X축의 좌표가 일치하지 않고 Y축의 좌표는 일치하면 X축의 좌표가 일치할 때까지 I 신호 증폭기의 게인을 조정하며, X축의 좌표와 Y축의 좌표가 모두 일치하지 않으면 X축의 좌표와 Y축의 좌표가 모두 일치할 때까지 I 및 Q 신호 증폭기의 게인을 조정하는 단계를 포함하는 것을 특징으로 하는 디지털 변조에서의 I, Q 에러 보상 방법.
  7. 제 6 항에 있어서,
    X축의 좌표와 Y축의 좌표가 디스플레이 범위를 벗어나는 경우 에러 표시를 하고 작업을 종료하는 단계를 더 포함하는 것을 특징으로 하는 디지털 변조에서의 I, Q 에러 보상 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 X축의 좌표값과 Y축의 좌표값이 고정되지 않고 랜덤(random)한 위치에 표시되는 경우 I, Q 에러 또는 QPSK 변조 에러를 디스플레이 하고 작업을 종료하는 단계를 더 포함하는 것을 특징으로 하는 디지털 변조에서의 I, Q 에러 보상 방법.
  9. 제 6 항에 있어서,
    상기 측정된 벡터 위상이 미리 설정된 좌표와 동일한 위치값을 갖는 경우 디스플레이 되는 형상은 정사각형이며 이 때 I, Q 신호의 크기는 서로 같고,
    상기 측정된 벡터 위상이 미리 설정된 좌표와 일치하지 않는 위치값을 갖는 경우 디스플레이 되는 형상은 직사각형이며 이 때 I, Q 신호의 크기는 서로 다른 것을 특징으로 하는 디지털 변조에서의 I, Q 에러 보상 방법.
  10. 제 6 항 또는 제 9 항에 있어서,
    상기 측정된 벡터 위상의 위치값과 미리 설정된 좌표와의 차이가 소정의 오차 범위 이내에 있는 경우에는 좌표값이 일치하는 것으로 간주하는 것을 특징으로 하는 디지털 변조에서의 I, Q 에러 보상 방법.
KR10-2001-0029815A 2001-05-29 2001-05-29 디지털 변조에서의 아이/큐 에러 보상 장치 및 방법 KR100414362B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0029815A KR100414362B1 (ko) 2001-05-29 2001-05-29 디지털 변조에서의 아이/큐 에러 보상 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0029815A KR100414362B1 (ko) 2001-05-29 2001-05-29 디지털 변조에서의 아이/큐 에러 보상 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20020090793A KR20020090793A (ko) 2002-12-05
KR100414362B1 true KR100414362B1 (ko) 2004-01-07

Family

ID=27706973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0029815A KR100414362B1 (ko) 2001-05-29 2001-05-29 디지털 변조에서의 아이/큐 에러 보상 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100414362B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11112447B1 (en) * 2018-06-11 2021-09-07 Anritsu Company Method for differential/common-mode noise figure measurements
US11316542B2 (en) * 2020-08-10 2022-04-26 Rohde & Schwarz Gmbh & Co. Kg Signal analysis method and signal analysis module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950022039A (ko) * 1993-12-23 1995-07-26 이헌조 디지탈 수신 시스템의 반송파 위상 오차에 무관한 자동 진폭 조정 회로
JPH09238171A (ja) * 1996-02-29 1997-09-09 Sanyo Electric Co Ltd 直交位相成分を含む変調信号の復調回路
KR19980031645A (ko) * 1996-10-31 1998-07-25 배순훈 자동 이득 조절기
WO2000044143A1 (en) * 1999-01-19 2000-07-27 Interdigital Technology Corporation Correction of amplitude and phase imbalance in psk receivers
JP2000261514A (ja) * 1999-03-10 2000-09-22 Victor Co Of Japan Ltd ディジタル信号復調回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950022039A (ko) * 1993-12-23 1995-07-26 이헌조 디지탈 수신 시스템의 반송파 위상 오차에 무관한 자동 진폭 조정 회로
JPH09238171A (ja) * 1996-02-29 1997-09-09 Sanyo Electric Co Ltd 直交位相成分を含む変調信号の復調回路
KR19980031645A (ko) * 1996-10-31 1998-07-25 배순훈 자동 이득 조절기
WO2000044143A1 (en) * 1999-01-19 2000-07-27 Interdigital Technology Corporation Correction of amplitude and phase imbalance in psk receivers
JP2000261514A (ja) * 1999-03-10 2000-09-22 Victor Co Of Japan Ltd ディジタル信号復調回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11112447B1 (en) * 2018-06-11 2021-09-07 Anritsu Company Method for differential/common-mode noise figure measurements
US11316542B2 (en) * 2020-08-10 2022-04-26 Rohde & Schwarz Gmbh & Co. Kg Signal analysis method and signal analysis module

Also Published As

Publication number Publication date
KR20020090793A (ko) 2002-12-05

Similar Documents

Publication Publication Date Title
US7058139B2 (en) Transmitter with transmitter chain phase adjustment on the basis of pre-stored phase information
US7076266B2 (en) System and method for power control calibration and a wireless communication device
EP1604456B1 (en) Closed loop power control of non-constant envelope waveforms using sample/hold
US5574994A (en) Method of correcting carrier leak in a transmitter
US20080232447A1 (en) Method and system for calibration in an fm transceiver system
US5978662A (en) Circuit arrangement comprising a Cartesian amplifier
US6519293B1 (en) Radio transmitter and radio communication method
JP4341418B2 (ja) 直交変調器の調整装置及び調整方法並びに通信装置とプログラム
CA2158773A1 (en) Method and circuit for regulating the power of and linearizing a transmission signal of a radio device
US5321726A (en) Calibration of vector demodulator using statistical analysis
JP2002319870A (ja) ループゲイン制御方法及び電力増幅回路
EP2056479A1 (en) Transmission circuit and communication apparatus
US7813444B2 (en) Measurement method and arrangement for amplitude and phase synchronization in a polar transmitter
EP1204874B1 (en) Automated frequency stepping noise measurement test system
EP1628394B1 (en) Detection circuit and detection circuit adjustment method
WO2014122718A1 (ja) 無線通信装置及び送信電力制御方法
KR100414362B1 (ko) 디지털 변조에서의 아이/큐 에러 보상 장치 및 방법
US8798198B2 (en) Calibration systems for wireless electronic devices
US6999737B2 (en) Wireless transmitter and device for mobile station
JPH06303045A (ja) 負帰還増幅器
EP0324581A2 (en) Calibration of vector demodulator using statistical analysis
JP3144649B2 (ja) 歪補償直交変調器
US6970684B2 (en) Method for reducing interference in transmitter and transmitter
KR100826377B1 (ko) 수신기능을 갖는 폴러 송신 장치
JP3197467B2 (ja) 送信出力制御装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061129

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee