JP5216162B2 - 位相調整回路、位相調整方法 - Google Patents

位相調整回路、位相調整方法 Download PDF

Info

Publication number
JP5216162B2
JP5216162B2 JP2012508080A JP2012508080A JP5216162B2 JP 5216162 B2 JP5216162 B2 JP 5216162B2 JP 2012508080 A JP2012508080 A JP 2012508080A JP 2012508080 A JP2012508080 A JP 2012508080A JP 5216162 B2 JP5216162 B2 JP 5216162B2
Authority
JP
Japan
Prior art keywords
local signal
signal
circuit
phase adjustment
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012508080A
Other languages
English (en)
Other versions
JPWO2011121979A1 (ja
Inventor
丈司 藤林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei EMD Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Priority to JP2012508080A priority Critical patent/JP5216162B2/ja
Application granted granted Critical
Publication of JP5216162B2 publication Critical patent/JP5216162B2/ja
Publication of JPWO2011121979A1 publication Critical patent/JPWO2011121979A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36Modulator circuits; Transmitter circuits
    • H04L27/366Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Superheterodyne Receivers (AREA)
  • Transmitters (AREA)

Description

本発明は位相調整回路、位相調整方法に関し、特に、直交復調を行う受信回路、または直交変調を行う送信回路に用いられる、IQ直交ローカル信号を生成する位相調整回路、位相調整方法に関する。
近年、携帯電話やデジタル放送に代表されるようにデジタル信号を変調して送受信するデジタル変調方式が無線通信の方式として広く用いられている。デジタル変調には、主にPSK(Phase Shift Keying)変調、QPSK(Quadrature PSK)変調、QAM(Quadrature Amplitude Modulation)、OFDM(Orthogonal Frequency Division Multiplexing)などが挙げられる。これらはいずれもI信号(In-phase信号、同相成分)とQ信号(Quadrature信号、直交成分)とが直交多重された信号を用いる通信方式である。
これらI信号およびQ信号を用いてIQ変調やIQ復調を行う際、その手段の一つとして、次の方法が簡便で有効である。すなわち、キャリア周波数を90度位相の異なる2信号としたIQ直交ローカル信号を用いて、ミキサ回路によってIQであらわされたベースバンド信号を直接変調する、あるいはIQ直交変調された高周波信号を直接復調する方法が簡便で有効である。ただしこの直接変調や直接復調を行う場合、Iローカル信号とQローカル信号との位相差が、理想的な位相差である90度からずれてしまうと、IQの直交性が損なわれ、通信品質の劣化が生じることがよく知られている。
たとえば、IQ直交変調を行う送信機や受信機において、IQ直交ローカルの位相差が正確な90度からずれると、変調信号および復調信号のIQコンスタレーションが歪み、EVM(Error Vector Magnitude)の劣化をもたらす。そのため、IQ直交ローカルの位相誤差を小さく抑えることがより良い通信品質を実現する上で重要となる。しかしIQ直交ローカルの位相誤差は、Iローカル信号およびQローカル信号を生成するための90度位相シフト回路の不完全性や、ローカル信号の伝送路のI側Q側でのアンバランスなどさまざまな要因で発生する。このため、きわめて小さい位相誤差を実現するためにはIQローカル信号の位相補正が必要となる。
IQローカル信号の位相誤差を調整する手段は、例えば、特許文献1に記載されている。特許文献1では、図18に示すような回路を用いてIQローカル信号の位相差を調整して位相誤差を抑えている。この回路では、シングル入力端子にローカル信号を入力し、差動出力ポートから位相が調整されたローカル信号を得る。そして、容量C1およびC2、または、抵抗R1およびR2を可変素子にしてそれぞれ容量値および抵抗値を調整することで、その値に応じて差動出力ポートに現れる信号の位相を変化させる。
特開2008−205810公報
IQ直交変調を行う送信機や受信機を実現するための実際の回路においては、IQ直交ローカル信号はさまざまな要因でその位相差が90度からずれてしまう。例えば、IQ直交ローカル信号生成回路からミキサ回路への伝播経路につく抵抗成分、容量成分のミスマッチによってIQローカル信号の伝播遅延に差異が生じたり、またIQ直交ローカル信号生成回路そのものがもつIQ間のミスマッチでローカル信号の波形がIQ間で差異をもち、その結果ミキサ回路におけるスイッチングタイミングがIQ間でずれることで位相誤差となる場合もある。そのため、通信品質を向上させるためには、送信機や受信機の製造後にIQ直交ローカル信号の位相差を90度となるように補正するIQ位相調整回路が必要になる。
ここで、特許文献1に記載された回路では、抵抗と容量との組み合わせにより生じる位相変動の周波数特性を利用して位相を調整している。このため、低い周波数から高い周波数まで広い周波数範囲をもつローカル信号の位相を調整するためには抵抗値と容量値とを大きく調整できる必要がある。その一方で位相調整精度を確保するためにはきわめて細かい調整が必要である。したがって、大きな抵抗調整幅および大きな容量調整幅が必要であり、かつ、それらを細かく調整できる必要がある。よって、高い精度を保ったまま広い周波数範囲のローカル信号に適用するのは、素子値切り替えの規模が大きくなるため、その実現は容易ではない。
また、送信機や受信機を半導体集積回路において実現する場合もある。半導体集積回路において、特許文献1に記載の回路を採用し、高精度に抵抗値と容量値とを切り替えるためには、非常に大きなサイズの素子が必要となるのが一般的である。このため、特許文献1に記載の回路を含むIQ位相調整回路を半導体集積回路内で実現するためには、回路面積規模が非常に大きなものになるという問題点があった。
本発明はこの点に鑑みてなされたものであり、その目的は広い周波数範囲のIQローカル信号に対して、容易に精度のよい位相調整を実現し、また半導体集積回路内でも非常に小面積で実現できる、位相調整回路、位相調整方法を提供することである。
上記の目的を達成するために、本発明のある態様に係る位相調整回路は、第1のIローカル信号、および前記第1のIローカル信号と同一の周波数で位相が異なる第1のQローカル信号のうち、一方のローカル信号が入力され、且つ前記第1のIローカル信号と前記第1のQローカル信号とに所望の位相差を与えるための調整量に応じた利得を有する第1の増幅部と、前記第1のIローカル信号および前記第1のQローカル信号のうち、他方のローカル信号と前記第1の増幅部からの出力信号とを加算もしくは減算し、前記一方のローカル信号が前記第1のIローカル信号であるとき第2のQローカル信号を出力し、前記一方のローカル信号が前記第1のQローカル信号であるとき第2のIローカル信号を出力する第1の加減算部と、
を備え
前記第2のIローカル信号および前記第2のQローカル信号は、直交ミキサに入力される。このような構成によれば、直交変復調回路に用いるIQローカル信号の精密な位相調整を、実現することができる。
前記第1の増幅部は、利得が変化可能であることが望ましい。利得が変化可能であるため、IQローカル信号の位相調整を精密に行うことができる。
また、前記第1の増幅部は、利得が固定であってもよい。
前記第1の増幅部は、バイアス電流を変化させることにより、利得が調整されることが望ましい。バイアス電流を変化させて利得が調整されることにより、IQローカル信号の位相調整を精密に行うことができる。
前記第1の増幅部に、ロード抵抗が接続されており、前記ロード抵抗に前記バイアス電流が供給されていてもよい。バイアス電流を変化させて相互コンダクタンス値を変化させ、これとロード抵抗との積によって決定される利得が調整されることにより、IQローカル信号の位相調整を精密に行うことができる。
前記他方のローカル信号が入力され、且つ前記第1のIローカル信号と前記第1のQローカル信号とに所望の位相差を与えるための調整量に応じた利得を有する第2の増幅部と、
前記一方のローカル信号と前記第2の増幅部からの出力信号とを加算もしくは減算し、前記一方のローカル信号が前記第1のIローカル信号であるとき第2のIローカル信号を出力し、前記一方のローカル信号が前記第1のQローカル信号であるとき第2のQローカル信号を出力する第2の加減算部と、
を更に備えていてもよい。このような構成によれば、直交変復調回路に用いるIQローカル信号の精密な位相調整を、実現することができる。
前記第2の増幅部は、利得が変化可能であることが望ましい。利得が変化可能であるため、IQローカル信号の位相調整を精密に行うことができる。
また、前記第2の増幅部は、利得が固定であってもよい。
前記第2の増幅部は、バイアス電流を変化させることにより、利得が調整されることが望ましい。バイアス電流を変化させて利得が調整されることにより、IQローカル信号の位相調整を精密に行うことができる。
前記第2の増幅部には、ロード抵抗が接続されており、前記ロード抵抗に前記バイアス電流が供給されていてもよい。バイアス電流を変化させて相互コンダンクタンス値を変化させ、これとロード抵抗との積によって決定される利得が調整されることにより、IQローカル信号の位相調整を精密に行うことができる。
位相調整回路の他の態様において、前記第1のIローカル信号と前記第1のQローカル信号との位相差が90度からずれた誤差である位相誤差の値の正負に応じて、前記第1の増幅部及び前記第2の増幅部の一方の利得が零に設定されてもよい。このような構成によれば、一方のみの増幅器の動作のみの簡潔な構成で位相調整回路を実現することができる。
前記第1の加減算部及び前記第2の加減算部は、一方が加算を行い、他方が減算を行うことを特徴とする。このような構成によれば、より簡潔な構成で、直交変復調回路に用いるIQローカル信号の精密な位相調整を、実現することができる。
前記第2の加減算部には、第3の増幅部を介して、前記一方のローカル信号が入力され、
前記第1の加減算部には、第4の増幅部を介して、前記他方のローカル信号が入力されることを特徴とする。このような構成によれば、直交変復調回路に用いるIQローカル信号の精密な位相調整を、実現することができる。
前記第1の加減算部は、前記第1の増幅部の出力と前記第4の増幅部の出力との結線によって実現され、
前記第2の加減算部は、前記第2の増幅部の出力と前記第3の増幅部の出力との結線によって実現されることを特徴とする。このような構成によれば、出力を結線することで加減算部を実現できるため、位相調整回路を簡易な構成で実現することができる。
前記第1のIローカル信号及び前記第1のQローカル信号を生成するローカル信号生成部を更に備え、前記ローカル信号生成部は、第5のローカル信号を入力し所定の分周比で分周して前記第1のIローカル信号及び前記第1のQローカル信号を生成する分周部を有することが望ましい。分周部を用いてIQ位相調整回路を構成することにより、より簡便な回路構成によって、IQ位相調整回路を実現することができる。
前記第1のIローカル信号及び前記第1のQローカル信号を生成するローカル信号生成部を更に備え、前記ローカル信号生成部は、第5のローカル信号を入力し位相をシフトさせて前記第1のIローカル信号及び前記第1のQローカル信号を生成する位相分割部を有することが望ましい。このような構成によれば、位相誤差が零になるように位相調整を行うことができる。
本発明のある態様に係る位相調整方法は、第1のIローカル信号、および前記第1のIローカル信号と同一の周波数で位相が異なる第1のQローカル信号のうち、一方のローカル信号を前記第1のIローカル信号と前記第1のQローカル信号とに所望の位相差を与えるための調整量に応じた利得で増幅する第1のステップと、
前記第1のIローカル信号および前記第1のQローカル信号のうち、他方のローカル信号と前記一方のローカル信号を増幅した信号とを加算もしくは減算し、前記一方のローカル信号が前記第1のIローカル信号であるとき第2のQローカル信号を出力し、前記一方のローカル信号が前記第1のQローカル信号であるとき第2のIローカル信号を出力する第2のステップと、
を備え
前記第2のIローカル信号および前記第2のQローカル信号は、直交ミキサに入力される。この方法によれば、直交変復調回路に用いるIQローカル信号の精密な位相調整を、実現することができる。
本発明によれば、直交変復調回路に用いるIQローカル信号の精密な位相調整を、広いローカル周波数範囲で実現することができる。また、半導体集積回路内でIQ位相調整回路を実現する上で、非常に小さい面積規模でIQ位相調整回路を実現することができる。
本発明の実施形態による位相調整回路を用いた直交変調回路を示す図である。 本発明の実施形態による位相調整回路を用いた直交復調回路を示す図である。 本発明の本実施形態による位相調整回路の構成例を示すブロック図である。 本発明の本実施形態による位相調整回路の他の構成例を示すブロック図である。 本発明の本実施形態による位相調整回路の他の構成例を示すブロック図である。 本発明の本実施形態による位相調整回路の他の構成例を示すブロック図である。 差動回路を用いて可変アンプを実現した構成例を示す図である。 本発明の本実施形態による位相調整回路の他の構成例を示すブロック図である。 本発明の本実施形態による位相調整回路の他の構成例を示すブロック図である。 差動回路を用いて位相調整回路を実現した構成例を示す図である。 半導体集積回路内で図10の回路を実現した場合の回路配置例を示すイメージ図である。 分周回路を用いて実現した位相調整回路を備えた直交変調回路の構成例を示すブロック図である。 分周回路を用いて実現した位相調整回路を備えた直交復調回路の構成例を示す図である。 2分周回路を用いて実現した位相調整回路の具体的な回路構成例を示す図である。 4分周回路を用いて実現した位相調整回路の具体的な回路構成例を示す図である。 ポリフェーズフィルタを用いて実現した位相調整回路を備えた直交変調回路の構成例を示すブロック図である。 ポリフェーズフィルタを用いて実現した位相調整回路を備えた直交復調回路の構成例を示すブロック図である。 特許文献1における、位相調整を実現する手段を示す図である。
以下、本発明による位相調整回路の実施の形態について、図面を参照して説明する。なお、以下の説明において参照する各図では、他の図と同等部分は同一符号によって示されている。
(直交変調回路、直交復調回路)
図1は本実施形態によるIQ位相調整回路を用いた直交変調回路の例であり、図2は本実施形態によるIQ位相調整回路を用いた直交復調回路の例である。図1の直交変調回路、図2の直交復調回路のいずれにおいても、位相誤差を持ったローカル信号として、互いに位相がおよそ90度異なるローカル信号Aおよびローカル信号BがIQ位相調整回路10に入力され、このIQ位相調整回路10において位相誤差を抑えたローカル信号A2およびローカル信号B2が直交ミキサ20に入力される。直交ミキサ20は、ローカル信号A2を入力の一方とするIミキサ20aと、ローカル信号B2を入力の一方とするQミキサ20bとを備えている。
図1の直交変調回路においては、IQ送信ベースバンド信号がIミキサ20aとQミキサ20bとでそれぞれ周波数変換され、IQ合成されて送信RF(Radio Frequency)信号として出力される。また、図2の直交復調回路においては、受信RF信号がIミキサ20aとQミキサ20bとでそれぞれ周波数変換され、IQ受信ベースバンド信号となる。
(IQ位相調整回路の構成例)
図3は本実施形態によるIQ位相調整回路の構成例を示すブロック図である。ローカル信号Bは、利得すなわちゲインが調整できる可変アンプAMP2(第2の増幅部)に入力され、その出力が加減算回路(加減算部)5においてローカル信号Aから加算もしくは減算され、ローカル信号A2として出力される。同時に、ローカル信号Bはそのままローカル信号B2として出力される。このローカル信号A2およびローカル信号B2が直交ミキサに使用するIQローカル信号となる。
ここで、ローカル信号Aが、IQ位相調整回路に入力されるIローカル信号(第1のIローカル信号)であり、ローカル信号Bが、IQ位相調整回路に入力されるQローカル信号(第1のQローカル信号)であるとき、ローカル信号A2が、IQ位相調整回路から出力されるIローカル信号(第2のIローカル信号)となり、ローカル信号B2が、IQ位相調整回路から出力されるQローカル信号(第2のQローカル信号)となる。
また、ローカル信号Aが、IQ位相調整回路に入力されるQローカル信号(第1のQローカル信号)であり、ローカル信号Bが、IQ位相調整回路に入力されるIローカル信号(第1のIローカル信号)であるとき、ローカル信号A2が、IQ位相調整回路から出力されるQローカル信号(第2のQローカル信号)となり、ローカル信号B2が、IQ位相調整回路から出力されるIローカル信号(第2のIローカル信号)となる。
このとき、ローカル信号A2について、ローカル信号Aとローカル信号Bとの位相誤差(すなわち、位相差の90度からのずれ)をα(α>0)とすると、ローカル信号Aはsin(ωt−α)、ローカル信号Bはcosωtで表せる。可変アンプAMP2の利得をkとすると、ローカル信号A2は式(1)のようになる。
Figure 0005216162
ただし、βは式(2)を満たすβとなる。
Figure 0005216162
式(1)からわかるように、βを0(零)とすることでローカル信号A2はローカル信号Bとの位相誤差が0(零)となる。つまり、この場合はk=sinαとし、加減算回路5で加算をすることでローカル信号A2とローカル信号B2との位相誤差を無くすることができる。
本実施形態の位相調整回路は、上述したようなIQ直交ローカル信号生成回路そのものがもつIQ間ミスマッチによる位相誤差だけでなく、伝播経路や直交ミキサなどの後段の回路で生じるIQ間ミスマッチによる位相誤差を無くすこともできる。この場合、例えば、後段の直交ミキサにおいて、1度の位相誤差が生じるとき、βを−1度(つまり、ローカル信号A2とローカル信号B2との位相差が89度)となるように、ゲインkの値を決めることで、直交変調回路及び直交復調回路全体の位相誤差を0(零)にすることができる。
ここで、α=0としたとき、つまり、本実施形態の位相調整回路の前段の回路における位相誤差が0(零)のときについて考えると、k=tanβとなる。後段の回路が正の位相誤差をもつとき、βは負の値となり、後段の回路が負の位相誤差をもつとき、βは正の値となる。βが負の値のとき、可変アンプAMP2でtanβの絶対値をかけて加減算回路5で減算をしてもよいし、可変アンプAMP2でtanβ自体をかけて、加減算回路5で加算をしてもよい。一方、βが正の値のとき、可変アンプAMP2でtanβをかけて、加減算回路5で加算をすればよい。
このゲインkを細かく調整できるようにすることで、精密な位相調整が可能となる。ゲインkが一定であれば位相調整量は周波数によらず一定となるため、たとえば数MHzから数GHzで動作するような広い周波数範囲のローカル信号について非常に精度よく調整を行うことが容易に可能となる。
特に、IQ直交ローカル信号生成回路からミキサ回路への伝播経路につく抵抗成分、容量成分のミスマッチによるIQ間ミスマッチと、IQ直交ローカル信号生成回路そのものがもつIQ間ミスマッチと、直交ミキサのばらつきで生じるIQ間ミスマッチと、に起因する位相誤差が零になるように位相調整を行うことができる。
なお、合成によりローカル信号A2とローカル信号B2との振幅に差が生じるが、一般にIQ直交変復調回路のために生成したローカル信号のαは90度に対して十分小さい、すなわち式(1)におけるcosαはほぼ1となるため、ローカル信号A2の振幅
Figure 0005216162
は、ほぼ1となり、ローカル信号A2との振幅差はきわめて小さい。また、一般にIQローカル信号、すなわちローカル信号A2およびローカル信号B2の振幅は十分大きく、ミキサはローカル振幅依存性が飽和した状態で使用されるため、この微小な振幅差は問題とならないのが直交変調回路、直交復調回路の通例である。
上記の例では、ローカル信号A1とローカル信号B1との位相差が90度を超える場合について説明した。逆に90度未満の位相差をもつ場合は、位相誤差をα(α>0)、可変アンプAMP2の利得をk、ローカル信号Aをsin(ωt+α)、ローカル信号Bをcosωtであらわすと、ローカル信号A2は式(3)のようになる。
Figure 0005216162
ただし、βは
Figure 0005216162
となるため、k=sinαとし、加減算回路で減算をすることで、この場合も同様に位相差を90度に補正することができる。
なお、この加算および減算は逆の構成でも可能である。つまり、図4のように構成してもよい。すなわち、ローカル信号Aが可変アンプAMP1(第1の増幅部)に入力され、その出力が加減算回路(加減算部)5においてローカル信号Bから加算もしくは減算され、ローカル信号B2として出力され、同時に、ローカル信号Aはそのままローカル信号A2として出力する構成としてもよい。
ここで、ローカル信号Aが、IQ位相調整回路に入力されるIローカル信号(第1のIローカル信号)であり、ローカル信号Bが、IQ位相調整回路に入力されるQローカル信号(第1のQローカル信号)であるとき、ローカル信号A2が、IQ位相調整回路から出力されるIローカル信号(第2のIローカル信号)となり、ローカル信号B2が、IQ位相調整回路から出力されるQローカル信号(第2のQローカル信号)となる。
また、ローカル信号Aが、IQ位相調整回路に入力されるQローカル信号(第1のQローカル信号)であり、ローカル信号Bが、IQ位相調整回路に入力されるIローカル信号(第1のIローカル信号)であるとき、ローカル信号A2が、IQ位相調整回路から出力されるQローカル信号(第2のQローカル信号)となり、ローカル信号B2が、IQ位相調整回路から出力されるIローカル信号(第2のIローカル信号)となる。
図4に示した位相調整回路は、図3に示した位相調整回路と相似であるので、図3に示した位相調整回路と同様の効果が得られる。つまり、ゲインkを細かく調整できるようにすることで、精密な位相調整が可能となる。ゲインkが一定であれば位相調整量は周波数によらず一定となるため、たとえば数MHzから数GHzで動作するような広い周波数範囲のローカル信号について非常に精度よく調整を行うことが容易に可能となる。
特に、IQ直交ローカル信号生成回路からミキサ回路への伝播経路につく抵抗成分、容量成分のミスマッチによるIQ間ミスマッチと、IQ直交ローカル信号生成回路そのものがもつIQ間ミスマッチと、直交ミキサのばらつきで生じるIQ間ミスマッチと、に起因する位相誤差が零になるように位相調整を行うことができる。
(IQ位相調整回路の他の構成例)
図5は本実施形態によるIQ位相調整回路の他の構成例を示すブロック図である。ローカル信号Aは、利得すなわちゲインが調整できる可変アンプAMP1に入力され、その出力が減算器4においてローカル信号Bから減算され、ローカル信号B2として出力される。同様に、ローカル信号Bは、利得が調整できる可変アンプAMP2に入力され、その出力が加算器3においてローカル信号Aと加算され、ローカル信号A2として出力される。このローカル信号A2およびローカル信号B2が直交ミキサに使用するIQローカル信号となる。
ここで、ローカル信号Aが、IQ位相調整回路に入力されるIローカル信号(第1のIローカル信号)であり、ローカル信号Bが、IQ位相調整回路に入力されるQローカル信号(第1のQローカル信号)であるとき、ローカル信号A2が、IQ位相調整回路から出力されるIローカル信号(第2のIローカル信号)となり、ローカル信号B2が、IQ位相調整回路から出力されるQローカル信号(第2のQローカル信号)となる。
また、ローカル信号Aが、IQ位相調整回路に入力されるQローカル信号(第1のQローカル信号)であり、ローカル信号Bが、IQ位相調整回路に入力されるIローカル信号(第1のIローカル信号)であるとき、ローカル信号A2が、IQ位相調整回路から出力されるQローカル信号(第2のQローカル信号)となり、ローカル信号B2が、IQ位相調整回路から出力されるIローカル信号(第2のIローカル信号)となる。
このとき、ローカル信号Aとローカル信号Bとの位相誤差(すなわち、位相差の90度からのずれ)をα(α>0)とすると、ローカル信号Aはsin(ωt−α)、ローカル信号Bはcosωtで表せる。可変アンプAMP2の利得をkとすると、ローカル信号A2は前述の式(1)のようになり、この場合もβを0(零)とすることでローカル信号A2はローカル信号Bとの位相誤差が0(零)となる。つまり、この場合はk=sinαとし、かつローカル信号Bにはローカル信号Aを合成しない(すなわち、可変アンプAMP2のゲインを0(零)とする)ことでローカル信号Bをそのままローカル信号B2として使用し、ローカル信号A2とローカル信号B2との位相誤差を無くすることができる。
本実施形態のIQ位相調整回路は、上述したようなIQ直交ローカル信号生成回路そのものがもつIQ間ミスマッチによる位相誤差だけでなく、伝播経路や直交ミキサなどの後段の回路で生じるIQ間ミスマッチによる位相誤差を無くすこともできる。この場合、例えば、後段の直交ミキサにおいて、−1度の位相誤差が生じるとき、βを1度(つまり、ローカル信号A2とローカル信号B2との位相差が91度)となるように、ゲインkの値を決めることで、直交変調回路及び直交復調回路全体の位相誤差を0(零)にすることができる。
ここで、α=0としたとき、つまり、本実施形態の位相調整回路の前段の回路における位相誤差が0(零)のときについて考えると、k=tanβとなる。後段の回路が負の位相誤差をもつとき、βは正の値となり、可変アンプAMP2でtanβをかけて加算器3で加算をすることで、後段の回路で発生するIQ間ミスマッチによる位相誤差を0(零)にすることができる。
上記の例では、ローカル信号A1とローカル信号B1との位相差が90度を超える場合について説明した。逆に90度未満の位相差をもつ場合は、位相誤差をα(α>0)、可変アンプAMP2の利得をk、ローカル信号Aをsinωt、ローカル信号Bをcos(ωt−α)であらわすと、ローカル信号B2は、式(5)となる。
Figure 0005216162
ただし、βは式(4)となるため、可変アンプAMP2のゲインkをk=sinαとし、可変アンプAMP1のゲインを0(零)にしてローカル信号Aをそのままローカル信号A2として使用することで、この場合も同様に位相差を90度に補正することができる。
本実施形態の位相調整回路は、上述したようなIQ直交ローカル信号生成回路そのものがもつIQ間ミスマッチによる位相誤差だけでなく、伝播経路や直交ミキサなどの後段の回路で生じるIQ間ミスマッチによる位相誤差を無くすこともできる。この場合、例えば、後段の直交ミキサにおいて、1度の位相誤差が生じるとき、βを−1度(つまり、ローカル信号A2とローカル信号B2との位相差が89度)となるように、ゲインkの値を決めることで、直交変調回路及び直交復調回路全体の位相誤差を0(零)にすることができる。
ここで、α=0としたとき、つまり、本実施形態の位相調整回路の前段の回路における位相誤差が0(零)のときについて考えると、k=tanβとなる。後段の回路が正の位相誤差をもつとき、βは負の値となり、可変アンプAMP1でtanβの絶対値をかけて減算器4で減算をすることで、後段の回路で発生するIQ間ミスマッチによる位相誤差を0(零)にすることができる。
さて一般にはIQ直交ローカル信号の位相誤差は正値にも負値にもなりえるが、これに対応するため本例では図5の構成とする。つまり、可変アンプAMP1の出力はローカル信号Bから減算し、もう一方の可変アンプAMP2の出力はローカル信号Aに加算とする構成とする。この構成により、位相差が90度に対して大きい場合、小さい場合の両方について(つまり、位相誤差の値の正負に応じて)、可変アンプAMP1および可変アンプAMP2のどちらかを動作させることで、位相差90度への補正を実現することが可能となる。
なお、この加算および減算は逆の構成でも可能である。つまり、図6のように、可変アンプAMP1の出力はローカル信号Bに加算し、もう一方の可変アンプAMP2の出力はローカル信号Aから減算する構成としてもよい。
ここで、ローカル信号Aが、IQ位相調整回路に入力されるIローカル信号(第1のIローカル信号)であり、ローカル信号Bが、IQ位相調整回路に入力されるQローカル信号(第1のQローカル信号)であるとき、ローカル信号A2が、IQ位相調整回路から出力されるIローカル信号(第2のIローカル信号)となり、ローカル信号B2が、IQ位相調整回路から出力されるQローカル信号(第2のQローカル信号)となる。
また、ローカル信号Aが、IQ位相調整回路に入力されるQローカル信号(第1のQローカル信号)であり、ローカル信号Bが、IQ位相調整回路に入力されるIローカル信号(第1のIローカル信号)であるとき、ローカル信号A2が、IQ位相調整回路から出力されるQローカル信号(第2のQローカル信号)となり、ローカル信号B2が、IQ位相調整回路から出力されるIローカル信号(第2のIローカル信号)となる。
要するに、一方が加算で、他方が減算であることにより、位相誤差が正値の場合、負値の場合のいずれにも対応できることが本発明のポイントである。つまり、ローカル信号Aとローカル信号Bとの位相差が90度からずれた誤差である位相誤差の値の正負に応じて、可変アンプAMP1及び可変アンプAMP2の一方の利得が零に設定される。
図6に示した位相調整回路は、図5に示した位相調整回路と相似であるので、図5に示した位相調整回路と同様の効果が得られる。つまり、ゲインkを細かく調整できるようにすることで、精密な位相調整が可能となる。ゲインkが一定であれば位相調整量は周波数によらず一定となるため、たとえば数MHzから数GHzで動作するような広い周波数範囲のローカル信号について非常に精度よく調整を行うことが容易に可能となる。
特に、IQ直交ローカル信号生成回路からミキサ回路への伝播経路につく抵抗成分、容量成分のミスマッチによるIQ間ミスマッチと、IQ直交ローカル信号生成回路そのものがもつIQ間ミスマッチと、直交ミキサのばらつきで生じるIQ間ミスマッチと、に起因する位相誤差が零になるように位相調整を行うことができる。
さらに、上述した形態では、可変アンプAMP1及び可変アンプAMP2のいずれか一方の利得が零に設定される場合について説明したが、図5及び図6に示した位相調整回路は可変アンプAMP1及び可変アンプAMP2の両方に利得をもたせることもできる。つまり、可変アンプAMP1及び可変アンプAMP2の両方に利得をもたせて、位相誤差の補正量をローカル信号A2と、ローカル信号B2とに配分することで、位相調整を行うことができる。特に、均等に配分することで、上述した効果に加えて、ローカル信号A2、ローカル信号B2のそれぞれの振幅を等しくすることもできる。
また、図3〜図6に示した可変アンプAMP1と可変アンプAMP2の利得は、直交変調回路または直交復調回路における直交ミキサを含む後段の回路の出力信号より位相誤差を予め測定しておいて、位相誤差が零になるように設定することができる。つまり、可変アンプAMP1と可変アンプAMP2は、利得の設定後は固定の利得の増幅部として働く。
一方、直交変調回路または直交復調回路における直交ミキサを含む後段の回路の出力信号より求められる位相誤差を、可変アンプAMP1と可変アンプAMP2に帰還して、利得を自動で設定することもできる。つまり、可変アンプAMP1と可変アンプAMP2は、可変の利得の増幅部として働く。
可変アンプAMP1と可変アンプ2が、利得の設定後に固定の増幅部として働く場合、可変の利得の増幅部として働く場合のいずれも、ゲインkを細かく調整できるようにすることで、精密な位相調整が可能となる。ゲインkが一定であれば位相調整量は周波数によらず一定となるため、たとえば数MHzから数GHzで動作するような広い周波数範囲のローカル信号について非常に精度よく調整を行うことが容易に可能となる。
特に、IQ直交ローカル信号生成回路からミキサ回路への伝播経路につく抵抗成分、容量成分のミスマッチによるIQ間ミスマッチと、IQ直交ローカル信号生成回路そのものがもつIQ間ミスマッチと、直交ミキサのばらつきで生じるIQ間ミスマッチと、に起因する位相誤差が零になるように位相調整を行うことができる。
(差動回路を用いた可変アンプ)
図7は、可変アンプを実現する具体的な回路の一例として、差動回路を用いた構成を示す図である。この構成では、電流源VRI1の電流量を細かく調整することで、トランジスタM12aおよびM12bとロード抵抗R2aおよびR2bで構成されるアンプの利得を調整するものである。図7においては、電流源VRI1の電流が、トランジスタM12aおよびM12bとロード抵抗R2aおよびR2bとに供給される。この可変アンプの利得は、トランジスタM12aおよびM12bの相互コンダクタンス値と、ロード抵抗R2aおよびR2bとの積で表される。このため、相互コンダクタンス値を決める電流源VRI1の電流量を細かく調整することで、アンプの利得を細かく調整することができる。
この可変アンプの利得を大きくするときは、トランジスタM12aおよびM12bの相互コンダクタンス値を大きくすればよいので、電流量を増やせばよい。一方、この可変アンプの利得を小さくするときは、トランジスタM12aおよびM12bの相互コンダクタンス値を小さくすればよいので、電流量を減らせばよい。
(IQ位相調整回路の他の構成例)
図8は、本実施形態によるIQ位相調整回路の他の構成例を示すブロック図である。図8において、ローカル信号Aは、利得すなわちゲインが調整できる可変アンプAMP1に入力されるとともに、任意のゲインをもつアンプAMP3に入力される。同様に、ローカル信号Bは、利得すなわちゲインが調整できる可変アンプAMP2に入力されるとともに、任意のゲインをもつアンプAMP4に入力される。そして、可変アンプAMP1の出力が減算器4においてアンプAMP4の出力から減算され、ローカル信号B2として出力される。同時に、可変アンプAMP2の出力が加算器3においてアンプAMP3の出力に加算され、ローカル信号A2として出力される。
ここで、ローカル信号Aが、IQ位相調整回路に入力されるIローカル信号(第1のIローカル信号)であり、ローカル信号Bが、IQ位相調整回路に入力されるQローカル信号(第1のQローカル信号)であるとき、ローカル信号A2が、IQ位相調整回路から出力されるIローカル信号(第2のIローカル信号)となり、ローカル信号B2が、IQ位相調整回路から出力されるQローカル信号(第2のQローカル信号)となる。
また、ローカル信号Aが、IQ位相調整回路に入力されるQローカル信号(第1のQローカル信号)であり、ローカル信号Bが、IQ位相調整回路に入力されるIローカル信号(第1のIローカル信号)であるとき、ローカル信号A2が、IQ位相調整回路から出力されるQローカル信号(第2のQローカル信号)となり、ローカル信号B2が、IQ位相調整回路から出力されるIローカル信号(第2のIローカル信号)となる。
なお、この加算および減算は逆の構成でも可能である。つまり、図9のように構成してもよい。すなわち、図9において、ローカル信号Aは、利得すなわちゲインが調整できる可変アンプAMP1に入力されるとともに、任意のゲインをもつアンプAMP3に入力される。同様に、ローカル信号Bは、利得すなわちゲインが調整できる可変アンプAMP2に入力されるとともに、任意のゲインをもつアンプAMP4に入力される。そして、可変アンプAMP1の出力が加算器3においてアンプAMP4の出力と加算され、ローカル信号B2として出力される。同時に、可変アンプAMP2の出力が減算器4においてアンプAMP3の出力から減算され、ローカル信号A2として出力される。
ここで、ローカル信号Aが、IQ位相調整回路に入力されるIローカル信号(第1のIローカル信号)であり、ローカル信号Bが、IQ位相調整回路に入力されるQローカル信号(第1のQローカル信号)であるとき、ローカル信号A2が、IQ位相調整回路から出力されるIローカル信号(第2のIローカル信号)となり、ローカル信号B2が、IQ位相調整回路から出力されるQローカル信号(第2のQローカル信号)となる。
また、ローカル信号Aが、IQ位相調整回路に入力されるQローカル信号(第1のQローカル信号)であり、ローカル信号Bが、IQ位相調整回路に入力されるIローカル信号(第1のIローカル信号)であるとき、ローカル信号A2が、IQ位相調整回路から出力されるQローカル信号(第2のQローカル信号)となり、ローカル信号B2が、IQ位相調整回路から出力されるIローカル信号(第2のIローカル信号)となる。
この場合、ローカル信号AはアンプAMP3で増幅され、ローカル信号BはアンプAMP4で増幅されるため、可変アンプAMP1と可変アンプAMP2の出力信号は、それぞれアンプAMP3及びアンプAMP4の出力信号に対して、振幅が相対的に小さくなる。よって、可変アンプAMP1と可変アンプAMP2のゲインkを細かく調整しなくても、精密な位相調整が可能となる。
この場合も、ゲインkが一定であれば位相調整量は周波数によらず一定となるため、たとえば数MHzから数GHzで動作するような広い周波数範囲のローカル信号について非常に精度よく調整を行うことが容易に可能となる。
特に、IQ直交ローカル信号生成回路からミキサ回路への伝播経路につく抵抗成分、容量成分のミスマッチによるIQ間ミスマッチと、IQ直交ローカル信号生成回路そのものがもつIQ間ミスマッチと、直交ミキサのばらつきで生じるIQ間ミスマッチと、に起因する位相誤差が零になるように位相調整を行うことができる。
(差動回路を用いたIQ位相調整回路)
図10は、図8および図9に示した例のIQ位相調整回路を実現する具体的な回路の一例として、差動回路を用いた構成を示す図である。一般に、直交ミキサに用いるIQローカル信号は、アンプで増幅して使用されることが多い。これは、直交ミキサにおけるIQ間のゲイン差や製造個体差間でのゲインばらつきを小さく抑えるために、周波数変換効率が飽和した状態で使用するためである。この回路例ではこの点に着眼し、信号増幅のために必要となるアンプを活用して容易にIQローカル信号の位相調整を行うものである。
図10の破線部の主アンプ11A(図8および図9におけるAMP3に対応する)および11B(図8および図9におけるAMP4に対応する)が、本来、ローカル信号の増幅に必要となる主アンプの部分である。主アンプ11Aは、ローカル信号Aポジ信号(正極信号)APがゲートに印加されたトランジスタM2aおよび抵抗R2a、ローカル信号Aネガ信号(負極信号)ANがゲートに印加されたトランジスタM1aおよび抵抗R1a、並びに電流源I11aから構成され、ローカル信号A2ポジ信号A2Pおよびローカル信号A2ネガ信号A2Nを出力する。主アンプ11Bは、ローカル信号Bポジ信号BPがゲートに印加されたトランジスタM1bおよび抵抗R1b、ローカル信号Bネガ信号BNがゲートに印加されたトランジスタM2bおよび抵抗R2b、並びに電流源I11bから構成され、ローカル信号B2ポジ信号B2Pおよびローカル信号B2ネガ信号B2Nを出力する。
本例においては、主アンプ11Aおよび11Bの他に、これら主アンプと同様の構成をもつサブアンプ12A(図8および図9におけるAMP1に対応する)、12B(図8および図9におけるAMP2に対応する)を用意する。これらサブアンプ12A、12Bは、図8および図9における加算器3および減算器4の機能を有している。
サブアンプ12Aを構成するトランジスタM12a、M12bのうち、ローカル信号Aポジ信号(正極信号)が入力されているトランジスタM12bはその出力がローカル信号B2のポジ信号出力に、ローカル信号Aネガ信号(負極信号)が入力されているトランジスタM12aはその出力がローカル信号B2のネガ信号出力に、それぞれ接続されている。
サブアンプ12Bを構成するトランジスタM12c、M12dのうち、ローカル信号Bポジ信号が入力されているトランジスタM1bはその出力がローカル信号A2のネガ信号出力に、ローカル信号Bネガ信号が入力されているトランジスタM2bはその出力がローカル信号A2のポジ信号出力に、それぞれ接続されている。
このように接続された構成とすることで、主アンプ11Aおよび11Bとサブアンプ12A、12Bとの出力を電流加算および電流減算することができる。
つまり、主アンプ11Aおよび11Bとサブアンプ12Aおよび12Bとの出力を結線することで加減算部を実現できるため、位相調整回路を簡易な構成で実現することができる。
また、サブアンプ12A、12Bの可変電流源VRI1、VRI2によりバイアス電流を調整することで、サブアンプ12A、12Bのゲインをそれぞれ調整することができる。これにより、従来からもともと必要であった増幅アンプにサブアンプ12A、12Bを付加するだけで、IQ位相調整回路を容易に実現することができる。
さらに、主アンプ11Aおよび11Bに用いるトランジスタとサイズあたりの相互コンダクタンスを同一にしたトランジスタをサブアンプ12A、12Bに用い、かつ主アンプ11Aおよび11Bの電流源I11aおよび電流源A11bとサブアンプの可変電流源VRI1およびVRI2とを電流量が連動するようにマッチングさせることで、温度や電源電圧などで主アンプ11Aおよび11Bの利得が変動してもサブアンプ12A、12Bの利得も連動して変わるため、位相の調整量が一定となるようにすることも容易である。
よって、たとえば数MHzから数GHzで動作するような広い周波数範囲のローカル信号について非常に精度よく調整を行うことが容易に可能となる。
特に、IQ直交ローカル信号生成回路からミキサ回路への伝播経路につく抵抗成分、容量成分のミスマッチによるIQ間ミスマッチと、IQ直交ローカル信号生成回路そのものがもつIQ間ミスマッチと、直交ミキサのばらつきで生じるIQ間ミスマッチと、に起因する位相誤差が零になるように位相調整を行うことができる。
(回路配置例)
図11は、半導体集積回路内で図5の回路を実現した場合の回路配置例を示すイメージ図である。図11において、サブアンプ12A、12Bを構成するトランジスタM12a、M12b、M12c、M12dは、主アンプのトランジスタM1a、M2a、M1b、M2bに付随して配置され、また破線で示した単純な配線の追加のみで加算回路、減算回路を構成できることが本回路配置の特徴である。一般に、サブアンプの利得は主アンプの利得に対してcosα倍(αは位相誤差量)で済むため、サブアンプは主アンプにくらべて小さいトランジスタで実現可能である。このことから、図10の回路は、半導体集積回路内で実現する場合、非常に小面積規模で実現できることがわかる。図11のコア回路構成に、電流源回路を、通常行われる方法で付加することで、本例のIQ位相調整回路が容易に実現可能である。
(分周回路の接続)
一般に、直交変調器および直交復調器においては、所望のローカル周波数の2倍または4倍の周波数の信号を用意し、その信号を2分周または4分周して90度位相の異なるIQローカル信号を生成することが多い。この場合の直交変調回路を図12に、直交復調回路を図13に、それぞれ示す。図12の直交変調回路、図13の直交復調回路のいずれにおいても、分周回路(分周部)30によって得られるローカル信号A2、B2が、直交ミキサ20内のミキサ20a、20bに入力されている。
分周回路30が2分周回路である場合、所望のローカル周波数の2倍の周波数の高周波信号Cを分周回路30に入力し、それぞれ位相が90度異なる所望の周波数のローカル信号A2とローカル信号B2とを得る。分周回路30が4分周回路である場合、所望のローカル周波数の4倍の周波数の高周波信号Cを分周回路30に入力し、それぞれ位相が90度異なる所望の周波数のローカル信号A2とローカル信号B2とを得る。図12の直交変調回路、図13の直交復調回路では、この構成に着眼し、IQローカル信号の生成に必要な2分周回路または4分周回路を活用してIQローカル信号の位相調整を容易に行う。なお、ここでは、2分周回路または4分周回路を用いて説明するが、分周数が「2」または「4」以外の場合でも本例の位相調整回路を実現することができる。
(2分周回路の構成例)
図14は、図12の直交変調回路、図13の直交復調回路において用いられる、2分周回路を用いて実現したIQ位相調整回路の具体的な回路構成例を示す図である。同図の破線部分が本来IQローカル信号の生成に必要となる2分周回路30である。この2分周回路30は、周知の差動Dラッチ回路を2段組み合わせた構成になっている。すなわち、図14において、2段に組み合わされた差動Dラッチ回路31、32によって、2分周回路30が構成されている。
差動Dラッチ回路31は、トランジスタM01およびM02並びに抵抗R11およびR12からなるホールド部と、トランジスタM03およびM04からなるラッチ部と、高周波信号Cポジ入力CPがゲートに印加されたトランジスタM05と、高周波信号Cネガ入力CNがゲートに印加されたトランジスタM06と、定電流源I1とから構成されている。
差動Dラッチ回路32は、トランジスタM09およびM10並びに抵抗R13およびR14からなるホールド部と、トランジスタM07およびM08からなるラッチ部と、高周波信号Cポジ入力CPがゲートに印加されたトランジスタM11と、高周波信号Cネガ入力CNがゲートに印加されたトランジスタM12と、定電流源I2とから構成されている。
差動Dラッチ回路31と差動Dラッチ回路32は、互いに、一方の出力が他方への入力となっている。そして、差動Dラッチ回路31および32は、高周波信号Cポジ入力CPおよび高周波信号Cネガ入力CNをクロックとして、それぞれD型ラッチ回路として動作し、2分周回路として動作する。
この図14の回路構成においても、2つのサブアンプ12A、12Bが用意されている。サブアンプ12Aを構成するトランジスタのうち、ローカル信号A2ポジ信号A2Pがゲートに入力されているトランジスタM41の出力がローカル信号B2のポジ信号B2Pの出力に、ローカル信号A2ネガ信号A2Nがゲートに入力されているトランジスタM42の出力がローカル信号B2のネガ信号B2Nの出力に、それぞれ接続されている。また、サブアンプ12Bを構成するトランジスタのうち、ローカル信号B2ポジ信号B2Pがゲートに入力されているトランジスタM43の出力がローカル信号A2のネガ信号A2Nの出力に、ローカル信号B2ネガ信号B2Nがゲートに入力されているトランジスタの出力がローカル信号A2のポジ信号A2Pの出力に、それぞれ接続されている。このような接続により、サブアンプ12A、12Bの出力が電流加算および電流減算される。
この構成において、図10の場合と同様に、サブアンプ12A、12Bの可変電流源I1、I2を調整することでサブアンプのゲインを調整することも可能であり、位相調整回路を容易に実現することができる。さらに、分周回路におけるIQ間ミスマッチによる位相誤差を零にすることができる。
この場合も、たとえば数MHzから数GHzで動作するような広い周波数範囲のローカル信号について非常に精度よく調整を行うことが容易に可能となる。
特に、IQ直交ローカル信号生成回路からミキサ回路への伝播経路につく抵抗成分、容量成分のミスマッチによるIQ間ミスマッチと、IQ直交ローカル信号生成回路そのものがもつIQ間ミスマッチと、直交ミキサのばらつきで生じるIQ間ミスマッチと、に起因する位相誤差が零になるように位相調整を行うことができる。
(4分周回路の構成例)
図15は、図12の直交変調回路、図13の直交復調回路において用いられる、4分周回路の具体的な回路構成例である。同図の破線部分が本来IQローカル信号の生成に必要となる4分周回路30である。この4分周回路30は、図14を参照して説明した2分周回路を2段組み合わせた構成になっている。すなわち、図15において、4段に組み合わされた差動Dラッチ回路31、32、33、34によって、4分周回路30が構成されている。
差動Dラッチ回路31は、トランジスタM01およびM02並びに抵抗R11およびR12からなるホールド部と、トランジスタM03およびM04からなるラッチ部と、高周波信号Cポジ入力CPがゲートに印加されたトランジスタM05と、高周波信号Cネガ入力CNがゲートに印加されたトランジスタM06と、定電流源I1とから構成されている。
差動Dラッチ回路32は、トランジスタM09およびM10並びに抵抗R13およびR14からなるホールド部と、トランジスタM07およびM08からなるラッチ部と、高周波信号Cポジ入力CPがゲートに印加されたトランジスタM11と、高周波信号Cネガ入力CNがゲートに印加されたトランジスタM12と、定電流源I2とから構成されている。
差動Dラッチ回路33は、トランジスタM21およびM22並びに抵抗R21およびR22からなるホールド部と、トランジスタM23およびM24からなるラッチ部と、高周波信号Cポジ入力CPがゲートに印加されたトランジスタM25と、高周波信号Cネガ入力CNがゲートに印加されたトランジスタM26と、定電流源I3とから構成されている。
差動Dラッチ回路34は、トランジスタM29およびM30並びに抵抗R23およびR24からなるホールド部と、トランジスタM27およびM28からなるラッチ部と、高周波信号Cポジ入力CPがゲートに印加されたトランジスタM31と、高周波信号Cネガ入力CNがゲートに印加されたトランジスタM32と、定電流源I4とから構成されている。
この図15の回路構成においても、2つのサブアンプ12A、12Bが用意されており、サブアンプ12A、12Bの出力が電流加算および電流減算される。そして、図14の場合と同様に、サブアンプ12A、12Bの可変電流源I1、I2を調整することでサブアンプのゲインを調整することも可能であり、IQ位相調整回路を容易に実現することができる。
なお、2分周回路、4分周回路に限定されず、必要であれば、8分周回路、16分周回路などを用いてもよく、それらの場合にも上記と同様にサブアンプを接続し、可変電流源を調整する構成を採用することにより、位相調整回路を容易に実現することができる。さらに、分周回路におけるIQ間ミスマッチによる位相誤差を零にすることができる。
この場合も、たとえば数MHzから数GHzで動作するような広い周波数範囲のローカル信号について非常に精度よく調整を行うことが容易に可能となる。
特に、IQ直交ローカル信号生成回路からミキサ回路への伝播経路につく抵抗成分、容量成分のミスマッチによるIQ間ミスマッチと、IQ直交ローカル信号生成回路そのものがもつIQ間ミスマッチと、直交ミキサのばらつきで生じるIQ間ミスマッチと、に起因する位相誤差が零になるように位相調整を行うことができる。
(ポリフェーズフィルタの接続)
一般に、直交変調器および直交復調器においては、所望のローカル周波数の信号を用意し、その信号の位相をシフトするポリフェーズフィルタ(位相分割部)などを用いておよそ90度位相の異なるIQローカル信号を生成することもある。図16はポリフェーズフィルタを有する直交変調回路の構成を示す図、図17はポリフェーズフィルタを有する直交復調回路の構成を示す図である。図16および図17において、0°/90°分割ポリフェーズフィルタ40は、高周波信号Cを入力とし、90度位相の異なるIQローカル信号である、ローカル信号A、Bを出力する。
図16の直交変調回路、図17の直交復調回路のいずれにおいても、ポリフェーズフィルタ40から出力されるローカル信号A、Bを入力とするIQ位相調整回路10によって得られるローカル信号A2、B2が、直交ミキサ20内のミキサ20a、20bに入力されている。
一般に、ポリフェーズフィルタなどを用いて90度位相の異なるIQローカル信号を生成する場合、そのフィルタを構成する素子の精度ばらつきなどの理由で時定数が理想値からずれるために、IQローカル信号の位相差が90度からずれてしまう。しかしながら、そのような場合においても、図5および図6に示すようなIQ位相調整回路10を用いることで、位相差90度への補正を実現することが可能となる。
また、この場合においても、IQ直交ローカル信号生成回路からミキサ回路への伝播経路につく抵抗成分、容量成分のミスマッチによるIQ間ミスマッチと、IQ直交ローカル信号生成回路そのものがもつIQ間ミスマッチと、直交ミキサのばらつきで生じるIQ間ミスマッチと、に起因する位相誤差が零になるように位相調整を行うことができる。
(位相調整方法)
上述した位相調整回路によれば、以下のような位相調整方法が実現されている。すなわち、第1のIローカル信号、および前記第1のIローカル信号と同一の周波数で位相が異なる第1のQローカル信号のうち、一方のローカル信号を増幅する第1のステップと、
前記第1のIローカル信号および前記第1のQローカル信号のうち、他方のローカル信号と前記一方のローカル信号を増幅した信号とを加算もしくは減算し、前記一方のローカル信号が前記第1のIローカル信号であるとき第2のQローカル信号を出力し、前記一方のローカル信号が前記第1のQローカル信号であるとき第2のIローカル信号を出力する第2のステップと、を備えた位相調整方法が実現されている。この方法によれば、直交変復調回路に用いるIQローカル信号の精密な位相調整を、実現することができる。
(まとめ)
本発明により、直交変復調回路に用いるIQローカル信号の精密な位相調整を広いローカル周波数範囲で実現することができる。また、半導体集積回路内でIQ位相調整回路を実現する上で、非常に小さい面積規模でIQ位相調整回路を実現することができる。
さらに、分周回路を用いてIQ位相調整回路を構成し、ローカル周波数の2倍の周波数の信号を2分周、またはローカル周波数の4倍の周波数の信号を4分周してIQローカル信号を生成する場合には、より簡便な回路構成によって、IQ位相調整回路を実現することができる。
本発明は、直交復調を行う受信回路、または直交変調を行う送信回路に用いられる、IQ直交ローカル信号を生成するIQ位相調整回路に適用できる。
3 加算器
4 減算器
5 加減算器
10 IQ位相調整回路
11A、11B 主アンプ
12A、12B サブアンプ
20 直交ミキサ
20a、20b ミキサ
30 分周回路
31〜34 差動Dラッチ回路
40 ポリフェーズフィルタ
AMP1、AMP2 可変アンプ
AMP3、AMP4 アンプ
VRI1 可変電流源
M12a、M12b トランジスタ
R2a、R2b 抵抗

Claims (17)

  1. 第1のIローカル信号、および前記第1のIローカル信号と同一の周波数で位相が異なる第1のQローカル信号のうち、一方のローカル信号が入力され、且つ前記第1のIローカル信号と前記第1のQローカル信号とに所望の位相差を与えるための調整量に応じた利得を有する第1の増幅部と、
    前記第1のIローカル信号および前記第1のQローカル信号のうち、他方のローカル信号と前記第1の増幅部からの出力信号とを加算もしくは減算し、前記一方のローカル信号が前記第1のIローカル信号であるとき第2のQローカル信号を出力し、前記一方のローカル信号が前記第1のQローカル信号であるとき第2のIローカル信号を出力する第1の加減算部と、
    を備え
    前記第2のIローカル信号および前記第2のQローカル信号は、直交ミキサに入力されることを特徴とする位相調整回路。
  2. 前記第1の増幅部は、利得が変化可能であることを特徴とする請求項1に記載の位相調整回路。
  3. 前記第1の増幅部は、利得が固定であることを特徴とする請求項1に記載の位相調整回路。
  4. 前記第1の増幅部は、バイアス電流を変化させることにより、利得が調整されることを特徴とする請求項1から請求項のいずれか1項に記載の位相調整回路。
  5. 前記第1の増幅部に、ロード抵抗が接続されており、前記ロード抵抗に前記バイアス電流が供給されることを特徴とする請求項に記載の位相調整回路。
  6. 前記他方のローカル信号が入力され、且つ前記第1のIローカル信号と前記第1のQローカル信号とに所望の位相差を与えるための調整量に応じた利得を有する第2の増幅部と、
    前記一方のローカル信号と前記第2の増幅部からの出力信号とを加算もしくは減算し、前記一方のローカル信号が前記第1のIローカル信号であるとき第2のIローカル信号を出力し、前記一方のローカル信号が前記第1のQローカル信号であるとき第2のQローカル信号を出力する第2の加減算部と、
    を更に備えることを特徴とする請求項1から請求項5のいずれか1項に記載の位相調整回路。
  7. 記第2の増幅部は、利得が変化可能であることを特徴とする請求項に記載の位相調整回路。
  8. 記第2の増幅部は、利得が固定であることを特徴とする請求項に記載の位相調整回路。
  9. 記第2の増幅部は、バイアス電流を変化させることにより、利得が調整されることを特徴とする請求項から請求項のいずれか1項に記載の位相調整回路。
  10. 記第2の増幅部には、ロード抵抗が接続されており、前記ロード抵抗に前記バイアス電流が供給されることを特徴とする請求項に記載の位相調整回路。
  11. 前記第1のIローカル信号と前記第1のQローカル信号との位相差が90度からずれた誤差である位相誤差の値の正負に応じて、前記第1の増幅部及び前記第2の増幅部の一方の利得が零に設定されることを特徴とする請求項に記載の位相調整回路。
  12. 前記第1の加減算部及び前記第2の加減算部は、一方が加算を行い、他方が減算を行うことを特徴とする請求項6から請求項11のいずれか1項に記載の位相調整回路。
  13. 前記第2の加減算部には、第3の増幅部を介して、前記一方のローカル信号が入力され、
    前記第1の加減算部には、第4の増幅部を介して、前記他方のローカル信号が入力されることを特徴とする請求項に記載の位相調整回路。
  14. 前記第1の加減算部は、前記第1の増幅部の出力と前記第4の増幅部の出力との結線によって実現され、
    前記第2の加減算部は、前記第2の増幅部の出力と前記第3の増幅部の出力との結線によって実現されることを特徴とする請求項13に記載の位相調整回路。
  15. 前記第1のIローカル信号及び前記第1のQローカル信号を生成するローカル信号生成部を更に備え、前記ローカル信号生成部は、第5のローカル信号を入力し所定の分周比で分周して前記第1のIローカル信号及び前記第1のQローカル信号を生成する分周部を有することを特徴とする請求項1から請求項1のいずれか1項に記載の位相調整回路。
  16. 前記第1のIローカル信号及び前記第1のQローカル信号を生成するローカル信号生成部を更に備え、前記ローカル信号生成部は、第5のローカル信号を入力し位相をシフトさせて前記第1のIローカル信号及び前記第1のQローカル信号を生成する位相分割部を有することを特徴とする請求項1から請求項1のいずれか1項に記載の位相調整回路。
  17. 第1のIローカル信号、および前記第1のIローカル信号と同一の周波数で位相が異なる第1のQローカル信号のうち、一方のローカル信号を前記第1のIローカル信号と前記第1のQローカル信号とに所望の位相差を与えるための調整量に応じた利得で増幅する第1のステップと、
    前記第1のIローカル信号および前記第1のQローカル信号のうち、他方のローカル信号と前記一方のローカル信号を増幅した信号とを加算もしくは減算し、前記一方のローカル信号が前記第1のIローカル信号であるとき第2のQローカル信号を出力し、前記一方のローカル信号が前記第1のQローカル信号であるとき第2のIローカル信号を出力する第2のステップと、
    を備え
    前記第2のIローカル信号および前記第2のQローカル信号は、直交ミキサに入力されることを特徴とする位相調整方法。
JP2012508080A 2010-03-29 2011-03-28 位相調整回路、位相調整方法 Active JP5216162B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012508080A JP5216162B2 (ja) 2010-03-29 2011-03-28 位相調整回路、位相調整方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010075414 2010-03-29
JP2010075414 2010-03-29
PCT/JP2011/001827 WO2011121979A1 (ja) 2010-03-29 2011-03-28 位相調整回路、位相調整方法
JP2012508080A JP5216162B2 (ja) 2010-03-29 2011-03-28 位相調整回路、位相調整方法

Publications (2)

Publication Number Publication Date
JP5216162B2 true JP5216162B2 (ja) 2013-06-19
JPWO2011121979A1 JPWO2011121979A1 (ja) 2013-07-04

Family

ID=44711742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012508080A Active JP5216162B2 (ja) 2010-03-29 2011-03-28 位相調整回路、位相調整方法

Country Status (5)

Country Link
US (1) US8942621B2 (ja)
EP (1) EP2555483A4 (ja)
JP (1) JP5216162B2 (ja)
CN (1) CN102484633B (ja)
WO (1) WO2011121979A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5890852B2 (ja) * 2014-01-29 2016-03-22 アンリツ株式会社 移動体端末試験装置および試験方法
US9685931B2 (en) 2014-08-28 2017-06-20 Qualcomm Incorporated High accuracy millimeter wave/radio frequency wideband in-phase and quadrature generation
US9438463B2 (en) * 2014-09-25 2016-09-06 Stmicroelectronics S.R.L. System for the correction of amplitude and phase errors of in-quadrature signals, corresponding receiver and method
US9729378B1 (en) * 2015-04-13 2017-08-08 The United States Of America As Represented By The Secretary Of The Navy Receiver architecture for constant envelope OFDM
JP6557874B2 (ja) 2015-05-25 2019-08-14 パナソニックIpマネジメント株式会社 無線通信装置および無線通信方法
CN110678761B (zh) * 2017-07-07 2022-03-08 株式会社岛津制作所 导电率检测器以及求相位调整值的方法
US10998627B2 (en) * 2017-10-23 2021-05-04 Nec Corporation Phase adjustment circuit and array antenna device
CN107883589A (zh) * 2017-12-29 2018-04-06 广州帝胜智能科技有限公司 一种快热式热水器出厂校正的调试系统
US10444785B2 (en) * 2018-03-15 2019-10-15 Samsung Display Co., Ltd. Compact and accurate quadrature clock generation circuits
CN109039467A (zh) * 2018-06-26 2018-12-18 天津师范大学 基于iq调制器的准恒包络光ofdm信号调制解调系统及其调制解调方法
US10965331B2 (en) * 2019-04-22 2021-03-30 Semiconductor Components Industries, Llc Broad range voltage-controlled oscillator
CN115765722B (zh) * 2022-12-26 2023-04-14 深圳市华普微电子股份有限公司 一种正交六分频电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1198212A (ja) * 1997-09-19 1999-04-09 Yokogawa Electric Corp 直交変調器
JPH11284490A (ja) * 1998-03-31 1999-10-15 Texas Instr Japan Ltd 位相変換回路
JP2003218649A (ja) * 2002-01-28 2003-07-31 Hitachi Ltd 通信用半導体集積回路および無線通信装置
JP2005252931A (ja) * 2004-03-08 2005-09-15 Matsushita Electric Ind Co Ltd 直交変調器
JP2005252861A (ja) * 2004-03-05 2005-09-15 Toshiba Corp 複数の無線システムに対応可能な無線通信装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660764A (en) * 1969-11-26 1972-05-02 Bell Telephone Labor Inc Non-coherent differential phase detection
JPH04275746A (ja) * 1991-03-01 1992-10-01 Toshiba Corp 直交変調器
JPH05130156A (ja) 1991-11-08 1993-05-25 Nec Corp 直交変調器
JPH06283966A (ja) * 1993-03-30 1994-10-07 Toshiba Corp π/2位相制御回路
US5406629A (en) * 1993-12-20 1995-04-11 Motorola, Inc. Apparatus and method for digitally processing signals in a radio frequency communication system
JPH07303028A (ja) * 1994-05-09 1995-11-14 Hitachi Ltd 90度移相回路
JPH09153741A (ja) * 1995-09-13 1997-06-10 Fujitsu Ltd 変調器、間接変調型変調器、及び周波数逓倍器
JP3098464B2 (ja) * 1997-06-26 2000-10-16 日本電気アイシーマイコンシステム株式会社 90度移相回路
JP3561184B2 (ja) 1998-09-03 2004-09-02 テクトロニクス・インターナショナル・セールス・ゲーエムベーハー Iqスプリッタ装置
US6377620B1 (en) 1999-01-19 2002-04-23 Interdigital Technology Corporation Balancing amplitude and phase
DE19946669C2 (de) * 1999-09-29 2001-09-27 Rohde & Schwarz Verfahren zum Einstellen eines Phasenwinkels eines Phasenschiebers einer Sendeeinrichtung
US6674998B2 (en) * 2000-10-02 2004-01-06 Intersil Americas Inc. System and method for detecting and correcting phase error between differential signals
US7133649B2 (en) 2002-12-24 2006-11-07 Hitachi Kokusai Electric, Inc. Negative feedback amplifier for transmitter, transmitter, and method of correcting error in the negative feedback amplifier
JP2004222259A (ja) 2002-12-24 2004-08-05 Hitachi Kokusai Electric Inc 送信機の負帰還増幅器、送信機、及び負帰還増幅器の誤差補正方法
JP3926324B2 (ja) 2003-12-19 2007-06-06 埼玉日本電気株式会社 ディジタル変調回路
JP4246166B2 (ja) * 2004-03-04 2009-04-02 パナソニック株式会社 分周回路及びそれを用いたマルチモード無線機
EP1594221A1 (en) * 2004-05-05 2005-11-09 Deutsche Thomson-Brandt Gmbh Single conversion tuner
CN1835489B (zh) * 2005-03-16 2010-04-21 联发科技股份有限公司 一种可补偿同相/正交相不平衡的装置及其方法
US8198945B2 (en) 2005-06-13 2012-06-12 Nxp B.V. Quadrature oscillator with high linearity
JP2007104007A (ja) 2005-09-30 2007-04-19 Toshiba Corp 直交変調器及び直交変調器におけるベクトル補正方法
TWI311855B (en) * 2006-04-17 2009-07-01 Via Tech Inc Harmonic-rejection modulating devices and methods
JP4172805B2 (ja) 2006-07-12 2008-10-29 株式会社東芝 通信装置、直交誤差補償の設定値算出方法および直交誤差補償プログラム
JP4830898B2 (ja) 2007-02-20 2011-12-07 パナソニック電工株式会社 ダイレクトコンバージョン方式の無線送受信装置
KR100847801B1 (ko) * 2007-02-21 2008-07-23 지씨티 세미컨덕터 인코포레이티드 Iq 불일치 측정 장치 및 방법
CN101316112A (zh) 2007-05-28 2008-12-03 安国国际科技股份有限公司 应用于跳频系统的频率合成器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1198212A (ja) * 1997-09-19 1999-04-09 Yokogawa Electric Corp 直交変調器
JPH11284490A (ja) * 1998-03-31 1999-10-15 Texas Instr Japan Ltd 位相変換回路
JP2003218649A (ja) * 2002-01-28 2003-07-31 Hitachi Ltd 通信用半導体集積回路および無線通信装置
JP2005252861A (ja) * 2004-03-05 2005-09-15 Toshiba Corp 複数の無線システムに対応可能な無線通信装置
JP2005252931A (ja) * 2004-03-08 2005-09-15 Matsushita Electric Ind Co Ltd 直交変調器

Also Published As

Publication number Publication date
CN102484633B (zh) 2014-11-26
US8942621B2 (en) 2015-01-27
EP2555483A1 (en) 2013-02-06
EP2555483A4 (en) 2017-06-28
CN102484633A (zh) 2012-05-30
US20120256673A1 (en) 2012-10-11
WO2011121979A1 (ja) 2011-10-06
JPWO2011121979A1 (ja) 2013-07-04

Similar Documents

Publication Publication Date Title
JP5216162B2 (ja) 位相調整回路、位相調整方法
JP4616093B2 (ja) Rf受信器ミスマッチ校正システム及び方法
US9749172B2 (en) Calibration method and calibration apparatus for calibrating mismatch between first signal path and second signal path of transmitter/receiver
EP1829202B1 (en) Direct conversion device with compensation means for a transmission path of a wireless communication equipment
US8451941B2 (en) Communications device with separate I and Q phase power amplification having selective phase and magnitude adjustment and related methods
US9344302B2 (en) Loopback technique for IQ imbalance estimation for calibration in OFDM systems
US8112047B2 (en) Configurable RF transmitter
JP5151785B2 (ja) 送信機及び送受信装置
US7218163B2 (en) Radio-frequency mixer arrangement
WO2005039043A1 (ja) 増幅回路
US20050134396A1 (en) Polar modulation using amplitude modulated quadrature signals
TWI547126B (zh) 校正傳送器/接收器的第一、第二訊號路徑之間的不匹配的寬頻校正方法與寬頻校正裝置
JP2007104007A (ja) 直交変調器及び直交変調器におけるベクトル補正方法
CA2737533A1 (en) Communications device with separate i and q phase power amplification having selective phase and magnitude adjustment and related methods
US7221915B2 (en) Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture
Oveisi et al. A study of a millimeter-wave transmitter architecture realizing QAM directly in RF domain
US7773969B2 (en) Current converter, frequency mixer, radiofrequency transmission system and method for frequency mixing
US7243037B2 (en) Signal processing device, use of the signal processing device and method for signal processing
JP5682558B2 (ja) 直交ミキサ
Gueorguiev et al. A 5.2 GHz CMOS I/Q modulator with integrated phase shifter for beamforming
JP2003051860A (ja) データ送信装置、ミキサ回路、及び携帯電話端末装置
JPH08340363A (ja) 変調回路
WO2024028679A1 (en) Method, device and apparatus for generating in-phase (i) and quadrature-phase (q) local oscillator signals
JP3134251B2 (ja) 直交変調信号発生回路
WO2024059513A1 (en) Multiphase frequency modulation for reduced peak deviation

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

R150 Certificate of patent or registration of utility model

Ref document number: 5216162

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350