JP3134251B2 - 直交変調信号発生回路 - Google Patents
直交変調信号発生回路Info
- Publication number
- JP3134251B2 JP3134251B2 JP08083072A JP8307296A JP3134251B2 JP 3134251 B2 JP3134251 B2 JP 3134251B2 JP 08083072 A JP08083072 A JP 08083072A JP 8307296 A JP8307296 A JP 8307296A JP 3134251 B2 JP3134251 B2 JP 3134251B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- phase
- positive
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル変調方
式を備えた直交変調信号発生回路に関するものである。
式を備えた直交変調信号発生回路に関するものである。
【０００２】
【従来の技術】ディジタル方式の自動車電話システム
（ＰＤＣ：パーソナル・ディジタル・セルラー）や第２
世代コードレス電話システム（ＰＨＣ：パーソナル・ハ
ンディホン・システム）の変調方式は、π／４シフトＱ
ＰＳＫであり、それぞれの標準規格において直交変調操
作による直交変調出力Ｓ（ｔ）を次式で定めている。
（ＰＤＣ：パーソナル・ディジタル・セルラー）や第２
世代コードレス電話システム（ＰＨＣ：パーソナル・ハ
ンディホン・システム）の変調方式は、π／４シフトＱ
ＰＳＫであり、それぞれの標準規格において直交変調操
作による直交変調出力Ｓ（ｔ）を次式で定めている。
【０００３】 Ｓ（ｔ）＝ｉ（ｔ）ｃｏｓωｔ−ｑ（ｔ）ｓｉｎωｔ … ここで、ｉ（ｔ），ｑ（ｔ）は帯域制限された直交変調
信号、ωは直交変調部ローカル信号角周波数である。
信号、ωは直交変調部ローカル信号角周波数である。
【０００４】式において、ｉ（ｔ）およびｑ（ｔ）が
０であれば、Ｓ（ｔ）も０であり、これはキャリアリー
クが０であることを示している。しかし、実際のシステ
ムにおいては、ｉ（ｔ）およびｑ（ｔ）が０であって
も、Ｓ（ｔ）が０とはならず、キャリアリークが存在す
ることになる。このことを考慮して、式を変形すると
次式で表すことができる。
０であれば、Ｓ（ｔ）も０であり、これはキャリアリー
クが０であることを示している。しかし、実際のシステ
ムにおいては、ｉ（ｔ）およびｑ（ｔ）が０であって
も、Ｓ（ｔ）が０とはならず、キャリアリークが存在す
ることになる。このことを考慮して、式を変形すると
次式で表すことができる。
【０００５】 Ｓ（ｔ）＝｛Ｉdc＋ｉ（ｔ）｝ｃｏｓωｔ −｛Ｑdc＋ｑ（ｔ）｝ｓｉｎωｔ … ここで、ＩdcはキャリアリークにおいてＩ信号に関わる
定数、ＱdcはキャリアリークにおいてＱ信号に関わる定
数である。
定数、ＱdcはキャリアリークにおいてＱ信号に関わる定
数である。
【０００６】式から、キャリアリークを最小にするに
は、Ｉdc、Ｑdcを最小にする工夫が必要となる。この方
法の１つとして、直交変調信号ｉ（ｔ），ｑ（ｔ）をオ
フにしたときのｉ（ｔ），ｑ（ｔ）の直交変調器入力Ｄ
Ｃオフセットレベルを可変にしつつ、Ｓ（ｔ）を最小に
する方法がある。
は、Ｉdc、Ｑdcを最小にする工夫が必要となる。この方
法の１つとして、直交変調信号ｉ（ｔ），ｑ（ｔ）をオ
フにしたときのｉ（ｔ），ｑ（ｔ）の直交変調器入力Ｄ
Ｃオフセットレベルを可変にしつつ、Ｓ（ｔ）を最小に
する方法がある。
【０００７】この場合、温度変化によるキャリアリーク
の劣化を抑制するためには、キャリアリークレベルを自
己監視しながらＤＣオフセットレベルを自己調整する必
要や温度テーブル値によるＤＣオフセットレベルの最適
化を行う必要がある。
の劣化を抑制するためには、キャリアリークレベルを自
己監視しながらＤＣオフセットレベルを自己調整する必
要や温度テーブル値によるＤＣオフセットレベルの最適
化を行う必要がある。
【０００８】
【発明が解決しようとする課題】しかし、前述の方法で
はキャリアリークレベルの監視による帰還回路やコンピ
ュータ制御が必要になるほか、高安定度基準信号源を必
要とし、回路構成が複雑になるという不都合があった。
はキャリアリークレベルの監視による帰還回路やコンピ
ュータ制御が必要になるほか、高安定度基準信号源を必
要とし、回路構成が複雑になるという不都合があった。
【０００９】本発明は、このような不都合を解決するた
めになされたもので、回路の簡略化を図り、キャリアリ
ークレベルの検出やコンピュータ制御を行わずに動作周
囲温度変化によるキャリアリーク劣化を抑制する直交変
調信号発生回路を提供することを目的とする。
めになされたもので、回路の簡略化を図り、キャリアリ
ークレベルの検出やコンピュータ制御を行わずに動作周
囲温度変化によるキャリアリーク劣化を抑制する直交変
調信号発生回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の直交変調信号発
生回路においては、帯域制限されたｉ信号の差動信号を
生成するｉ信号正相増幅器およびｉ信号逆相増幅器と、
帯域制限されたｑ信号の差動信号を生成するｑ信号正相
増幅器およびｑ信号逆相増幅器と、ｉ信号およびｑ信号
の各正相増幅器および各逆相増幅器からの正相出力およ
び逆相出力をそれぞれ直交する搬送波で位相変調して直
交変調出力を生成する差動入力型直交変換器と、ｉ信号
正相増幅器のＤＣオフセットを設定する直流増幅器と、
ｉ信号逆相増幅器のＤＣオフセットを設定する直流増幅
器と、ｑ信号正相増幅器のＤＣオフセットを設定する直
流増幅器と、ｑ信号逆相増幅器のＤＣオフセットを設定
する直流増幅器とを備える。
生回路においては、帯域制限されたｉ信号の差動信号を
生成するｉ信号正相増幅器およびｉ信号逆相増幅器と、
帯域制限されたｑ信号の差動信号を生成するｑ信号正相
増幅器およびｑ信号逆相増幅器と、ｉ信号およびｑ信号
の各正相増幅器および各逆相増幅器からの正相出力およ
び逆相出力をそれぞれ直交する搬送波で位相変調して直
交変調出力を生成する差動入力型直交変換器と、ｉ信号
正相増幅器のＤＣオフセットを設定する直流増幅器と、
ｉ信号逆相増幅器のＤＣオフセットを設定する直流増幅
器と、ｑ信号正相増幅器のＤＣオフセットを設定する直
流増幅器と、ｑ信号逆相増幅器のＤＣオフセットを設定
する直流増幅器とを備える。
【００１１】本発明によれば、キャリアリークレベルの
検出やコンピュータ制御を行わずに動作周囲温度変化に
よるキャリアリーク劣化を抑制し、回路の簡略化を可能
にする直交変調信号発生回路が得られる。
検出やコンピュータ制御を行わずに動作周囲温度変化に
よるキャリアリーク劣化を抑制し、回路の簡略化を可能
にする直交変調信号発生回路が得られる。
【００１２】
【発明の実施の形態】本発明の請求項１に記載の発明
は、帯域制限されたｉ信号のゲイン調整および差動化す
るｉ信号正相増幅器およびｉ信号逆相増幅器と、帯域制
限されたｑ信号のゲイン調整および差動化するｑ信号正
相増幅器およびｑ信号逆相増幅器と、前記ｉ信号および
ｑ信号の各正相増幅器および逆相増幅器からの正相出力
および逆相出力をそれぞれ直交する搬送波で位相変調し
て直交変調出力を生成する差動入力型直交変換器とを有
する直交変調信号発生回路であって、ｉ信号正相増幅器
のＤＣオフセットを設定する直流増幅器と、ｉ信号逆相
増幅器のＤＣオフセットを設定する直流増幅器と、ｑ信
号正相増幅器のＤＣオフセットを設定する直流増幅器
と、ｑ信号逆相増幅器のＤＣオフセットを設定する直流
増幅器とを備える。
は、帯域制限されたｉ信号のゲイン調整および差動化す
るｉ信号正相増幅器およびｉ信号逆相増幅器と、帯域制
限されたｑ信号のゲイン調整および差動化するｑ信号正
相増幅器およびｑ信号逆相増幅器と、前記ｉ信号および
ｑ信号の各正相増幅器および逆相増幅器からの正相出力
および逆相出力をそれぞれ直交する搬送波で位相変調し
て直交変調出力を生成する差動入力型直交変換器とを有
する直交変調信号発生回路であって、ｉ信号正相増幅器
のＤＣオフセットを設定する直流増幅器と、ｉ信号逆相
増幅器のＤＣオフセットを設定する直流増幅器と、ｑ信
号正相増幅器のＤＣオフセットを設定する直流増幅器
と、ｑ信号逆相増幅器のＤＣオフセットを設定する直流
増幅器とを備える。
【００１３】また、請求項２に記載の発明は、請求項１
に記載の発明において、各直流増幅器の基準入力信号源
を同一の電圧源としたものである。
に記載の発明において、各直流増幅器の基準入力信号源
を同一の電圧源としたものである。
【００１４】これにより、各直流増幅器の基準入力信号
源の温度ドリフトが同じになり、また、基準入力信号源
からみたＤＣオフセットレベルに至るまでのトータルゲ
インは各相とも同じ値であるため、基準入力信号源の温
度ドリフトがもたらすＤＣオフセットの変化割合は各相
とも同じ値となる。
源の温度ドリフトが同じになり、また、基準入力信号源
からみたＤＣオフセットレベルに至るまでのトータルゲ
インは各相とも同じ値であるため、基準入力信号源の温
度ドリフトがもたらすＤＣオフセットの変化割合は各相
とも同じ値となる。
【００１５】従って、キャリアリーク調整時のｉ信号正
相出力とｉ信号逆相出力のＤＣオフセット電圧差、同様
にキャリアリーク調整時のｑ信号正相出力とｑ信号逆相
出力のＤＣオフセット電圧差は温度変化により個々のＤ
Ｃオフセットが変化しても保たれることになり、差動入
力型直交変換器によりＤＣオフセット変化をキャンセル
して、結果としてキャリアリークの劣化を抑制すること
ができる。
相出力とｉ信号逆相出力のＤＣオフセット電圧差、同様
にキャリアリーク調整時のｑ信号正相出力とｑ信号逆相
出力のＤＣオフセット電圧差は温度変化により個々のＤ
Ｃオフセットが変化しても保たれることになり、差動入
力型直交変換器によりＤＣオフセット変化をキャンセル
して、結果としてキャリアリークの劣化を抑制すること
ができる。
【００１６】以下、本発明の実施の形態について、図１
を用いて説明する。
を用いて説明する。
【００１７】図１は本発明の実施の形態による直交変調
信号発生回路の構成を示すブロック図である。
信号発生回路の構成を示すブロック図である。
【００１８】図１において、帯域制限されたｉ信号は、
正相増幅器１の正入力端および逆相増幅器２の負入力端
にそれぞれ入力される。また、帯域制限されたｑ信号
は、正相増幅器５の正入力端および逆相増幅器６の負入
力端にそれぞれ入力される。
正相増幅器１の正入力端および逆相増幅器２の負入力端
にそれぞれ入力される。また、帯域制限されたｑ信号
は、正相増幅器５の正入力端および逆相増幅器６の負入
力端にそれぞれ入力される。
【００１９】また、ｉ信号用の正相増幅器１の負入力端
には、そのｉ信号正相出力のＤＣオフセットを設定する
直流増幅器３が接続され、この直流増幅器３の負入力端
には基準入力電圧Ｖref が加えられている。また、ｉ信
号用の逆相増幅器２の負入力端には、そのｉ信号逆相出
力のＤＣオフセットを設定する直流増幅器４が接続さ
れ、この直流増幅器４の負入力端には基準入力電圧Ｖre
f が加えられ、正入力端には可変の負入力電圧Ｖioが加
えられている。
には、そのｉ信号正相出力のＤＣオフセットを設定する
直流増幅器３が接続され、この直流増幅器３の負入力端
には基準入力電圧Ｖref が加えられている。また、ｉ信
号用の逆相増幅器２の負入力端には、そのｉ信号逆相出
力のＤＣオフセットを設定する直流増幅器４が接続さ
れ、この直流増幅器４の負入力端には基準入力電圧Ｖre
f が加えられ、正入力端には可変の負入力電圧Ｖioが加
えられている。
【００２０】また、ｑ信号用の正相増幅器５の負入力端
には、そのｑ信号正相出力のＤＣオフセットを設定する
直流増幅器７が接続され、この直流増幅器７の負入力端
には基準入力電圧Ｖref が加えられている。また、ｑ信
号用の逆相増幅器６の負入力端には、そのｑ信号逆相出
力のＤＣオフセットを設定する直流増幅器８が接続さ
れ、この直流増幅器８の負入力端には基準入力電圧Ｖre
f が加えられ、正入力端には可変の負入力電圧Ｖqoが加
えられている。
には、そのｑ信号正相出力のＤＣオフセットを設定する
直流増幅器７が接続され、この直流増幅器７の負入力端
には基準入力電圧Ｖref が加えられている。また、ｑ信
号用の逆相増幅器６の負入力端には、そのｑ信号逆相出
力のＤＣオフセットを設定する直流増幅器８が接続さ
れ、この直流増幅器８の負入力端には基準入力電圧Ｖre
f が加えられ、正入力端には可変の負入力電圧Ｖqoが加
えられている。
【００２１】ｉ信号用の正相増幅器１からのｉ信号正相
信号、ｉ信号用の逆相増幅器２からのｉ信号逆相信号、
ｑ信号用の正相増幅器５からのｑ信号正相信号、ｑ信号
用の逆相増幅器６からのｑ信号逆相信号は、それぞれ差
動入力型直交変調器９に入力され、それぞれを直交する
搬送波で位相変調することによって、直交変調出力Ｓ
（ｔ）を生成するよう構成されている。
信号、ｉ信号用の逆相増幅器２からのｉ信号逆相信号、
ｑ信号用の正相増幅器５からのｑ信号正相信号、ｑ信号
用の逆相増幅器６からのｑ信号逆相信号は、それぞれ差
動入力型直交変調器９に入力され、それぞれを直交する
搬送波で位相変調することによって、直交変調出力Ｓ
（ｔ）を生成するよう構成されている。
【００２２】このように構成された直交変調信号発生回
路において、ｉ信号およびｑ信号をオフにした状態で直
流増幅器４の負入力電圧Ｖioのレベルおよび直流増幅器
８の負入力電圧Ｖqoのレベルを可変しつつキャリアリー
クである直交変調出力Ｓ（ｔ）を最小にする。
路において、ｉ信号およびｑ信号をオフにした状態で直
流増幅器４の負入力電圧Ｖioのレベルおよび直流増幅器
８の負入力電圧Ｖqoのレベルを可変しつつキャリアリー
クである直交変調出力Ｓ（ｔ）を最小にする。
【００２３】このときのｉ信号正相出力のＤＣオフセッ
トレベルとｉ信号逆相出力のＤＣオフセットレベル差を
Δｉ、ｑ信号正相出力のＤＣオフセットレベルとｑ信号
逆相出力のＤＣオフセットレベル差をΔｑとする。
トレベルとｉ信号逆相出力のＤＣオフセットレベル差を
Δｉ、ｑ信号正相出力のＤＣオフセットレベルとｑ信号
逆相出力のＤＣオフセットレベル差をΔｑとする。
【００２４】ここで、ＤＣオフセット設定用の直流増幅
器３，４，７，８の正入力端に加えられる電圧源は同一
の電源であるため、動作周囲温度が変化しても、これら
４つの直流増幅器３，４，７，８の正入力電圧の温度ド
リフトΔＶは同じである。
器３，４，７，８の正入力端に加えられる電圧源は同一
の電源であるため、動作周囲温度が変化しても、これら
４つの直流増幅器３，４，７，８の正入力電圧の温度ド
リフトΔＶは同じである。
【００２５】しかも、各直流増幅器３，４，７，８の負
入力端に加えられる基準入力電圧Ｖref も同一電源であ
るため、動作周囲温度が変化しても基準入力電圧Ｖref
の変化が差動信号生成用の増幅器１，２，５，６のＤＣ
オフセットにおいて同じ割合で変化する。
入力端に加えられる基準入力電圧Ｖref も同一電源であ
るため、動作周囲温度が変化しても基準入力電圧Ｖref
の変化が差動信号生成用の増幅器１，２，５，６のＤＣ
オフセットにおいて同じ割合で変化する。
【００２６】従って、直流増幅器３，４，７，８の正入
力端子から信号出力までのトータルゲインは、ｉ信号正
相出力、ｉ信号逆相出力、ｑ信号正相出力、ｑ信号逆相
出力も同じ値であるため、ΔＶに対する各出力のＤＣオ
フセット変化量は同じ割合となる。これにより、ΔＶに
対するΔｉおよびΔｑの温度ドリフトは抑制され、キャ
リアリークの劣化が抑制される。
力端子から信号出力までのトータルゲインは、ｉ信号正
相出力、ｉ信号逆相出力、ｑ信号正相出力、ｑ信号逆相
出力も同じ値であるため、ΔＶに対する各出力のＤＣオ
フセット変化量は同じ割合となる。これにより、ΔＶに
対するΔｉおよびΔｑの温度ドリフトは抑制され、キャ
リアリークの劣化が抑制される。
【００２７】すなわち、キャリアリーク調整時のｉ信号
正相出力とｉ信号正相出力のＤＣオフセット電圧差、同
様にキャリアリーク調整時のｑ信号正相出力とｑ信号正
相出力のＤＣオフセット電圧差は温度変化により個々の
ＤＣオフセットが変化しても保たれることになり、差動
入力型直交変調器９によりＤＣオフセット変化をキャン
セルすることによって、結果としてキャリアリークの劣
化を抑制することができる。
正相出力とｉ信号正相出力のＤＣオフセット電圧差、同
様にキャリアリーク調整時のｑ信号正相出力とｑ信号正
相出力のＤＣオフセット電圧差は温度変化により個々の
ＤＣオフセットが変化しても保たれることになり、差動
入力型直交変調器９によりＤＣオフセット変化をキャン
セルすることによって、結果としてキャリアリークの劣
化を抑制することができる。
【００２８】
【発明の効果】本発明によれば、帯域制限されたｉ信号
およびｑ信号の差動信号を生成するｉ信号およびｑ信号
用の正相増幅器および逆相増幅器の入力側に、その正相
または逆相出力のＤＣオフセットを設定する直流増幅器
を設け、これら直流増幅器の基準入力信号源を同じ電圧
源とし、かつＤＣオフセットが決まるトータルゲインを
各相とも同じ値とすることによって、高安定度基準信号
源を要することなく、かつ直交変調器出力からの帰還回
路を要することなく、動作周囲温度変化によるキャリア
リークの劣化を抑制することができ、併せて回路の簡略
化を図ることができる。
およびｑ信号の差動信号を生成するｉ信号およびｑ信号
用の正相増幅器および逆相増幅器の入力側に、その正相
または逆相出力のＤＣオフセットを設定する直流増幅器
を設け、これら直流増幅器の基準入力信号源を同じ電圧
源とし、かつＤＣオフセットが決まるトータルゲインを
各相とも同じ値とすることによって、高安定度基準信号
源を要することなく、かつ直交変調器出力からの帰還回
路を要することなく、動作周囲温度変化によるキャリア
リークの劣化を抑制することができ、併せて回路の簡略
化を図ることができる。
【図１】本発明の一実施の形態による直交変調信号発生
回路の構成を示すブロック図
回路の構成を示すブロック図
１ ｉ信号正相増幅器 ２ ｉ信号逆相増幅器 ３ 直流増幅器（ｉ信号正相出力ＤＣオフセット設定
用） ４ 直流増幅器（ｉ信号逆相出力ＤＣオフセット設定
用） ５ ｑ信号正相増幅器 ６ ｑ信号逆相増幅器 ７ 直流増幅器（ｑ信号正相出力ＤＣオフセット設定
用） ８ 直流増幅器（ｑ信号逆相出力ＤＣオフセット設定
用） ９ 差動入力型直交変調器
用） ４ 直流増幅器（ｉ信号逆相出力ＤＣオフセット設定
用） ５ ｑ信号正相増幅器 ６ ｑ信号逆相増幅器 ７ 直流増幅器（ｑ信号正相出力ＤＣオフセット設定
用） ８ 直流増幅器（ｑ信号逆相出力ＤＣオフセット設定
用） ９ 差動入力型直交変調器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−247225（ＪＰ，Ａ) 特開 昭57−123709（ＪＰ，Ａ) 特開 平４−373206（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38
Claims (2)
- 【請求項１】 帯域制限されたｉ信号のゲイン調整およ
び差動化するｉ信号正相増幅器およびｉ信号逆相増幅器
と、帯域制限されたｑ信号のゲイン調整および差動化す
るｑ信号正相増幅器およびｑ信号逆相増幅器と、前記ｉ
信号およびｑ信号の各正相増幅器および逆相増幅器から
の正相出力および逆相出力をそれぞれ直交する搬送波で
位相変調して直交変調出力を生成する差動入力型直交変
換器とを有する直交変調信号発生回路であって、 前記ｉ信号正相増幅器のＤＣオフセットを設定する直流
増幅器と、前記ｉ信号逆相増幅器のＤＣオフセットを設
定する直流増幅器と、前記ｑ信号正相増幅器のＤＣオフ
セットを設定する直流増幅器と、前記ｑ信号逆相増幅器
のＤＣオフセットを設定する直流増幅器とを備えること
を特徴とする直交変調信号発生回路。 - 【請求項２】 各直流増幅器の基準入力信号源が同一の
電圧源であることを特徴とする請求項１記載の直交変調
信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08083072A JP3134251B2 (ja) | 1996-03-13 | 1996-03-13 | 直交変調信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08083072A JP3134251B2 (ja) | 1996-03-13 | 1996-03-13 | 直交変調信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09247224A JPH09247224A (ja) | 1997-09-19 |
| JP3134251B2 true JP3134251B2 (ja) | 2001-02-13 |
Family
ID=13791983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08083072A Expired - Fee Related JP3134251B2 (ja) | 1996-03-13 | 1996-03-13 | 直交変調信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3134251B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7249296B2 (ja) * | 2020-02-14 | 2023-03-30 | 株式会社東芝 | 増幅回路及び電圧補正回路 |
-
1996
- 1996-03-13 JP JP08083072A patent/JP3134251B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09247224A (ja) | 1997-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0441110B1 (en) | A method of compensating for non-linearities in an end amplifier incorporated in a radio transmitter | |
| US7409004B2 (en) | Hybrid polar modulator differential phase Cartesian feedback correction circuit for power amplifier linearization | |
| EP0431201B1 (en) | Linear transmitter | |
| US6993091B2 (en) | Correction of DC-offset of I/Q modulator | |
| JPH07183729A (ja) | 電力増幅器 | |
| JP3169803B2 (ja) | 電力増幅器の非線形補償回路 | |
| Olson et al. | LINC imbalance correction using baseband preconditioning | |
| US7158582B2 (en) | Digital I/Q modulator having a predistortion | |
| US20030073419A1 (en) | Power control in polar loop transmitters | |
| JPWO2006101094A1 (ja) | 送信装置、通信機器、及び移動無線機 | |
| JPH08163189A (ja) | 送信回路 | |
| JP3429395B2 (ja) | アナログ光信号伝送用適応等化器 | |
| US7221915B2 (en) | Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture | |
| JP2500744B2 (ja) | 負帰還増幅器 | |
| US7177366B1 (en) | Automatic phase alignment for high-bandwidth cartesian-feedback power amplifiers | |
| JP3134251B2 (ja) | 直交変調信号発生回路 | |
| JP2874743B2 (ja) | 負帰還増幅器 | |
| JP3420613B2 (ja) | 直交変調器 | |
| US4028641A (en) | Linear phase modulator including a pair of Armstrong modulators | |
| JPH04291829A (ja) | 歪み補償回路 | |
| JPH1198212A (ja) | 直交変調器 | |
| JPH11205401A (ja) | 直交変調器 | |
| JPH09168038A (ja) | 無線装置 | |
| JPH0793538B2 (ja) | 増幅装置 | |
| JP2918018B2 (ja) | 線形送信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |