JP3561184B2 - Iqスプリッタ装置 - Google Patents
Iqスプリッタ装置 Download PDFInfo
- Publication number
- JP3561184B2 JP3561184B2 JP25090799A JP25090799A JP3561184B2 JP 3561184 B2 JP3561184 B2 JP 3561184B2 JP 25090799 A JP25090799 A JP 25090799A JP 25090799 A JP25090799 A JP 25090799A JP 3561184 B2 JP3561184 B2 JP 3561184B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- digital
- frequency
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の属する技術分野】
本発明は、周波数領域の信号解析に使用されるスペクトラム・アナライザに組み込まれるIQスプリッタ装置に関し、特に広帯域の入力信号でも振幅及び位相のバンランスの良いIQ分離を実現する広帯域IQスプリッタ装置に関する。
【0002】
【従来の技術】
スペクトラム・アナライザは、被測定信号の周波数領域の解析に使用されている。多くのスペクトラム・アナライザには、IQスプリッタ装置が組み込まれており、周波数領域データの生成に利用されている。こうしたIQスプリッタ装置には、デジタル型とアナログ型の2つのタイプが知られている。
【0003】
図6は、従来のデジタルIQスプリッタ装置の一例のブロック図である。ここでは、スペクトラム・アナライザの回路の一部として使用した例を示す。スペクトラム・アナライザに入力される被測定信号は、周波数コンバータ(図示せず)により所定の帯域を有するアナログIF(中間周波数)信号に変換される。この周波数コンバータは、被測定信号の周波数を所定の帯域を有するアナログIF信号に変換する回路である。アナログIF信号は、ADC(アナログ・デジタル変換器)10によりデジタル信号に変換される。ADC10の出力信号は、デジタルIQスプリッタ12により、デジタルI(In−phase)信号とデジタルQ(Quadrature)信号に分離される。これらデジタルI信号及びデジタルQ信号は、DSP(デジタル信号プロセッサ)14によりFFT演算処理され、周波数領域データに変換される。この周波数領域データがメモリ16に記憶される。メモリ16は、CPU、ハードディスク(磁気ディスク)等で構成される周知のマイクロプロセッサ・システム(図示せず)のバスに接続されている。このメモリ16の中のデータを読み出すことにより、CRTや液晶表示器などの適切な表示装置(図示せず)に周波数領域の解析結果が表示される。
【0004】
【発明が解決しようとする課題】
この従来構成のデジタルIQスプリッタ装置において、入力信号(ここではアナログIF信号)の帯域を拡大しようとすると、次のような問題が生じる。すなわち、入力信号の周波数帯域が拡大すると、最高周波数も高くなるので、サンプリング(標本化)定理に基づきアナログ・デジタル変換器(ADC)のサンプリング周波数を高くする必要が生じる。しかも、周波数領域の測定では12ビット以上の高いダイナミック・レンジが要求されている。このことが時間領域測定のダイナミック・レンジが8ビット程度であることと比較し、周波数領域測定におけるADCのサンプリング周波数の高速化を困難にする一因となっている。そしてADCにおいてサンプリング周波数が高速化されると、デジタル・データの転送速度も高速化しなければならず、更にデータの演算処理を実行するDSPやデータを記憶するメモリも動作の高速化が必要となる。この結果、IQスプリッタ装置の周波数帯域の拡大には、技術的制限及びコスト的制限な大きな問題が生じることになる。
【0005】
この問題を解決する1つの方法は、図7に示すように、アナログIQスプリッタ装置を使用するものである。この場合、被測定信号をアナログ・デジタル変換する前に、アナログIQスプリッタ18がアナログIF信号をアナログI信号とアナログQ信号に分離する。その後、ADC13及び11がアナログのI及びQ信号をそれぞれデジタルI信号及びデジタルQ信号にアナログ・デジタル変換する。
【0006】
図8は、アナログIQスプリッタ18の一例のブロック図である。直交ミキサ21は、アナログIF信号と直交発振器17から1対の直交信号とを受け、これらを混合することにより、アナログIF信号をI(In−phase)信号及びQ(Quadrature)信号に分離する。1対の直交信号は、理想的には振幅が等しく、位相が互いに90度異なる信号である。これらI及びQ信号は、それぞれLPF(低域通過フィルタ)23及び25を通過して適正な帯域幅の信号となり、それぞれアナログI信号及びアナログQ信号となる。
【0007】
このとき直交信号の周波数は、帯域全体に渡ってバランス良くIQ分離を行うために、通常、アナログIF信号の帯域の中間値に設定される。直交ミキサ21の出力信号には、アナログIF信号及び直交信号の周波数の差の成分と和の成分とが現れるが、LPF23及び25は差の成分のみ通過させる。このため、アナログIQスプリッタから出力するアナログI信号及びアナログQ信号の周波数帯域幅は、IQ分離する前のアナログIF信号の周波数帯域幅の約2分の1に狭帯域化する。よって、アナログ・デジタル変換器のサンプリング周波数の高速化の問題は緩和し、後段のDSP14の信号演算処理動作及びメモリ16の記憶動作の高速化の要請も緩和することができる。
【0008】
しかし、このようなアナログIQスプリッタ装置を使用すると、出力されるアナログI信号とアナログQ信号との間で、振幅と位相のバランスが崩れやすいという問題が生じる。これは、アナログI信号及びアナログQ信号の2つの信号経路の特性が完全には同一でないことがその一因である。特に、LPF23及び25の特性を同一にするのは困難である。
【0009】
IQ信号間の振幅及び位相のバランス悪化の問題は、信号の広帯域化によって更に悪化する。その一因として、群遅延の影響が上げられる。即ち、信号経路での伝播速度は周波数によって異なり、一般的には図9に示すように周波数が高くなるほど伝播速度が遅くなる。しかも、その特性の変化は非線型である。こうしたことから、この振幅と位相のバランスという点だけに限れば、デジタルIQスプリッタ装置の方が優れていることになる。
【0010】
従って、本発明の目的は、入力信号の帯域を広帯域化しても、I信号とQ信号との間の振幅と位相のバランスを最適状態に維持したままIQ分離が可能な広帯域のIQスプリッタ装置を提供することである。
【0011】
【課題を解決する為の手段】
本発明による広帯域IQスプリッタ装置は、次のような構成を有する。直交発振器において、1対の直交信号を生成する。振幅位相調整手段は、これら1対の直交信号間の振幅及び位相関係を調整する。アナログIQ分離手段は、振幅位相調整手段で調整された1対の直交信号を受けて、入力信号と混合することにより、入力信号をIQ分離する。第1及び第2アナログ・デジタル変換手段は、アナログI信号及びアナログQ信号をデジタルI信号及びデジタルQ信号にそれぞれ変換する。演算手段は、デジタルI信号及びデジタルQ信号を受けて、補正データを用いてデジタルI信号及びデジタルQ信号間の振幅及び位相関係を適正に補正する。演算手段は、より具体的には、補正データを用いてデジタルI信号及びデジタルQ信号から振幅及び位相関係が適正に補正された補正済周波数領域データを生成し、この補正済周波数領域データから補正された時間領域データ(つまり、振幅及び位相関係に関して補正したI及びQ信号データ)を生成するようにすると良い。こうして生成されたデータは、マイクプロセッサ・システムなどの周知の技術に基づいてメモリ等に転送及び記憶されるとともに、種々の解析等にも利用される。
【0012】
本発明によるIQスプリッタ装置では、最適な状態で使用するため、次に示す校正が演算手段の制御に従って行われる。この校正には、大別すると2種類ある。その1つは直交信号の校正に関するものである。そしてもう1つは、デジタルI信号及びデジタルQ信号のデータを入力信号帯域全体に渡って補正する補正データを得るための校正である。これら校正は、言うまでもなく、実際の入力信号を受けるに先立って予め実施しておくのが効果的である。また、装置を使用中であってもこれら校正を定期的に行うことで、装置の信頼性を維持することもできる。
【0013】
まず第1の校正は、既知の振幅及び直交信号の周波数とわずかに異なる既知の周波数を有する第1校正信号をアナログIQ分離手段に供給し、演算手段が振幅位相調整手段を制御して1対の直交信号間の振幅及び位相関係を適正に校正する。このとき、具体的には演算手段がデジタルI信号及びデジタルQ信号から周波数領域データを生成し、周波数領域データ中の側波帯を抑制する方向に振幅位相調整手段を制御するようにすると良い。なお、第1校正信号の周波数と直交信号の周波数との周波数差は、信号の群遅延の影響を無視できる程度に小さいことが望ましい。
【0014】
次に第2の校正は、既知の振幅及び既知の周波数を有する校正信号をアナログIQ分離手段に供給し、補正データの個数が所定数に達するまで、第2校正信号の周波数を入力信号の帯域内で繰り返し変化させてその都度補正データを求めることを特徴とする。この変形例としては、既知の振幅及び入力信号の帯域の一端側の周波数を有する第2校正信号をアナログIQ分離手段に供給し、第2校正信号の周波数を所定周波数差毎に入力信号の帯域の他端側まで繰り返し変化させ、その都度補正データを生成するようにすると良い。なお、第2の校正は、通常は第1の校正を実施した後に行うが、直交信号が既に適切に調整された状態であれば、単独で行っても良い。
【0015】
【発明の実施の形態】
図1は、本発明の広帯域IQスプリッタ装置の要部の構成の一例を示すブロック図である。ここでは、スペクトラム・アナライザの回路の一部として使用した例を示す。スペクトラム・アナライザに入力される被測定信号は、周波数コンバータ(図示せず)により所定の帯域を有するアナログIF(中間周波数)信号に変換される。例えば、被測定入力信号の帯域が3GHzまであるとしても、操作者が設定する被測定入力信号の中心周波数及び周波数スパン(例えば30MHz)に応じて、周波数コンバータが35MHz乃至65MHzの帯域(中心周波数は50MHz、帯域幅は30MHz)を有するアナログIF(中間周波数)信号に変換する。このアナログIF信号は、アナログIQスプリッタ20に供給される。アナログIQスプリッタ20は、後述するように振幅・位相調整回路32からの1対の直交信号とアナログIF信号を混合することによりIQ分離を行い、アナログI信号及びアナログQ信号を出力する。これらアナログI信号及びアナログQ信号は、ADC(アナログ・デジタル変換器)22及び24によりデジタルI信号及びデジタルQ信号にそれぞれ変換される。これらデジタルI信号及びデジタルQ信号は、制御・演算回路26に供給され、FFT(高速フーリエ変換)処理により周波数領域のデータに変換される。この周波数領域のデータは、メモリ28に記憶される。なお、メモリ28は、CPU、ハードディスク(磁気ディスク)等で構成される周知のマイクロプロセッサ・システム(図示せず)のバスに接続されており、メモリ28中のデータは必要に応じて他の解析等に使用される。
【0016】
図2は、図1の振幅・位相調整回路32の構成の一例を示すブロック図である。直交発振器30の出力である1対の直交信号の一方は、可変位相制御器33に供給され、他方は増幅器34に供給される。更に、可変位相制御器33の出力は、可変利得増幅器35に供給される。可変位相制御器33及び可変利得増幅器35は、制御・演算回路26からの位相制御信号及び利得制御信号により制御される。この結果、増幅器34及び可変利得増幅器35から、振幅及び位相の関係が調整された1対の調整済直交信号が出力される。
【0017】
振幅・位相調整回路32による直交信号の調整を適正なものとするため、振幅・位相調整回路32は予め校正される。この校正(以下、第1校正と呼ぶ)は、直交信号の周波数近辺に関して行われる。第1校正では、アナログIF信号の代わりに、振幅、周波数が既知の第1校正信号がアナログIQスプリッタ20に供給される。この第1校正信号は、例えば、別途に用意した信号発生器(図示せず)から供給すれば良い。また、第1校正信号としては、複数の周波数成分を含むものでなく単一の周波数を有するものを使用する。
【0018】
第1校正信号の周波数は、直交発振器30が出力する直交信号の周波数からわずかにずれた値に設定される。ところで、直交発振器30の周波数は、入力されるアナログIF信号の全帯域に対して直交信号をバランス良く混合する必要性から、通常、アナログIF信号の帯域の中心周波数に設定される。結果として、第1校正信号の周波数は、アナログIF信号の帯域の中心周波数からわずかにずれた値に設定されることになる。例えば、アナログIF信号の帯域が35MHz乃至65MHz(中心周波数は50MHz、帯域幅は30MHz)であれば、50.2MHzに設定される(つまり、周波数差ΔFがここでは200kHz)。そして、アナログIQスプリッタ20は、第1校正信号を50MHzの1対の直交信号と混合し、第1校正信号をIQ分離する。ADC22及び24は、第1校正信号から生成したアナログI信号及びアナログQ信号を、デジタルI信号及びデジタルQ信号にそれぞれ変換する。
【0019】
もし振幅・位相調整回路32が適正に校正されておらず、従って制御・演算回路26がデジタルIQ信号を受けた時点でこれらの間の位相及び振幅のバランスが適正でない場合には、FFT演算したときに図3に示すように、49.8MHzの位置に側波帯が現れる。制御・演算回路26は、この側波帯を検出し、振幅・位相調整回路32に供給する利得及び位相制御信号を制御し、側波帯が現れなくなる(抑制する)方向に振幅・位相調整回路32を校正する。なお、この第1校正による直交信号の校正は、制御・演算回路26がデジタルI信号及びデジタルQ信号を受けたときに、これらの間の振幅及び位相関係を適正になるようにするものであって、1対の直交信号がそれら自身として理想的になるように校正するものではないことに注意されたい。
【0020】
直交信号の周波数と第1校正信号の周波数との周波数差ΔFは、校正を適正なものとするため、群遅延を無視できる程度に小さな値である必要がある。しかし同時に、周波数差ΔFは、制御・演算回路26が側波帯を検出できる程度に、即ち、装置の測定分解能以上程度の大きな値とする必要がある。もし周波数差ΔFが小さすぎると、第1校正信号によるピークと側波帯のピークが接近しすぎて分離して検出できなくなる。ここでは、周波数差ΔFが200kHzの例を示したが、制御・演算回路26の性能に応じて適切な値を設定すれば良い。
【0021】
第1校正を実施することにより、帯域の中心近辺の周波数(即ち、直交信号とほぼ同じ周波数)を有するアナログIF信号が入力された場合には、IQ信号間の振幅及び位相のバランスを適切に維持してIQ分離を行うことができるようになる。しかし、アナログIF信号の帯域は広いので、更に別の校正を行う必要がある。以下では、これを第2校正と呼ぶ。これによって、アナログIF信号の全帯域に関して、振幅及び位相のバンランスが補正されたアナログI信号及びアナログQ信号のデータを得ることができるようになる。この第2校正は、通常、第1校正の後に行われる。しかし、振幅・位相調整回路32が既に適切に校正されている場合には、第1校正とは独立に単独で行っても良い。
【0022】
図4は、本発明による第2校正の一実施形態によるフローチャートである。第2校正では、全帯域に渡って補正データを計算及び記録することにより補正テーブルを生成する。この第2校正では、アナログIQスプリッタ20は、アナログIF信号を受ける代わりに振幅及び周波数が既知の第2校正信号を受ける。第2校正信号は、例えば、別途用意した信号発生器(図示せず)によって供給すれば良い。
【0023】
まず最初は、第2校正信号の周波数をアナログIF信号の帯域の最小値に設定する(ステップ100)。例えば、もしアナログIF信号の帯域が35MHz乃至65MHzであれば、最初は35MHzに設定する。次に、ステップ102において、制御・演算回路26は、デジタルI信号及びデジタルQ信号を受ける。これによって、制御・演算回路26は、デジタルI信号のデータ列a(n)とデジタルQ信号のデータ列b(n)を得る。次のステップ104では、これらのデータ列に基づき、デジタルI信号の振幅Ma及びデジタルQ信号の振幅Mbを求め、K=Ma/Mbを、この周波数(ここでは35MHz)における振幅補正係数としてメモリ28に記憶する。また同時に、次の数式1に従ってこの周波数における位相補正係数Pを計算し、メモリ28に記憶する。これらの振幅補正係数及び位相補正係数は、補正テーブルのその周波数における補正データ要素となる。
【0024】
【数1】
P=−0.001953*S/(Ma*Mb)
ただし、S=Σ{(a(n)−Da)*(b(n)−Db}
Da:a(n)の平均値
Db:b(n)の平均値
Pの単位はラジアン
「*」は乗算記号
【0025】
次に、第2校正信号の周波数を1ステップだけ増加させる。この例では、例えば、1ステップは200kHzである。このように、第2校正信号の周波数を1ステップずつ増加させながら、上述のステップ102乃至104の処理を繰り返し、第2校正信号の各周波数における補正データを収集する。そして、第2校正信号の周波数がアナログIF信号の周波数帯域の上限値(上述の例では65MHz)に達する(ステップ108)と、処理を終了する。この結果、アナログIF信号の全周波数帯域に渡って所定周波数差(ここでは200kHz)毎の補正データを有する補正テーブルが完成する。
【0026】
第2校正信号が1ステップで変化する周波数差は、群遅延を無視できる程度に小さな値である必要がある。しかし同時に、第2校正信号の変化する1ステップの周波数差は、制御・演算回路26がその差を検出できる程度に、即ち、装置の測定分解能以上程度の大きな値とする必要がある。また、もし第2校正信号の変化する1ステップの周波数差が小さすぎると、データ数が多くなりすぎて演算に時間がかかり過ぎることにもなる。ここでは、周波数差が200kHzの例を示したが、制御・演算回路26の性能に応じて適切な値を設定すれば良い。
【0027】
このように予め校正を行った後、実際にアナログIF信号を受けてこの補正テーブルを使用したデータの補正が行われる。即ち、実際にアナログIF信号を受けた場合、制御・演算回路26が予め作成された補正テーブルを使用し、以下の数式2により実際のデータに補正をかける。
【0028】
【数2】
Ac=K*A*cos(P)−K*B*sin(P)
Bc=K*B*cos(P)+K*A*sin(P)
ただし、A:周波数成分の実数部
B:周波数成分の虚数部
Ac:補正済周波数成分の実数部
Bc:補正済周波数成分の虚数部
【0029】
この数式2は、Pの値に応じて周波数成分の実数部及び虚数部データを位相シフトさせるとともに、Kの値に応じて振幅を補正する式である。なお、数式2中のA及びBはデジタルI信号及びデジタルQ信号からFFT演算によりそれぞれ得たアナログIF信号の周波数成分の未補正の実数部データ及び虚数部データである。
【0030】
制御・演算回路26は、こうして得られた補正済周波数領域データから、逆FFT演算によって補正済時間領域データ(つまり、振幅及び位相関係に関して補正したI及びQ信号データ)を計算することができる。この補正済時間領域データはメモリ28に記憶されるが、このとき、周波数領域データとの時間的対応関係も同時に記憶するようにすると良い。これによって、例えば、時間領域データをメモリから呼び出して観測しているときに、その同じ信号を周波数領域の観点から観測する必要に迫られても、時間的対応関係を記憶しているので対応する周波数領域データに切り換えて表示することができる。このように、互いに対応する時間領域データ及び周波数領域データ間を相互に切り換えて観測できるようになる。
【0031】
以上、本発明の好適実施例を説明したが、本発明は、上述の実施例のみに限定されるものではなく、本発明の要旨から逸脱することなく、種々の変形及び修正を加え得ることは当業者には明らかである。例えば、上述の第2校正では、第2校正信号の周波数を最初にアナログIF信号の帯域の最小値に設定して1ステップづつ増加させていたが、逆に最初にアナログIF信号の帯域の最大値に設定して1ステップづつ減少させるようにしても良い。もちろん、最初の値は、最小値又は最大値ぴったりの値でなく、その近傍の値であっても良い。更には、第2校正信号の周波数の値を疑似ランダム又はインタレース(例えば、35MHz、65MHz、40MHz、60MHz、45MHz・・・)に変化させ、その変化させた都度に補正データを求めるようにしても良い。重要なのは群遅延などの精度を悪化させる要因の影響を無視できる程度の十分に多数のデータを得ることであって、それを実現できれば第2校正信号の周波数の値をどのように変化させても良い。
【0032】
また、上述ではスペクトラム・アナライザでの使用を前提として、アナログIQスプリッタ20がアナログIF信号を受けてIQ分離する例を説明した。しかし、アナログIQスプリッタ20が受けるのは、単に所定の帯域を有するアナログ入力信号であっても良い。
【0033】
第1校正は、上述では、制御・演算回路26が周波数領域データに変換して側波帯を検出し、この側波帯を抑制する方向に振幅・位相調整回路32を制御する例を示した。しかし、第1校正信号を利用するまでは同じとしても、そこから第2校正で利用した数式1により振幅及び位相補正係数を求め、これらにより振幅及び位相関係が適正となるよう第1校正を行っても良い。ただし、周波数領域データ中の側波帯を抑制するようにして第1校正を行った方が校正の精度は良い。
【0034】
このように本発明による広帯域IQスプリッタ装置は、入力信号の解析周波数帯域を広帯域化するためにアナログIQスプリッタを使用しても、I信号とQ信号との間の振幅と位相のバランスを最適状態に維持することが可能となり、従来の広帯域化の困難性を解消することができる。
【図面の簡単な説明】
【図1】本発明による広帯域IQスプリッタ装置の実施形態の一例を示すブロック図である。
【図2】本発明による振幅・位相調整回路32の実施形態の一例を示すブロック図である。
【図3】本発明による第1校正において発生する側波帯の一例を示すグラフである。
【図4】本発明による第2校正の工程の一例を示すフローチャートである。
【図5】I信号及びQ信号の理想的な関係からPラジアンだけ位相シフトした関係を示すグラフである。
【図6】従来のデジタルIQスプリッタ装置の一例を示すブロック図である。
【図7】従来のアナログIQスプリッタ装置の一例を示すブロック図である。
【図8】アナログIQスプリッタの一例を示すブロック図である。
【図9】信号経路上での群遅延による信号伝播特性の変化を示す周波数対遅延量の一例のグラフである。
【符号の説明】
20 アナログIQスプリッタ
22 アナログ・デジタル変換器
24 アナログ・デジタル変換器
26 制御・演算回路
28 メモリ
30 直交発振器
32 振幅・位相調整回路
Claims (2)
- 1対の直交信号を生成する直交発振器と、
上記1対の直交信号間の振幅及び位相関係を調整する振幅位相調整手段と、
入力信号を上記1対の直交信号と混合することによりアナログI信号及びアナログQ信号に分離するアナログIQ分離手段と、
上記アナログI信号をデジタルI信号に変換する第1アナログ・デジタル変換手段と、
上記アナログQ信号をデジタルQ信号に変換する第2アナログ・デジタル変換手段と、
既知の振幅及び上記直交信号の周波数とわずかに異なる既知の周波数を有する校正信号の上記アナログIQ分離手段への供給を受けて、上記デジタルI信号及び上記デジタルQ信号から周波数領域データを生成し、該周波数領域データ中の側波帯を抑制する方向に上記振幅位相調整手段を制御することによって、上記1対の直交信号間の振幅及び位相関係を適正に校正する演算手段とを具えるIQスプリッタ装置。 - 1対の直交信号を生成する直交発振器と、
上記1対の直交信号間の振幅及び位相関係を調整する振幅位相調整手段と、
入力信号を上記1対の直交信号と混合することによりアナログI信号及びアナログQ信号に分離するアナログIQ分離手段と、
上記アナログI信号をデジタルI信号に変換する第1アナログ・デジタル変換手段と、
上記アナログQ信号をデジタルQ信号に変換する第2アナログ・デジタル変換手段と、
上記デジタルI信号及び上記デジタルQ信号を受けて、補正データを用いて上記デジタルI信号及び上記デジタルQ信号間の振幅及び位相関係を適正に補正する演算手段とを具え、
上記補正データは、既知の振幅及び既知の周波数を有する校正信号を上記アナログIQ分離手段に供給し、上記補正データの個数が所定数に達するまで、上記校正信号の周波数を上記入力信号の帯域内で繰り返し変化させる都度求めたものであることを特徴とするIQスプリッタ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25090799A JP3561184B2 (ja) | 1998-09-03 | 1999-09-03 | Iqスプリッタ装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25010498 | 1998-09-03 | ||
JP10-250104 | 1998-09-03 | ||
JP25090799A JP3561184B2 (ja) | 1998-09-03 | 1999-09-03 | Iqスプリッタ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000151731A JP2000151731A (ja) | 2000-05-30 |
JP3561184B2 true JP3561184B2 (ja) | 2004-09-02 |
Family
ID=26539642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25090799A Expired - Fee Related JP3561184B2 (ja) | 1998-09-03 | 1999-09-03 | Iqスプリッタ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3561184B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2555483A4 (en) | 2010-03-29 | 2017-06-28 | Asahi Kasei Microdevices Corporation | Phase adjustment circuit and phase adjustment method |
CN105116219B (zh) * | 2015-08-06 | 2017-10-24 | 宁波大学 | 基于自适应tiadc的频谱分析模块 |
JP7009113B2 (ja) * | 2017-08-23 | 2022-02-10 | 横河電機株式会社 | 交流信号発生器 |
CN109923840A (zh) | 2017-09-27 | 2019-06-21 | 马克设备株式会社 | 相位分析电路 |
CN109541309B (zh) * | 2018-12-18 | 2020-12-01 | 深圳市鼎阳科技股份有限公司 | 一种频谱分析仪及其信号处理方法 |
-
1999
- 1999-09-03 JP JP25090799A patent/JP3561184B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000151731A (ja) | 2000-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0984288B1 (en) | Wide band IQ splitting apparatus and calibration method therefor | |
US8135094B2 (en) | Receiver I/Q group delay mismatch correction | |
US8290450B2 (en) | Methods and systems for calibrating for gain and phase imbalance and local oscillator feed-through | |
US8224269B2 (en) | Vector modulator calibration system | |
US11387920B2 (en) | Methods and apparatuses for measuring the distance to a passive intermodulation source | |
US6239657B1 (en) | Method and device for measuring the distortion of a high-frequency power amplifier and method and means for automatically equalizing a high-frequency power amplifier | |
JP4360739B2 (ja) | 直交復調装置、方法、記録媒体 | |
US8976914B2 (en) | Multi-tap IQ imbalance estimation and correction circuit and method | |
JP4038009B2 (ja) | 相関関数測定方法及び装置 | |
US20220065927A1 (en) | Sub-sampled based instrument noise correction for jitter measurements | |
JP6862103B2 (ja) | 試験測定装置及び補償値決定方法 | |
US9225577B2 (en) | Exciter and quadrature error correction method | |
JP2008232807A (ja) | 信号分析装置 | |
JP3561184B2 (ja) | Iqスプリッタ装置 | |
US20080018322A1 (en) | Phase Measurement Device, Method , Program, And Recording Medium | |
JP2004048383A (ja) | 送受信システムおよび通信用半導体集積回路並びにテスト方法 | |
JP4996644B2 (ja) | 周波数変換装置 | |
US10924320B2 (en) | IQ mismatch correction module | |
JP2005328529A (ja) | 電子回路を較正するシステム及び方法 | |
JP2008104178A (ja) | 周波数変換装置の周波数応答の特徴付け方法 | |
JP6902259B2 (ja) | 測定装置及び測定方法 | |
JP6653960B2 (ja) | Sawセンサを用いた測定システム | |
JP3977131B2 (ja) | 伝搬路特性測定方法及びその装置 | |
JP3863097B2 (ja) | ダブルバランスド・ミキサのキャリアリーク測定方法 | |
CN118214384A (zh) | 用于校正幅度不平衡和相位不平衡的电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040527 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |